本發(fā)明涉及顯示器領(lǐng)域，具體涉及一種智能鎖屏裝置及其鎖屏方法。

背景技術(shù)：

在大屏矩陣及電視墻的應(yīng)用中，通常是由多個(gè)或十幾個(gè)顯示控制器輸出顯示再由顯示器組成一個(gè)大的顯示矩陣，顯示器接口類型通常會(huì)以VGA，DVI，HDMI為主。由于專業(yè)顯卡的成本居高不下，多數(shù)應(yīng)用場(chǎng)合中會(huì)采用普通的商業(yè)顯卡，然而商業(yè)顯卡由于其應(yīng)用場(chǎng)景，芯片廠家已經(jīng)固化了其輸出的方式和模式。在未接如顯示器的時(shí)候顯卡會(huì)自動(dòng)關(guān)閉掉該路顯卡的輸出。

在多路顯示輸出的應(yīng)用中，如果其中一個(gè)顯示輸出被斷開(kāi)，則其它顯示接口原定的順序也會(huì)變亂。在現(xiàn)實(shí)應(yīng)用中，市場(chǎng)上出現(xiàn)了EDID模擬器來(lái)應(yīng)對(duì)這些問(wèn)題的發(fā)生。但是常規(guī)的EDID模擬器多數(shù)只提供自身自有的顯示分辨率格式，在設(shè)備掉電重啟后會(huì)仍然會(huì)存在顯示異常的問(wèn)題，對(duì)實(shí)際應(yīng)用帶來(lái)了居多的不便。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明要解決的技術(shù)問(wèn)題在于，針對(duì)現(xiàn)有技術(shù)的上述缺陷，提供一種智能鎖屏裝置，自動(dòng)獲取顯示器的EDID信息，并主動(dòng)判斷鎖屏需求，可以有效地解決多顯示器拼接顯示時(shí)的連接線異常引起的拼接屏系統(tǒng)顯示異?；蜍浖惓５葐?wèn)題。

本發(fā)明要解決的技術(shù)問(wèn)題在于，針對(duì)現(xiàn)有技術(shù)的上述缺陷，提供一種智能鎖屏裝置的鎖屏方法，自動(dòng)獲取顯示器的EDID信息，并主動(dòng)判斷鎖屏需求，可以有效地解決多顯示器拼接顯示時(shí)的連接線異常引起的拼接屏系統(tǒng)顯示異?；蜍浖惓５葐?wèn)題。

本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是：提供一種智能鎖屏裝置，該智能鎖屏裝置設(shè)置在主機(jī)和多個(gè)顯示器之間，實(shí)現(xiàn)多個(gè)顯示器同時(shí)鎖屏，該智能鎖屏裝置包括主控單元、若干顯示輸出單元和存儲(chǔ)單元，該主控中心分別與主機(jī)、顯示輸出單元和存儲(chǔ)單元連接，該顯示輸出單元分別與對(duì)應(yīng)的顯示器連接；其中，

該主機(jī)的顯示信息通過(guò)顯示輸出單元傳輸?shù)綄?duì)應(yīng)的顯示器中并顯示；

當(dāng)主控單元接收到主機(jī)的鎖屏指令時(shí)，會(huì)主動(dòng)通過(guò)顯示輸出單元將對(duì)應(yīng)顯示器的EDID信息存儲(chǔ)到存儲(chǔ)單元中，并自動(dòng)切換EDID的訪問(wèn)通道，保持顯示器的接入偵測(cè)為正常接入狀態(tài)，保持顯示輸出，實(shí)現(xiàn)鎖屏。

其中，較佳方案是：該主控單元包括主控處理器和邏輯控制電路，該主控處理器分別與主機(jī)、邏輯控制電路、顯示輸出單元和存儲(chǔ)單元連接，該邏輯控制電路分別與顯示輸出單元和存儲(chǔ)單元連接；其中，

當(dāng)主控處理器接收到主機(jī)的鎖屏指令時(shí)，該主控處理器通過(guò)邏輯控制電路獲取對(duì)應(yīng)顯示器的EDID信息，并通過(guò)邏輯控制電路把獲取到的EDID信息存儲(chǔ)到存儲(chǔ)單元中，并通過(guò)邏輯控制電路將顯示輸出單元的EDID通道切換到對(duì)應(yīng)的存儲(chǔ)單元，保持顯示器的接入偵測(cè)為正常接入狀態(tài)，實(shí)現(xiàn)鎖屏。

其中，較佳方案是：該存儲(chǔ)單元包括若干存儲(chǔ)空間，該邏輯控制電路用于選擇對(duì)應(yīng)的存儲(chǔ)空間及控制顯示器的接入偵測(cè)的狀態(tài)，該主控處理器讀取顯示器EDID內(nèi)容并將對(duì)應(yīng)的EDID信息寫(xiě)入到選擇的存儲(chǔ)空間中。

其中，較佳方案是：該顯示輸出單元包括顯示輸出接口和顯示控制器，該顯示輸出接口分別與對(duì)應(yīng)的顯示器連接，該顯示控制器與邏輯控制電路連接；其中，

該顯示控制器分別與對(duì)應(yīng)的顯示輸出接口連接，顯示控制器用于讀取顯示器以及對(duì)應(yīng)的存儲(chǔ)單元，該顯示控制器通過(guò)邏輯控制電路判斷的狀態(tài)獲取對(duì)應(yīng)的顯示器EDID信息，或?qū)?yīng)的存儲(chǔ)單元存儲(chǔ)的EDID信息，并根據(jù)邏輯控制電路判斷的顯示器的接入偵測(cè)的狀態(tài)，實(shí)現(xiàn)智能鎖屏。

其中，較佳方案是：該智能鎖屏裝置還包括一鎖屏開(kāi)關(guān)，該鎖屏開(kāi)關(guān)與主控處理器連接，該主控處理器接收到鎖屏開(kāi)關(guān)的鎖屏開(kāi)啟指令時(shí)實(shí)現(xiàn)鎖屏，或者該主控處理器接收到鎖屏開(kāi)關(guān)的鎖屏關(guān)閉指令時(shí)解除鎖屏。

其中，較佳方案是：該鎖屏開(kāi)關(guān)包括延時(shí)模塊，該延時(shí)模塊在預(yù)設(shè)時(shí)間內(nèi)均檢測(cè)到開(kāi)啟信號(hào)或關(guān)閉信號(hào)時(shí)，該鎖屏開(kāi)關(guān)產(chǎn)生強(qiáng)制鎖屏開(kāi)啟指令或鎖屏關(guān)閉指令。

其中，較佳方案是：該主機(jī)包括PCH模塊，該主控處理器與PCH模塊連接，該P(yáng)CH模塊通過(guò)I2C傳輸方式或Uart傳輸方式將鎖屏指令發(fā)送到主控處理器中。

其中，較佳方案是：該智能鎖屏裝置包括鎖屏指示模塊，該鎖屏指示模塊與主控處理器連接，該鎖屏指示模塊用于在鎖屏過(guò)程中以及鎖屏完成后進(jìn)行對(duì)應(yīng)的狀態(tài)指示。

本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是：提供一種智能鎖屏裝置的鎖屏方法，包括步驟：

接收到鎖屏指令；

依次讀取對(duì)應(yīng)顯示器的EDID信息，并存儲(chǔ)到對(duì)應(yīng)的存儲(chǔ)空間中；

當(dāng)讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)異常時(shí)，輸出鎖屏異常指示，并重新進(jìn)入接收指令狀態(tài)等待接收指令，若在預(yù)設(shè)時(shí)間內(nèi)接收到繼續(xù)鎖屏的指令，重新讀取前次讀取的異常顯示器的EDID信息并將EDID信息存儲(chǔ)到相應(yīng)的存儲(chǔ)空間中，繼續(xù)執(zhí)行鎖屏；

若在預(yù)設(shè)的時(shí)間內(nèi)未收到繼續(xù)鎖屏的指令，則終止當(dāng)前鎖屏。

其中，較佳方案是：在主機(jī)掉電關(guān)機(jī)重新開(kāi)機(jī)時(shí)，主控處理器會(huì)主動(dòng)檢查關(guān)機(jī)前的鎖屏狀態(tài)，并根據(jù)檢查到的結(jié)果恢復(fù)至關(guān)機(jī)前狀態(tài)。

本發(fā)明的有益效果在于，與現(xiàn)有技術(shù)相比，本發(fā)明通過(guò)設(shè)計(jì)一種智能鎖屏裝置及其鎖屏方法，為多個(gè)顯示控制器的輸出進(jìn)行同時(shí)鎖屏，并可以提供與現(xiàn)實(shí)應(yīng)用所需要的相同顯示信息，同時(shí)在顯示器被拔出、再次插回時(shí)顯示輸出的布局不會(huì)發(fā)生任何的變化，同時(shí)提供硬件開(kāi)關(guān)鎖屏、解鎖和軟件指令鎖屏、解鎖等多種操作應(yīng)用方法，在硬件鎖屏和解鎖上還具有延時(shí)判斷，不會(huì)由于意外碰觸開(kāi)關(guān)導(dǎo)致解鎖，在開(kāi)機(jī)上電時(shí)自動(dòng)對(duì)前一次關(guān)機(jī)前的狀態(tài)進(jìn)行判斷能有效地滿足現(xiàn)實(shí)應(yīng)用的各種應(yīng)用場(chǎng)景。

附圖說(shuō)明

下面將結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明，附圖中：

圖1是本發(fā)明智能鎖屏裝置的結(jié)構(gòu)框圖；

圖2是本發(fā)明智能鎖屏裝置的具體結(jié)構(gòu)框圖；

圖3是本發(fā)明主控處理器的電路原理示意圖；

圖4是本發(fā)明VGA顯示控制器的電路原理示意圖；

圖5是本發(fā)明HDMI顯示控制器的電路原理示意圖；

圖6是本發(fā)明VGA顯示輸出接口的電路原理示意圖；

圖7是本發(fā)明模擬負(fù)載電路的電路原理示意圖；

圖8是本發(fā)明HDMI顯示輸出接口的電路原理示意圖；

圖9是本發(fā)明存儲(chǔ)單元的電路原理示意圖；

圖10是本發(fā)明基于VGA顯示信息的邏輯控制電路的電路原理示意圖；

圖11是本發(fā)明基于HDMI顯示信息的邏輯控制電路的電路原理示意圖；

圖12是本發(fā)明PCH模塊的電路原理示意圖；

圖13是本發(fā)明鎖屏開(kāi)關(guān)和鎖屏指示模塊的電路原理示意圖；

圖14是本發(fā)明主控處理器上電的流程圖；

圖15是本發(fā)明正常鎖屏的流程圖；

圖16是本發(fā)明強(qiáng)制鎖屏的流程圖；

圖17是本發(fā)明解除鎖屏的流程圖。

具體實(shí)施方式

現(xiàn)結(jié)合附圖，對(duì)本發(fā)明的較佳實(shí)施例作詳細(xì)說(shuō)明。

如圖1和圖2所示，本發(fā)明提供一種智能鎖屏裝置的優(yōu)選實(shí)施例。

一種智能鎖屏裝置10，該智能鎖屏裝置10設(shè)置在主機(jī)20和多個(gè)顯示器30之間，實(shí)現(xiàn)多個(gè)顯示器30同時(shí)鎖屏，該智能鎖屏裝置10包括主控單元11、若干顯示輸出單元12和存儲(chǔ)單元13，該主控中心分別與主機(jī)20、顯示輸出單元12和存儲(chǔ)單元13連接，該顯示輸出單元12分別與對(duì)應(yīng)的顯示器30連接；其中，

該主機(jī)20的顯示信息通過(guò)顯示輸出單元12傳輸?shù)綄?duì)應(yīng)的顯示器30中并顯示；

當(dāng)主控單元11接收到主機(jī)20的鎖屏指令時(shí)，會(huì)主動(dòng)通過(guò)顯示輸出單元12將對(duì)應(yīng)顯示器30的EDID信息存儲(chǔ)到存儲(chǔ)單元13中，并自動(dòng)切換EDID的訪問(wèn)通道，保持顯示器30的接入偵測(cè)為正常接入狀態(tài)，保持顯示輸出，實(shí)現(xiàn)鎖屏。并通過(guò)顯示輸出單元12將根據(jù)EDID信息輸出正確的顯示分辨率，將顯示信息輸出給顯示器30中并顯示，即使顯示器30被摘除顯示輸出信號(hào)仍然可以保持顯示。

進(jìn)一步地，該主控單元11包括主控處理器111和邏輯控制電路112，該主控處理器111分別與主機(jī)20和邏輯控制電路112連接，該邏輯控制電路112分別與顯示輸出單元12和存儲(chǔ)單元13連接；其中，

當(dāng)主控處理器111接收到主機(jī)20的鎖屏指令時(shí)，該主控處理器111通過(guò)邏輯控制電路112獲取對(duì)應(yīng)顯示器30的EDID信息，并通過(guò)邏輯控制電路112存儲(chǔ)到存儲(chǔ)單元13中，并通過(guò)邏輯控制電路112將顯示輸出單元12的EDID通道切換到對(duì)應(yīng)的存儲(chǔ)單元13，保持顯示控制器121的顯示器30接入偵測(cè)為正常接入狀態(tài)，實(shí)現(xiàn)鎖屏。該顯示輸出單元12根據(jù)顯示器30是否接入偵測(cè)狀態(tài)以及EDID信息正確配置輸出顯示信號(hào)，顯示輸出傳輸?shù)綄?duì)應(yīng)的顯示器30中并顯示，即使在顯示器30被摘除顯示輸出信號(hào)仍然可以保持。

進(jìn)一步地，該存儲(chǔ)單元13包括若干存儲(chǔ)空間，該邏輯控制電路112用于選擇對(duì)應(yīng)的存儲(chǔ)空間以及選擇對(duì)應(yīng)的顯示輸出接口通道和對(duì)應(yīng)存儲(chǔ)空間的地址控制，該主控處理器111通過(guò)邏輯控制電路112讀取顯示器30的EDID信息或把對(duì)應(yīng)的EDID信息寫(xiě)入到選擇的存儲(chǔ)空間中以及邏輯通道選擇和鎖屏控制的輸出。

進(jìn)一步地，該顯示輸出單元12包括顯示輸出接口122和顯示控制器121，該顯示輸出接口122分別與對(duì)應(yīng)的顯示器30連接，輸出接口122與顯示控制器121連接，該邏輯控制電路112分別與顯示輸出接口122和顯示控制器121連接；其中，

該顯示控制器121分別與對(duì)應(yīng)的顯示輸出接口122連接，顯示控制器121用于讀取顯示器30以及對(duì)應(yīng)的存儲(chǔ)單元13，該顯示控制器121通過(guò)邏輯控制電路112判斷的狀態(tài)獲取對(duì)應(yīng)的顯示器EDID信息，或獲取對(duì)應(yīng)的存儲(chǔ)單元存儲(chǔ)13的EDID信息，并根據(jù)邏輯控制電路112判斷的顯示器30的接入偵測(cè)的狀態(tài)，確定是否需要輸出顯示，實(shí)現(xiàn)智能鎖屏。

進(jìn)一步地，該智能鎖屏裝置10還包括一鎖屏開(kāi)關(guān)40，該鎖屏開(kāi)關(guān)40與主控處理器111連接，該主控處理器111接收到鎖屏開(kāi)關(guān)40的鎖屏開(kāi)啟指令時(shí)實(shí)現(xiàn)鎖屏，或者該主控處理器111接收到鎖屏開(kāi)關(guān)40的鎖屏關(guān)閉指令時(shí)解除鎖屏。

其中，該鎖屏開(kāi)關(guān)40輸入控制在主控處理器111中還建立了延時(shí)模塊，該延時(shí)模塊在預(yù)設(shè)時(shí)間內(nèi)均檢測(cè)到開(kāi)啟信號(hào)或關(guān)閉信號(hào)時(shí)，該鎖屏開(kāi)關(guān)40產(chǎn)生強(qiáng)制鎖屏開(kāi)啟指令或鎖屏關(guān)閉指令。

進(jìn)一步地，該主機(jī)20包括PCH模塊21，該主控處理器111與PCH模塊21連接，該P(yáng)CH模塊21通過(guò)I2C傳輸方式或Uart傳輸方式將正常鎖屏、強(qiáng)制、解除鎖屏指令發(fā)送到主控處理器111中。

進(jìn)一步地，該智能鎖屏裝置10包括鎖屏指示模塊50，該鎖屏指示模塊50與主控處理器111連接，該鎖屏指示模塊50用于在鎖屏過(guò)程中以及鎖屏完成后進(jìn)行對(duì)應(yīng)的狀態(tài)指示。

如圖3所示，本發(fā)明提供一種主控處理器的較佳實(shí)施例。

主控處理器111為一MCU(U4)，MCU優(yōu)選為M054MCU，也可以使用任何一款MCU做功能替代。其IO配置包括多種類型，包括GPIO Output、GPIO Input、I2C、Uart等，分別與連接的功能進(jìn)行連接。其中，存儲(chǔ)單元13簡(jiǎn)稱EPROM。

其中，GPIO Output的相關(guān)信號(hào)所對(duì)應(yīng)的引腳為P0.0～P0.7、P2.0～P2.3、P2.5、P3.6和P4.3，且P0.0～P0.7、P2.0～P2.3與邏輯控制電路112連接，P2.5與存儲(chǔ)單元13連接，P3.6與顯示輸出接口122連接，P4.3與鎖屏指示模塊50連接，用于在鎖屏階段MCU選擇對(duì)應(yīng)的顯示接口操作、執(zhí)行鎖屏指令和鎖屏指示。

其中，GPIO Input的相關(guān)信號(hào)所對(duì)應(yīng)的引腳為P1.2、P1.3和P3.3，且P1.2和P1.3與PCH模塊21連接，P3.3與鎖屏開(kāi)關(guān)40，用于系統(tǒng)運(yùn)行狀態(tài)判別、自動(dòng)啟動(dòng)鎖屏狀態(tài)、鎖屏輸入。

其中，I2C的相關(guān)信號(hào)所對(duì)應(yīng)的引腳為P3.4、P3.5、P4.5和P4.4，且P3.4和P3.5與PCH模塊21連接，P4.5和P4.4與邏輯控制電路112連接，分別用在MCU獲取顯示器信息以及操作EPROM用途和接收上位主機(jī)20系統(tǒng)下達(dá)鎖屏以及解鎖命令用途；UART的相關(guān)信號(hào)所對(duì)應(yīng)的引腳為P3.1和P3.0，其與PCH模塊連接，用于接收上位主機(jī)20系統(tǒng)下達(dá)鎖屏以及解鎖命令。

如圖4和圖5所示，本發(fā)明提供顯示控制器的較佳實(shí)施例。

參考圖4，顯示控制器121可為任何一種標(biāo)準(zhǔn)VGA顯示控制器121，輸出信號(hào)PORT*_DACROA/PORT*_DACGOA/PORT*_DACBOA為顯示輸出的三基色信號(hào)，該信號(hào)與顯示輸出接口122連接，PORT*_AHSYNCO/PORT*_AVSYNCO為顯示輸出的行場(chǎng)同步信號(hào)，該信號(hào)的輸出端與顯示輸出接口122連接。

其中，PORT*_CRT_DDCCLK/PORT*_CRT_DDCSDA為顯示輸出的EDID I2C通道，用于獲取顯示信息，與邏輯控制電路112的其中一組I2C連接。

參考圖5，顯示控制器121可為任何一種標(biāo)準(zhǔn)HDMI、DVI顯示控制器121，輸出信號(hào)HDMI*_TX0_O_DP/DN,HDMI*_TX1_O_DP/DN,HDMI*_TX2_O_DP/DN為顯示輸出的數(shù)據(jù)信號(hào)，HDMI*_CLK_O_DP/DN為顯示輸出的時(shí)鐘同步信號(hào)。

其中，該兩種信號(hào)是顯示信息的關(guān)鍵信號(hào)并與顯示輸出接口122連接，PORT*_GPU_SCL/PORT*_GPU_SDA為顯示輸出的EDID I2C通道，用于獲取顯示信息，與邏輯控制電路112的其中一組I2C連接；HDMI*_HPD為顯示器插入偵測(cè)信號(hào)，與邏輯控制電路112連接。

如圖6、圖7和圖8所示，本發(fā)明提供顯示輸出接口的較佳實(shí)施例。

參考圖6，三基色R、G、B分別與顯示控制器121的PORT*_DACROA/PORT*_DACGOA/PORT*_DACBOA連接，同時(shí)還與模擬負(fù)載電路連接；行場(chǎng)同步的輸入信號(hào)PORT*_AHSYNCO/PORT*_AVSYNCO與顯示控制器121連接，EDID信號(hào)PORT*_DISPLAY_SCL/PORT*_DISPLAY_SDA與邏輯控制電路112連接。

其中，PORT*_VGA_DET_N為顯示器線材是否插入的偵測(cè)信號(hào)，采用的VGA的Pin5和Pin10的兩個(gè)地Pin，顯示器插入后該P(yáng)in為低電平；該信號(hào)與模擬負(fù)載電路連接；常規(guī)應(yīng)用中接口線路應(yīng)該還需要ESD防護(hù)器件，附圖中未顯示。

參考圖7，R13、R16、R18為75歐姆電阻，Q7，Q8，Q9為NPN三極管，R14、R15、R17、R19為常規(guī)的電阻不做特殊限定。

其中，PORT*_DACROA/PORT*_DACGOA/PORT*_DACBOA信號(hào)與顯示輸出接口122的對(duì)應(yīng)接口連接，PORT*_VGA_DET_N為邏輯判斷輸入Pin，與顯示輸出接口122以及邏輯判斷電路的對(duì)應(yīng)信號(hào)連接。

參考圖8，HDMI*_TX0_O_DP/DN,HDMI*_TX1_O_DP/DN,HDMI*_TX2_O_DP/DN為顯示輸出的數(shù)據(jù)信號(hào)，HDMI*_CLK_O_DP/DN為顯示輸出的時(shí)鐘同步信號(hào)。

其中，該兩種信號(hào)是顯示信息的關(guān)鍵信號(hào)與顯示控制器121輸出電路連接，PORT*_DISPLAY_SCL/PORT*_DISPLAY_SDA為顯示輸出的EDID I2C通道，與邏輯控制電路112的其中一組I2C連接；PORT*_HDMI_HPD為顯示器插入偵測(cè)信號(hào)，與邏輯控制電路112連接；常規(guī)應(yīng)用中接口線路應(yīng)該還需要ESD防護(hù)器件，附圖中未顯示。

如圖9所示，本發(fā)明提供存儲(chǔ)單元的較佳實(shí)施例。

U1為AT24C02EPROM芯片，與常規(guī)顯示器內(nèi)集成的EPROM芯片一致，芯片的Pin1默認(rèn)上拉為高電平，地址為A2，可以由邏輯電路輸出的PORT_LOCK_N信號(hào)控制為低電平，即為鎖屏狀態(tài)時(shí)，地址變更為A0，該地址與常規(guī)的顯示器EDID地址一致。該電路的EPROM地址Pin1，Pin2，Pin3的高低電平不同可以對(duì)應(yīng)不同的地址變化。

采用其它地址作為默認(rèn)的地址也是本發(fā)明的范疇。其中，PORT*_EPROM_SCL/PORT*_EPROM_SDA為EPROM I2C信號(hào)，該信號(hào)與邏輯控制電路112的一組I2C連接，同時(shí)與顯示控制器121的EDID I2C連接。

如圖10和圖11所示，本發(fā)明提供邏輯控制電路的較佳實(shí)施例。

參考圖10，Q5,Q6,Q11,Q4為常規(guī)的NPN MOS管，Q1,Q2,Q3為節(jié)省面積采用了雙NPN MOS管，Q1,Q2，Q3也可以采用常規(guī)的單個(gè)NPN MOS管或用其它專用電子開(kāi)關(guān)替代。MCU_MASTER_SCL/MCU_MASTER_SDA與MCU連接為MCU獲取顯示信息以及EPROM讀寫(xiě)操作的信號(hào)；PORT*_GPU_SCL/PORT*_GPU_SDA與顯示控制器121的EDID連接，PORT*_DISPLAY_SCL/PORT*_DISPLAY_SDA與顯示輸出接口122的EDID連接，PORT*_EPROM_SCL/PORT*_EPROM_SDA與EPROM連接，Q2，Q3采用低成本的背靠背的設(shè)計(jì)，可以防止在多路控制電路應(yīng)用中MCU操作其中一路時(shí)，對(duì)其它顯示器30端I2C的信號(hào)跳變可能產(chǎn)生的串?dāng)_，如果采用成本較高的電子開(kāi)關(guān)該現(xiàn)象也可以得到避免。

PORT*_EPROM_READY_N為I2C選通的控制信號(hào)，與MCU連接。MCU初始化完成后PORT*_EPROM_READY_N默認(rèn)為高電平，再對(duì)指定的端口進(jìn)行操作時(shí)將指定端口的PORT*_EPROM_READY_N信號(hào)拉低，完成功能后再恢復(fù)拉高實(shí)現(xiàn)通道選擇的自動(dòng)切換；PORT_LOCK_N與EPROM連接，PORT_LOCK與MCU連接。

MCU初始化完成后PORT_LOCK默認(rèn)為低電平，在執(zhí)行鎖屏指令時(shí)自動(dòng)置為高電平。PORT_LOCK為高電平的時(shí)候EPROM的地址切換為A0，Q4DS導(dǎo)通PORT*_DISPLAY_I2C_EN為低電平,Q1截止顯示器控制器和顯示器的EDID斷開(kāi)連接。PORT*_VGA_DET_N與VGA模擬負(fù)載電路、VGA接口連接，DUMMY_LOAD與MCU連接。MCU初始化完成后DUMMY_LOAD電平為高電平Q11導(dǎo)通PORT*_VGA_DET_N為低電平，VGA模擬負(fù)載電路失效，在需要執(zhí)行鎖屏的時(shí)候與PORT_LOCK信號(hào)同步進(jìn)行操作，變化為低電平，Q11截至輸出為開(kāi)路狀態(tài)，PORT*_VGA_DET_N由外部上拉電阻R14及顯示輸出接口Pin5和Pin10驅(qū)動(dòng)，VGA線材正常接入時(shí)PORT*_VGA_DET_N輸出為低電平，在VGA線材被移除時(shí)PORT*_VGA_DET_N輸出由R14上拉驅(qū)動(dòng)為高電平，VGA模擬負(fù)載電路將自動(dòng)生效。PORT*_DISKPLAY_SCL/PORT*_DISKPLAY_SDA與顯示輸出接口122連接。

參考圖11，Q12,Q14,Q17,Q18為常規(guī)的NPN MOS管，Q10,Q15,Q16,Q19為節(jié)省面積采用了雙NPN MOS管，Q10,Q15，Q16，Q19也可以采用常規(guī)的單個(gè)NPN MOS管或用其它電子信號(hào)開(kāi)關(guān)替代。MCU_MASTER_SCL/MCU_MASTER_SDA與MCU連接為MCU獲取顯示器信息以及EPROM讀寫(xiě)操作的信號(hào)；PORT*_GPU_SCL/PORT*_GPU_SDA與顯示控制器121的EDID連接，PORT*_DISPLAY_SCL/PORT*_DISPLAY_SDA與顯示輸出接口122的EDID連接，PORT*_EPROM_SCL/PORT*_EPROM_SDA與EPROM連接，Q15，Q16采用低成本的背靠背的設(shè)計(jì)，可以防止在多路控制電路應(yīng)用中MCU操作其中一路時(shí)，對(duì)其它顯示器30端I2C的信號(hào)跳變可能產(chǎn)生的串?dāng)_顯示器，如果采用成本較高的電子開(kāi)關(guān)該現(xiàn)象也可以得到避免。

PORT*_EPROM_READY_N為I2C選通的控制信號(hào)，與MCU連接。MCU初始化完成后PORT*_EPROM_READY_N默認(rèn)為高電平，再對(duì)指定的端口進(jìn)行操作時(shí)將指定端口的PORT*_EPROM_READY_N信號(hào)拉低，完成功能后再恢復(fù)拉高實(shí)現(xiàn)通道選擇的自動(dòng)切換；PORT_LOCK_N與EPROM連接，PORT_LOCK與MCU連接。

MCU初始化完成后PORT_LOCK默認(rèn)為低電平，在執(zhí)行鎖屏指令時(shí)自動(dòng)置為高電平。PORT_LOCK為高電平的時(shí)候Q14導(dǎo)通，PORT_LOCK_N為低電平，EPROM的地址切換為A0；Q12導(dǎo)通，PORT*_DISPLAY_I2C_EN變?yōu)榈碗娖絈10截止，顯示器控制器和顯示器的EDID斷開(kāi)連接。Q19的Pin2變高，輸出端Pin6強(qiáng)制為低電平，即使Q19的Pin5輸入PORT*_HDMI_HPD是低電平也不會(huì)影響到Q18的Pin1輸入，Q18截止HDMI*_HPD輸出為高電平，表示該路顯示器30接口在位。PORT*_DISKPLAY_SCL/PORT*_DISKPLAY_SDA與顯示輸出接口122連接。

如圖12所示，本發(fā)明提供PCH模塊的較佳實(shí)施例。

PCH_PLTRST_N為平臺(tái)復(fù)位信號(hào)，作為通知MCU系統(tǒng)平臺(tái)已經(jīng)就緒的提示信號(hào)，與MCU連接。

BIOS_POST_F_N為系統(tǒng)BIOS POST完成指示信號(hào)，用做通知MCU系統(tǒng)BIOS已經(jīng)POST完成的提示信號(hào)，與MCU連接。

UART_RXD0/UART_TXD0為常規(guī)的串口信號(hào)，用做給MCU下發(fā)鎖屏指令用途，與MCU連接。

SMB_CLK/SMB_DATA為系統(tǒng)I2C總線，用做給MCU下發(fā)鎖屏指令用途，與MCU連接。

如圖13所示，本發(fā)明提供鎖屏開(kāi)關(guān)和鎖屏指示模塊的較佳實(shí)施例。

鎖屏開(kāi)關(guān)40優(yōu)選為點(diǎn)出開(kāi)關(guān)，SW1為普通的點(diǎn)觸開(kāi)關(guān)，PORT_LOCK_IN_N是鎖屏控制輸出信號(hào)，與MCU連接，其是鎖屏指令的硬件開(kāi)關(guān)輸入入口。

鎖屏指示模塊50優(yōu)選為指示燈模塊，D1為發(fā)光二極管，R24為限流電阻，PORT_LOCK_LED_N是鎖屏狀態(tài)指示燈的信號(hào)，鎖屏過(guò)程中以及鎖屏完成后可以根據(jù)需要做狀態(tài)指示，比如亮燈或閃爍。

如圖14所示，本發(fā)明提供主控處理器上電的較佳實(shí)施例。

MCU上電初始化對(duì)所有的IO進(jìn)行初始化，P3.4/P3.5初始化為MASTER I2C,P4.5/P4.4初始化為Slaver I2C并指定可供主機(jī)20訪問(wèn)的Slaver地址，P1.2(BIOS_POST_F_N)/P1.3(PCH_PLTRST_N)/P3.3(PORT_LOCK_IN_N)為輸入功能；P3.6(DUMMY_LOAD_N)/P2.5(PORT_LOCK)/P4.3(PORT_LOCK_LED_N)/P0.0(PORT*_EPROM_READY_N)等Pin初始化為輸出功能，并根據(jù)需要將DUMMY_LOAD_N/PORT_LOCK_LED_N/PORT*_EPROM_READY_N默認(rèn)輸出為高電平，PORT_LOCK默認(rèn)輸出為低電平；在MCU的RAM中虛擬20個(gè)Byte作為本次狀態(tài)查詢及報(bào)告的暫存Buffer空間。

初始化完成后，為了規(guī)避主控橋片可能出現(xiàn)的復(fù)位時(shí)GPIO輸出異常問(wèn)題，首先判斷P1.3狀態(tài)，如果輸入狀態(tài)為高電平，則表示PCH模塊21及系統(tǒng)已經(jīng)就緒，繼續(xù)判斷P1.2狀態(tài)，直至P1.2為高電平。

當(dāng)P1.2為高電平輸入時(shí)，將P0.0置為低電平，讀取該通道A2地址的EPROM Byte0～Byte7的數(shù)據(jù)，如果讀出結(jié)果為“00FF FF FF FF FF FF 00”與默認(rèn)的EDID數(shù)據(jù)頭一致，則表明需要繼續(xù)執(zhí)行鎖屏指令，反之則不需要執(zhí)行鎖屏指令。

不需要鎖屏?xí)r，將P0.0置為高電平，繼續(xù)等待鎖屏指令。

如果判定結(jié)果是需要執(zhí)行鎖屏，則將P0.0置為高電平、P2.5置為高電平完成EDID信號(hào)切換及EPROM地址的變更、P4.3置為低電平輸出鎖屏狀態(tài)指示、P3.6置為低電平啟動(dòng)VGA模擬負(fù)載電路。

同時(shí)，將鎖屏結(jié)果記錄在Buffer空間供上位機(jī)查詢用途，完成鎖屏指令。

在上電開(kāi)機(jī)時(shí)可以自動(dòng)恢復(fù)前一次關(guān)機(jī)或掉電時(shí)的狀態(tài)。

如圖15所示，本發(fā)明提供正常鎖屏的較佳實(shí)施例。

一種智能鎖屏裝置10的鎖屏方法，包括步驟：

接收到鎖屏指令；

依次讀取對(duì)應(yīng)顯示器的EDID信息，并存儲(chǔ)到對(duì)應(yīng)的存儲(chǔ)空間中；

當(dāng)讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)異常時(shí)，輸出鎖屏異常指示，并重新進(jìn)入接收指令狀態(tài)等待接收指令，若在預(yù)設(shè)時(shí)間內(nèi)接收到繼續(xù)鎖屏的指令，重新讀取前次讀取的異常顯示器的EDID信息并將EDID信息存儲(chǔ)到相應(yīng)的存儲(chǔ)空間中，繼續(xù)執(zhí)行鎖屏；

若在預(yù)設(shè)的時(shí)間內(nèi)未收到繼續(xù)鎖屏的指令，則終止當(dāng)前鎖屏。

進(jìn)一步地，在主機(jī)掉電關(guān)機(jī)重新開(kāi)機(jī)時(shí)，主動(dòng)檢查關(guān)機(jī)前的鎖屏狀態(tài)，并根據(jù)檢查到的結(jié)果恢復(fù)至關(guān)機(jī)前狀態(tài)。

具體地，在等待鎖屏工作狀態(tài)下，接收到I2C或者UART下達(dá)的鎖屏指令，或者是偵測(cè)到P3.3有低脈沖輸入時(shí)，啟動(dòng)正常鎖屏流程。根據(jù)實(shí)際的端口數(shù)量從第一個(gè)端口開(kāi)始置相應(yīng)的PORT*_EPROM_READY_N信號(hào)低電平，并讀取該通道顯示器的EDID信息，并做校對(duì)。確認(rèn)讀取的數(shù)據(jù)無(wú)誤后，將讀取出來(lái)的EDID信息寫(xiě)入到地址為A2的EPROM中，再將該端口對(duì)應(yīng)的PORT*_EPROM_READY_N置為高電平。依次執(zhí)行，并記錄每次的讀取及寫(xiě)入的狀況。

如與某個(gè)端口讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)異常時(shí)，置P4.3為5Hz頻率的快速，輸出鎖屏異常指示，提示用戶檢查。并在重新啟動(dòng)接收指令，等待接收指令，如在1分鐘內(nèi)接收到繼續(xù)鎖屏的指令，則針對(duì)異常的端口進(jìn)行第二次處理。如在1分鐘內(nèi)未收到任何的鎖屏指令，則記錄鎖屏結(jié)果。置P3.6低電平，啟動(dòng)VGA模擬負(fù)載電路，P2.5置為高電平，完成EDID信號(hào)切換，以及EPROM地址的變更，P4.3保持5Hz頻率輸出，鎖屏指示燈指示未正常完成鎖屏。

如所有的端口操作正常，則記錄鎖屏結(jié)果，置P3.6低電平，啟動(dòng)VGA模擬負(fù)載電路(VGA鎖屏才需要用到)，P2.5置為高電平，完成EDID信號(hào)切換，以及EPROM地址的變更，置P4.3低電平鎖屏狀態(tài)燈常量，指示鎖屏正常。

如圖16所示，本發(fā)明提供強(qiáng)制鎖屏的較佳實(shí)施例。

強(qiáng)制鎖屏的功能，只需要在第一個(gè)顯示輸出口上接上顯示器，可以滿足在施工現(xiàn)場(chǎng)或軟件調(diào)試時(shí)顯示設(shè)備未到位的調(diào)試工作。具體操作流程如下：

在等待鎖屏工作下接收到P3.3低電平保持時(shí)間大于3秒鐘，或者是I2C、UART總線上收到上位主機(jī)20下達(dá)的強(qiáng)制鎖屏指令時(shí)，啟動(dòng)強(qiáng)制鎖屏流程。

首先置PORT1_EPROM_READY_N為低電平，選通第一個(gè)端口的邏輯控制線路的I2C通道，然后獲取顯示器EDID信息，在校對(duì)無(wú)誤后寫(xiě)入到當(dāng)前通道的A2地址EPROM中，再置PORT1_EPROM_READY_N為高電平，再依次將相應(yīng)的PORT*_EPROM_READY_N信號(hào)拉低，將數(shù)據(jù)寫(xiě)入相應(yīng)的A2EPROM中，輸入寫(xiě)入完畢后將PORT*_EPROM_READY_N置為高電平，直到所有的接口完成。

如遇到讀取EDID數(shù)據(jù)或?qū)懭霐?shù)據(jù)錯(cuò)誤時(shí)置P4.3為5Hz頻率的快速，輸出鎖屏異常指示，提示用戶檢查。記錄鎖屏結(jié)果，便于用戶查詢狀態(tài)。置P3.6低電平，啟動(dòng)VGA模擬負(fù)載電路(VGA鎖屏才需要用到)，P2.5置為高電平，完成EDID信號(hào)切換，以及EPROM地址的變更，P4.3保持5Hz頻率輸出，鎖屏指示燈指示未正常完成鎖屏。

如所有的端口操作正常，則記錄鎖屏結(jié)果，置P3.6低電平，啟動(dòng)VGA模擬負(fù)載電路，P2.5置為高電平，完成EDID信號(hào)切換，以及EPROM地址的變更，置P4.3低電平鎖屏狀態(tài)燈常量，指示鎖屏正常。

如圖17所示，本發(fā)明提供解除鎖屏的較佳實(shí)施例。

在鎖屏狀態(tài)時(shí)，偵測(cè)到P3.3低電平保持時(shí)間超過(guò)5秒，或者接收到I2C、UART發(fā)送過(guò)來(lái)的解鎖指令時(shí)，開(kāi)始啟動(dòng)解鎖流程，為快速解除鎖屏指令，MCU只需要將第一個(gè)端口的EPROM數(shù)據(jù)做變更即可，將PORT1_EPROM_READY_N置為低電平，將該通道的本地EPROM數(shù)據(jù)的Byte0～Byte7全部置為“FF”，再將PORT1_EPROM_READY_N置為高電平。

進(jìn)一步將P4.3/P3.6置為高電平，P2.5置為低電平。修改暫存Buffer中的鎖屏狀態(tài)，完成解鎖流程。

本發(fā)明目的為多個(gè)顯示控制器121的輸出進(jìn)行同時(shí)鎖屏，并可以提供與現(xiàn)實(shí)應(yīng)用所需要的相同顯示器信息。在顯示器被拔出、再次插回時(shí)顯示輸出的布局不會(huì)發(fā)生任何的變化，同時(shí)提供硬件開(kāi)關(guān)鎖屏、解鎖和軟件指令鎖屏、解鎖多種操作應(yīng)用方法，在硬件鎖屏和解鎖上還具有延時(shí)判斷，不會(huì)由于意外碰觸開(kāi)關(guān)導(dǎo)致解鎖，在開(kāi)機(jī)上電時(shí)自動(dòng)對(duì)前一次關(guān)機(jī)前的狀態(tài)進(jìn)行判斷能有效地滿足現(xiàn)實(shí)應(yīng)用的各種應(yīng)用場(chǎng)景。

以上所述者，僅為本發(fā)明最佳實(shí)施例而已，并非用于限制本發(fā)明的范圍，凡依本發(fā)明申請(qǐng)專利范圍所作的等效變化或修飾，皆為本發(fā)明所涵蓋。