本發(fā)明是有關(guān)于一種解碼技術(shù)，且特別是有關(guān)于一種解碼方法、存儲(chǔ)器存儲(chǔ)裝置及存儲(chǔ)器控制電路單元。
背景技術(shù)：
：：數(shù)碼相機(jī)、移動(dòng)電話與MP3播放器在這幾年來(lái)的成長(zhǎng)十分迅速，使得消費(fèi)者對(duì)存儲(chǔ)介質(zhì)的需求也急速增加。由于可重寫非易失性存儲(chǔ)器模塊(例如，快速存儲(chǔ)器)具有數(shù)據(jù)非易失性、省電、體積小，以及無(wú)機(jī)械結(jié)構(gòu)等特性，所以非常適合內(nèi)建于上述所舉例的各種便攜式多媒體裝置中。一般來(lái)說(shuō)，存儲(chǔ)器裝置會(huì)內(nèi)建有一或多種解碼機(jī)制，其用以更正從存儲(chǔ)器裝置讀取的數(shù)據(jù)中可能具有的錯(cuò)誤。例如，此些解碼機(jī)制可能包括比特翻轉(zhuǎn)(Bit-Flipping)演算法、最小-總合(Min-Sum)演算法及總和-乘積(Sum-Product)演算法等解碼演算法。在存儲(chǔ)器裝置出廠時(shí)，存儲(chǔ)器裝置內(nèi)建的解碼演算法會(huì)被配置為使用最佳化的操作參數(shù)。但是，隨著存儲(chǔ)器裝置的使用時(shí)間和/或使用頻率增加，存儲(chǔ)器裝置的通道狀態(tài)也會(huì)發(fā)生變化。若存儲(chǔ)器裝置的通道狀態(tài)變化太大，即便使用最佳化的操作參數(shù)也往往導(dǎo)致存儲(chǔ)器裝置的解碼效率低落。技術(shù)實(shí)現(xiàn)要素：本發(fā)明提供一種解碼方法、存儲(chǔ)器存儲(chǔ)裝置及存儲(chǔ)器控制電路單元，可提升存儲(chǔ)器存儲(chǔ)裝置的解碼效率。本發(fā)明的一范例實(shí)施例提供一種解碼方法，其用于包括多個(gè)存儲(chǔ)單元的可重寫非易失性存儲(chǔ)器模塊，所述解碼方法包括：從所述多個(gè)存儲(chǔ)單元中的多個(gè)第一存儲(chǔ)單元讀取第一數(shù)據(jù)；基于第一解碼條件對(duì)所述第一數(shù)據(jù)執(zhí)行第一解碼操作；以及若所述第一解碼操作符合第一預(yù)設(shè)狀態(tài)，基于第二解碼條件對(duì)所述第一數(shù)據(jù)執(zhí)行第二解碼操作，其中基于所述第二解碼條件定位所述第一數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度高于基于所述第一解碼條件定位所述第一數(shù)據(jù)中的所述錯(cuò)誤比特的嚴(yán)謹(jǐn)度。在本發(fā)明的一范例實(shí)施例中，所述解碼方法還包括：若所述第一解碼操作符合第二預(yù)設(shè)狀態(tài)，基于第三解碼條件對(duì)所述第一數(shù)據(jù)執(zhí)行第三解碼操作，其中基于所述第三解碼條件定位所述第一數(shù)據(jù)中的所述錯(cuò)誤比特的嚴(yán)謹(jǐn)度低于基于所述第一解碼條件定位所述第一數(shù)據(jù)中的所述錯(cuò)誤比特的所述嚴(yán)謹(jǐn)度。在本發(fā)明的一范例實(shí)施例中，所述的解碼方法還包括：若所述第一解碼條件符合階段條件，計(jì)數(shù)所述第一解碼操作的迭代計(jì)數(shù)值；以及若所述迭代計(jì)數(shù)值符合計(jì)數(shù)條件，判定所述第一解碼操作符合所述第一預(yù)設(shè)狀態(tài)。在本發(fā)明的一范例實(shí)施例中，所述的解碼方法還包括：若所述第一解碼條件不符合所述階段條件且所述第一解碼操作所翻轉(zhuǎn)的比特的總數(shù)符合數(shù)目條件，判定所述第一解碼操作符合所述第二預(yù)設(shè)狀態(tài)。在本發(fā)明的一范例實(shí)施例中，所述的解碼方法還包括：從第一候選計(jì)數(shù)條件與第二候選計(jì)數(shù)條件中選擇所述計(jì)數(shù)條件，其中所述第一候選計(jì)數(shù)條件對(duì)應(yīng)于第一計(jì)數(shù)值，所述第二候選計(jì)數(shù)條件對(duì)應(yīng)于第二計(jì)數(shù)值，并且所述第一計(jì)數(shù)值不同于所述第二計(jì)數(shù)值。在本發(fā)明的一范例實(shí)施例中，所述的解碼方法還包括：從第一候選解碼條件與第二候選解碼條件中選擇所述第二解碼條件，其中基于所述第一候選解碼條件定位數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度高于基于所述第二候選解碼條件定位所述數(shù)據(jù)中的所述錯(cuò)誤比特的嚴(yán)謹(jǐn)度。在本發(fā)明的一范例實(shí)施例中，所述的解碼方法還包括：對(duì)所述第一數(shù)據(jù)執(zhí)行奇偶檢查操作以獲得所述第一數(shù)據(jù)的校驗(yàn)子總合；若所述校驗(yàn)子總合小于預(yù)設(shè)值，將所述第一數(shù)據(jù)中的比特的錯(cuò)誤權(quán)重值從第一錯(cuò)誤權(quán)重值減少為第二錯(cuò)誤權(quán)重值；以及若所述第二錯(cuò)誤權(quán)重值大于對(duì)應(yīng)于所述第一解碼條件的翻轉(zhuǎn)門檻值，在所述第一解碼操作中翻轉(zhuǎn)所述比特。本發(fā)明的另一范例實(shí)施例提供一種存儲(chǔ)器存儲(chǔ)裝置，其包括連接接口單元、可重寫非易失性存儲(chǔ)器模塊及存儲(chǔ)器控制電路單元。所述連接接口單元用以連接至主機(jī)系統(tǒng)。所述可重寫非易失性存儲(chǔ)器模塊包括多個(gè)存儲(chǔ)單元。所述存儲(chǔ)器控制電路單元連接至所述連接接口單元與所述可重寫非易失性存儲(chǔ)器模塊，所述存儲(chǔ)器控制電路單元用以發(fā)送讀取指令序列，其中所述讀取指令序列指示從所述多個(gè)存儲(chǔ)單元中的多個(gè)第一存儲(chǔ)單元讀取第一數(shù)據(jù)，所述存儲(chǔ)器控制電路單元還用以基于第一解碼條件對(duì)所述第一數(shù)據(jù)執(zhí)行第一解碼操作，若所述第一解碼操作符合第一預(yù)設(shè)狀態(tài)，所述存儲(chǔ)器控制電路單元還用以基于第二解碼條件對(duì)所述第一數(shù)據(jù)執(zhí)行第二解碼操作，其中基于所述第二解碼條件定位所述第一數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度高于基于所述第一解碼條件定位所述第一數(shù)據(jù)中的所述錯(cuò)誤比特的嚴(yán)謹(jǐn)度。在本發(fā)明的一范例實(shí)施例中，若所述第一解碼操作符合第二預(yù)設(shè)狀態(tài)，所述存儲(chǔ)器控制電路單元還用以基于第三解碼條件對(duì)所述第一數(shù)據(jù)執(zhí)行第三解碼操作，其中基于所述第三解碼條件定位所述第一數(shù)據(jù)中的所述錯(cuò)誤比特的嚴(yán)謹(jǐn)度低于基于所述第一解碼條件定位所述第一數(shù)據(jù)中的所述錯(cuò)誤比特的所述嚴(yán)謹(jǐn)度。在本發(fā)明的一范例實(shí)施例中，若所述第一解碼條件符合階段條件，所述存儲(chǔ)器控制電路單元還用以計(jì)數(shù)所述第一解碼操作的迭代計(jì)數(shù)值，若所述迭代計(jì)數(shù)值符合計(jì)數(shù)條件，所述存儲(chǔ)器控制電路單元判定所述第一解碼操作符合所述第一預(yù)設(shè)狀態(tài)。在本發(fā)明的一范例實(shí)施例中，若所述第一解碼條件不符合所述階段條件且所述第一解碼操作所翻轉(zhuǎn)的比特的總數(shù)符合數(shù)目條件，所述存儲(chǔ)器控制電路單元判定所述第一解碼操作符合所述第二預(yù)設(shè)狀態(tài)。在本發(fā)明的一范例實(shí)施例中，所述存儲(chǔ)器控制電路單元還用以從第一候選計(jì)數(shù)條件與第二候選計(jì)數(shù)條件中選擇所述計(jì)數(shù)條件，其中所述第一候選計(jì)數(shù)條件對(duì)應(yīng)于第一計(jì)數(shù)值，所述第二候選計(jì)數(shù)條件對(duì)應(yīng)于第二計(jì)數(shù)值，并且所述第一計(jì)數(shù)值不同于所述第二計(jì)數(shù)值。在本發(fā)明的一范例實(shí)施例中，所述存儲(chǔ)器控制電路單元還用以從第一候選解碼條件與第二候選解碼條件中選擇所述第二解碼條件，其中基于所述第一候選解碼條件定位數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度高于基于所述第二候選解碼條件定位所述數(shù)據(jù)中的所述錯(cuò)誤比特的嚴(yán)謹(jǐn)度。在本發(fā)明的一范例實(shí)施例中，所述存儲(chǔ)器控制電路單元還用以對(duì)所述第一數(shù)據(jù)執(zhí)行奇偶檢查操作以獲得所述第一數(shù)據(jù)的校驗(yàn)子總合，若所述校驗(yàn)子總合小于預(yù)設(shè)值，所述存儲(chǔ)器控制電路單元還用以將所述第一數(shù)據(jù)中的比特的錯(cuò)誤權(quán)重值從第一錯(cuò)誤權(quán)重值減少為第二錯(cuò)誤權(quán)重值，若所述第二錯(cuò)誤權(quán)重值大于對(duì)應(yīng)于所述第一解碼條件的翻轉(zhuǎn)門檻值，所述存儲(chǔ)器控制電路單元還用以在所述第一解碼操作中翻轉(zhuǎn)所述比特。本發(fā)明的另一范例實(shí)施例提供一種存儲(chǔ)器控制電路單元，其用以控制包括多個(gè)存儲(chǔ)單元的可重寫非易失性存儲(chǔ)器模塊，所述存儲(chǔ)器控制電路單元包括主機(jī)接口、存儲(chǔ)器接口、錯(cuò)誤檢查與校正電路及存儲(chǔ)器管理電路。所述主機(jī)接口用以連接至主機(jī)系統(tǒng)。所述存儲(chǔ)器接口用以連接至所述可重寫非易失性存儲(chǔ)器模塊。所述存儲(chǔ)器管理電路連接至所述主機(jī)接口、所述存儲(chǔ)器接口及所述錯(cuò)誤檢查與校正電路，所述存儲(chǔ)器管理電路用以發(fā)送讀取指令序列，其中所述讀取指令序列指示從所述多個(gè)存儲(chǔ)單元中的多個(gè)第一存儲(chǔ)單元讀取第一數(shù)據(jù)，所述錯(cuò)誤檢查與校正電路用以基于第一解碼條件對(duì)所述第一數(shù)據(jù)執(zhí)行第一解碼操作，若所述第一解碼操作符合第一預(yù)設(shè)狀態(tài)，所述錯(cuò)誤檢查與校正電路還用以基于第二解碼條件對(duì)所述第一數(shù)據(jù)執(zhí)行第二解碼操作，其中所述錯(cuò)誤檢查與校正電路基于所述第二解碼條件定位所述第一數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度高于所述錯(cuò)誤檢查與校正電路基于所述第一解碼條件定位所述第一數(shù)據(jù)中的所述錯(cuò)誤比特的嚴(yán)謹(jǐn)度。在本發(fā)明的一范例實(shí)施例中，若所述第一解碼操作符合第二預(yù)設(shè)狀態(tài)，所述錯(cuò)誤檢查與校正電路還用以基于第三解碼條件對(duì)所述第一數(shù)據(jù)執(zhí)行第三解碼操作，其中所述錯(cuò)誤檢查與校正電路基于所述第三解碼條件定位所述第一數(shù)據(jù)中的所述錯(cuò)誤比特的嚴(yán)謹(jǐn)度低于所述錯(cuò)誤檢查與校正電路基于所述第一解碼條件定位所述第一數(shù)據(jù)中的所述錯(cuò)誤比特的所述嚴(yán)謹(jǐn)度。在本發(fā)明的一范例實(shí)施例中，若所述第一解碼條件符合階段條件，所述存儲(chǔ)器管理電路還用以計(jì)數(shù)所述第一解碼操作的迭代計(jì)數(shù)值，若所述迭代計(jì)數(shù)值符合計(jì)數(shù)條件，所述存儲(chǔ)器管理電路判定所述第一解碼操作符合所述第一預(yù)設(shè)狀態(tài)。在本發(fā)明的一范例實(shí)施例中，若所述第一解碼條件不符合所述階段條件且所述第一解碼操作所翻轉(zhuǎn)的比特的總數(shù)符合數(shù)目條件，所述存儲(chǔ)器管理電路判定所述第一解碼操作符合所述第二預(yù)設(shè)狀態(tài)。在本發(fā)明的一范例實(shí)施例中，所述存儲(chǔ)器管理電路還用以從第一候選計(jì)數(shù)條件與第二候選計(jì)數(shù)條件中選擇所述計(jì)數(shù)條件，其中所述第一候選計(jì)數(shù)條件對(duì)應(yīng)于第一計(jì)數(shù)值，所述第二候選計(jì)數(shù)條件對(duì)應(yīng)于第二計(jì)數(shù)值，并且所述第一計(jì)數(shù)值不同于所述第二計(jì)數(shù)值。在本發(fā)明的一范例實(shí)施例中，所述存儲(chǔ)器管理電路還用以從第一候選解碼條件與第二候選解碼條件中選擇所述第二解碼條件，其中所述錯(cuò)誤檢查與校正電路基于所述第一候選解碼條件定位數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度高于所述錯(cuò)誤檢查與校正電路基于所述第二候選解碼條件定位所述數(shù)據(jù)中的所述錯(cuò)誤比特的嚴(yán)謹(jǐn)度。在本發(fā)明的一范例實(shí)施例中，所述錯(cuò)誤檢查與校正電路還用以對(duì)所述第一數(shù)據(jù)執(zhí)行奇偶檢查操作以獲得所述第一數(shù)據(jù)的校驗(yàn)子總合，若所述校驗(yàn)子總合小于預(yù)設(shè)值，所述錯(cuò)誤檢查與校正電路還用以將所述第一數(shù)據(jù)中的比特的錯(cuò)誤權(quán)重值從第一錯(cuò)誤權(quán)重值減少為第二錯(cuò)誤權(quán)重值，若所述第二錯(cuò)誤權(quán)重值大于對(duì)應(yīng)于所述第一解碼條件的翻轉(zhuǎn)門檻值，所述錯(cuò)誤檢查與校正電路還用以在所述第一解碼操作中翻轉(zhuǎn)所述比特。基于上述，在第一解碼操作符合第一預(yù)設(shè)狀態(tài)之后，解碼演算法所采用的解碼條件會(huì)被更新為更加嚴(yán)謹(jǐn)?shù)囟ㄎ淮獯a數(shù)據(jù)中的錯(cuò)誤比特，從而提升解碼操作遭遇錯(cuò)誤無(wú)法收斂情形的處理效率。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。附圖說(shuō)明圖1是根據(jù)本發(fā)明的一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲(chǔ)器存儲(chǔ)裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲(chǔ)器存儲(chǔ)裝置及I/O裝置的示意圖。圖3是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置的示意圖。圖4是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲(chǔ)器存儲(chǔ)裝置的概要方塊圖。圖5是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲(chǔ)器控制電路單元的概要方塊圖。圖6是根據(jù)本發(fā)明的一范例實(shí)施例所示出的奇偶檢查矩陣的示意圖。圖7是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲(chǔ)單元的臨界電壓分布的示意圖。圖8是根據(jù)本發(fā)明的一范例實(shí)施例所示出的在一個(gè)迭代解碼操作中切換階段的示意圖。圖9A是根據(jù)本發(fā)明的一范例實(shí)施例所示出的切換階段的示意圖。圖9B是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的切換階段的示意圖。圖9C是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的切換階段的示意圖。圖10是根據(jù)本發(fā)明的一范例實(shí)施例所示出的奇偶檢查操作的示意圖。圖11是根據(jù)本發(fā)明的一范例實(shí)施例所示出的解碼方法的流程圖。圖12是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的解碼方法的流程圖。附圖標(biāo)號(hào)說(shuō)明：10、30：存儲(chǔ)器存儲(chǔ)裝置；11、31：主機(jī)系統(tǒng)；110：系統(tǒng)總線；111：處理器；112：隨機(jī)存取存儲(chǔ)器；113：只讀存儲(chǔ)器；114：數(shù)據(jù)傳輸接口；12：輸入/輸出(I/O)裝置；20：主機(jī)板；201：U盤；202：內(nèi)存卡；203：固態(tài)硬盤；204：無(wú)線存儲(chǔ)器存儲(chǔ)裝置；205：全球定位系統(tǒng)模塊；206：網(wǎng)絡(luò)接口卡；207：無(wú)線傳輸裝置；208：鍵盤；209：屏幕；210：喇叭；32：SD卡；33：CF卡；34：嵌入式存儲(chǔ)裝置；341：嵌入式多媒體卡；342：嵌入式多芯片封裝存儲(chǔ)裝置；402：連接接口單元；404：存儲(chǔ)器控制電路單元；406：可重寫非易失性存儲(chǔ)器模塊；502：存儲(chǔ)器管理電路；504：主機(jī)接口；506：存儲(chǔ)器接口；508：錯(cuò)誤檢查與校正電路；510：緩沖存儲(chǔ)器；512：電源管理電路；600、1000：奇偶檢查矩陣；710、720：狀態(tài)；701：讀取電壓；730：重疊區(qū)域；1001：碼字；1002：校驗(yàn)向量；S1101：步驟(從可重寫非易失性存儲(chǔ)器模塊的多個(gè)第一存儲(chǔ)單元讀取第一數(shù)據(jù))；S1102：步驟(基于第一解碼條件對(duì)第一數(shù)據(jù)執(zhí)行第一解碼操作)；S1103：步驟(判斷第一解碼操作是否符合第一預(yù)設(shè)狀態(tài))；S1104：步驟(基于第二解碼條件對(duì)第一數(shù)據(jù)執(zhí)行第二解碼操作)；S1105：步驟(判斷第一解碼操作是否符合第二預(yù)設(shè)狀態(tài))；S1106：步驟(基于第三解碼條件對(duì)第一數(shù)據(jù)執(zhí)行第三解碼操作)；S1201：步驟(從可重寫非易失性存儲(chǔ)器模塊的多個(gè)第一存儲(chǔ)單元讀取第一數(shù)據(jù))；S1202：步驟(對(duì)第一數(shù)據(jù)執(zhí)行奇偶檢查操作以獲得第一數(shù)據(jù)的校驗(yàn)子總合)；S1203：步驟(判斷校驗(yàn)子總合是否小于預(yù)設(shè)值)；S1204：步驟(將第一數(shù)據(jù)中各比特的錯(cuò)誤權(quán)重值從第一錯(cuò)誤權(quán)重值減少為第二錯(cuò)誤權(quán)重值)；S1205：步驟(基于一解碼條件對(duì)第一數(shù)據(jù)執(zhí)行解碼操作)；S1206：步驟(判斷解碼操作是否符合第一預(yù)設(shè)狀態(tài))；S1207：步驟(將解碼條件更新為第二解碼條件)；S1208：步驟(判斷解碼操作是否符合第二預(yù)設(shè)狀態(tài))；S1209：步驟(將解碼條件更新為第三解碼條件)。具體實(shí)施方式一般而言，存儲(chǔ)器存儲(chǔ)裝置(也稱，存儲(chǔ)器存儲(chǔ)系統(tǒng))包括可重寫非易失性存儲(chǔ)器模塊(rewritablenon-volatilememorymodule)與控制器(也稱，控制電路)。通常存儲(chǔ)器存儲(chǔ)裝置是與主機(jī)系統(tǒng)一起使用，以使主機(jī)系統(tǒng)可將數(shù)據(jù)寫入至存儲(chǔ)器存儲(chǔ)裝置或從存儲(chǔ)器存儲(chǔ)裝置中讀取數(shù)據(jù)。圖1是根據(jù)本發(fā)明的一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲(chǔ)器存儲(chǔ)裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲(chǔ)器存儲(chǔ)裝置及I/O裝置的示意圖。請(qǐng)參照?qǐng)D1與圖2，主機(jī)系統(tǒng)11一般包括處理器111、隨機(jī)存取存儲(chǔ)器(randomaccessmemory,RAM)112、只讀存儲(chǔ)器(readonlymemory,ROM)113及數(shù)據(jù)傳輸接口114。處理器111、隨機(jī)存取存儲(chǔ)器112、只讀存儲(chǔ)器113及數(shù)據(jù)傳輸接口114皆連接至系統(tǒng)總線(systembus)110。在本范例實(shí)施例中，主機(jī)系統(tǒng)11是通過(guò)數(shù)據(jù)傳輸接口114與存儲(chǔ)器存儲(chǔ)裝置10連接。例如，主機(jī)系統(tǒng)11可通過(guò)數(shù)據(jù)傳輸接口114將數(shù)據(jù)存儲(chǔ)至存儲(chǔ)器存儲(chǔ)裝置10或從存儲(chǔ)器存儲(chǔ)裝置10中讀取數(shù)據(jù)。此外，主機(jī)系統(tǒng)11是通過(guò)系統(tǒng)總線110與I/O裝置12連接。例如，主機(jī)系統(tǒng)11可通過(guò)系統(tǒng)總線110將輸出信號(hào)傳送至I/O裝置12或從I/O裝置12接收輸入信號(hào)。在本范例實(shí)施例中，處理器111、隨機(jī)存取存儲(chǔ)器112、只讀存儲(chǔ)器113及數(shù)據(jù)傳輸接口114可設(shè)置在主機(jī)系統(tǒng)11的主機(jī)板20上。數(shù)據(jù)傳輸接口114的數(shù)目可以是一或多個(gè)。通過(guò)數(shù)據(jù)傳輸接口114，主機(jī)板20可以通過(guò)有線或無(wú)線方式連接至存儲(chǔ)器存儲(chǔ)裝置10。存儲(chǔ)器存儲(chǔ)裝置10可例如是U盤201、內(nèi)存卡202、固態(tài)硬盤(SolidStateDrive,SSD)203或無(wú)線存儲(chǔ)器存儲(chǔ)裝置204。無(wú)線存儲(chǔ)器存儲(chǔ)裝置204可例如是近距離無(wú)線通訊(NearFieldCommunication,NFC)存儲(chǔ)器存儲(chǔ)裝置、無(wú)線保真(WiFi)存儲(chǔ)器存儲(chǔ)裝置、藍(lán)牙(Bluetooth)存儲(chǔ)器存儲(chǔ)裝置或低功耗藍(lán)牙存儲(chǔ)器存儲(chǔ)裝置(例如，iBeacon)等以各式無(wú)線通訊技術(shù)為基礎(chǔ)的存儲(chǔ)器存儲(chǔ)裝置。此外，主機(jī)板20也可以通過(guò)系統(tǒng)總線110連接至全球定位系統(tǒng)(GlobalPositioningSystem,GPS)模塊205、網(wǎng)絡(luò)接口卡206、無(wú)線傳輸裝置207、鍵盤208、屏幕209、喇叭210等各式I/O裝置。例如，在一范例實(shí)施例中，主機(jī)板20可通過(guò)無(wú)線傳輸裝置207存取無(wú)線存儲(chǔ)器存儲(chǔ)裝置204。在一范例實(shí)施例中，所提及的主機(jī)系統(tǒng)為可實(shí)質(zhì)地與存儲(chǔ)器存儲(chǔ)裝置配合以存儲(chǔ)數(shù)據(jù)的任意系統(tǒng)。雖然在上述范例實(shí)施例中，主機(jī)系統(tǒng)是以電腦系統(tǒng)來(lái)作說(shuō)明，然而，圖3是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置的示意圖。請(qǐng)參照?qǐng)D3，在另一范例實(shí)施例中，主機(jī)系統(tǒng)31也可以是數(shù)碼相機(jī)、攝像機(jī)、通訊裝置、音頻播放器、視頻播放器或平板電腦等系統(tǒng)，而存儲(chǔ)器存儲(chǔ)裝置30可為其所使用的安全數(shù)字(SecureDigital,SD)卡32、小型快速(CompactFlash,CF)卡33或嵌入式存儲(chǔ)裝置34等各式非易失性存儲(chǔ)器存儲(chǔ)裝置。嵌入式存儲(chǔ)裝置34包括嵌入式多媒體卡(embeddedMultiMediaCard,eMMC)341和/或嵌入式多芯片封裝(embeddedMultiChipPackage,eMCP)存儲(chǔ)裝置342等各類型將存儲(chǔ)器模塊直接連接于主機(jī)系統(tǒng)的基板上的嵌入式存儲(chǔ)裝置。圖4是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲(chǔ)器存儲(chǔ)裝置的概要方塊圖。請(qǐng)參照?qǐng)D4，存儲(chǔ)器存儲(chǔ)裝置10包括連接接口單元402、存儲(chǔ)器控制電路單元404與可重寫非易失性存儲(chǔ)器模塊406。在本范例實(shí)施例中，連接接口單元402是相容于序列先進(jìn)附件(SerialAdvancedTechnologyAttachment,SATA)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接接口單元402也可以是符合并列先進(jìn)附件(ParallelAdvancedTechnologyAttachment,PATA)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(huì)(InstituteofElectricalandElectronicEngineers,IEEE)1394標(biāo)準(zhǔn)、高速周邊零件連接接口(PeripheralComponentInterconnectExpress,PCIExpress)標(biāo)準(zhǔn)、通用串行總線(UniversalSerialBus,USB)標(biāo)準(zhǔn)、SD接口標(biāo)準(zhǔn)、超高速一代(UltraHighSpeed-I,UHS-I)接口標(biāo)準(zhǔn)、超高速二代(UltraHighSpeed-II,UHS-II)接口標(biāo)準(zhǔn)、記憶棒(MemoryStick,MS)接口標(biāo)準(zhǔn)、MCP接口標(biāo)準(zhǔn)、MMC接口標(biāo)準(zhǔn)、eMMC接口標(biāo)準(zhǔn)、通用快速存儲(chǔ)器(UniversalFlashStorage,UFS)接口標(biāo)準(zhǔn)、eMCP接口標(biāo)準(zhǔn)、CF接口標(biāo)準(zhǔn)、整合式驅(qū)動(dòng)電子接口(IntegratedDeviceElectronics,IDE)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。連接接口單元402可與存儲(chǔ)器控制電路單元404封裝在一個(gè)芯片中，或者連接接口單元402是布設(shè)于一包含存儲(chǔ)器控制電路單元404的芯片外。存儲(chǔ)器控制電路單元404用以執(zhí)行以硬件或軟件實(shí)作的多個(gè)邏輯門或控制指令并且根據(jù)主機(jī)系統(tǒng)11的指令在可重寫非易失性存儲(chǔ)器模塊406中進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作?？芍貙懛且资源鎯?chǔ)器模塊406是連接至存儲(chǔ)器控制電路單元404并且用以存儲(chǔ)主機(jī)系統(tǒng)11所寫入的數(shù)據(jù)?？芍貙懛且资源鎯?chǔ)器模塊406可以是單階存儲(chǔ)單元(SingleLevelCell,SLC)NAND型快速存儲(chǔ)器模塊(即，一個(gè)存儲(chǔ)單元中可存儲(chǔ)1個(gè)比特的快速存儲(chǔ)器模塊)、多階存儲(chǔ)單元(MultiLevelCell,MLC)NAND型快速存儲(chǔ)器模塊(即，一個(gè)存儲(chǔ)單元中可存儲(chǔ)2個(gè)比特的快速存儲(chǔ)器模塊)、復(fù)數(shù)階存儲(chǔ)單元(TripleLevelCell，TLC)NAND型快速存儲(chǔ)器模塊(即，一個(gè)存儲(chǔ)單元中可存儲(chǔ)3個(gè)比特的快速存儲(chǔ)器模塊)、其他快速存儲(chǔ)器模塊或其他具有相同特性的存儲(chǔ)器模塊。在本范例實(shí)施例中，可重寫非易失性存儲(chǔ)器模塊406的存儲(chǔ)單元會(huì)構(gòu)成多個(gè)實(shí)體程序化單元，并且此些實(shí)體程序化單元會(huì)構(gòu)成多個(gè)實(shí)體抹除單元。例如，同一條字節(jié)線上的存儲(chǔ)單元會(huì)組成一或多個(gè)實(shí)體程序化單元。若每一個(gè)存儲(chǔ)單元可存儲(chǔ)2個(gè)以上的比特，則同一條字節(jié)線上的實(shí)體程序化單元至少可被分類為下實(shí)體程序化單元與上實(shí)體程序化單元。例如，一存儲(chǔ)單元的最低有效比特(LeastSignificantBit,LSB)是屬于下實(shí)體程序化單元，并且一存儲(chǔ)單元的最高有效比特(MostSignificantBit,MSB)是屬于上實(shí)體程序化單元。一般來(lái)說(shuō)，在MLCNAND型快速存儲(chǔ)器中，下實(shí)體程序化單元的寫入速度會(huì)大于上實(shí)體程序化單元的寫入速度，和/或下實(shí)體程序化單元的可靠度是高于上實(shí)體程序化單元的可靠度。在本范例實(shí)施例中，實(shí)體程序化單元為程序化的最小單元。即，實(shí)體程序化單元為寫入數(shù)據(jù)的最小單元。例如，實(shí)體程序化單元為實(shí)體頁(yè)面(page)或是實(shí)體扇(sector)。若實(shí)體程序化單元為實(shí)體頁(yè)面，則此些實(shí)體程序化單元通常包括數(shù)據(jù)比特區(qū)與冗余(redundancy)比特區(qū)。數(shù)據(jù)比特區(qū)包含多個(gè)實(shí)體扇，用以存儲(chǔ)使用者數(shù)據(jù)，而冗余比特區(qū)用以存儲(chǔ)系統(tǒng)數(shù)據(jù)(例如，錯(cuò)誤更正碼)。在本范例實(shí)施例中，數(shù)據(jù)比特區(qū)包含32個(gè)實(shí)體扇，且一個(gè)實(shí)體扇的大小為512比特組(byte,B)。然而，在其他范例實(shí)施例中，數(shù)據(jù)比特區(qū)中也可包含8個(gè)、16個(gè)或數(shù)目更多或更少的實(shí)體扇，并且每一個(gè)實(shí)體扇的大小也可以是更大或更小。另一方面，實(shí)體抹除單元為抹除的最小單位。也即，每一實(shí)體抹除單元含有最小數(shù)目之一并被抹除的存儲(chǔ)單元。例如，實(shí)體抹除單元為實(shí)體區(qū)塊(block)。在本范例實(shí)施例中，可重寫非易失性存儲(chǔ)器模塊406中的每一個(gè)存儲(chǔ)單元是以電壓(以下也稱為臨界電壓)的改變來(lái)存儲(chǔ)一或多個(gè)比特。具體來(lái)說(shuō)，每一個(gè)存儲(chǔ)單元的控制柵極(controlgate)與通道之間有一個(gè)電荷捕捉層。通過(guò)施予一寫入電壓至控制柵極，可以改變電荷補(bǔ)捉層的電子量，進(jìn)而改變存儲(chǔ)單元的臨界電壓。此改變臨界電壓的操作也稱為“把數(shù)據(jù)寫入至存儲(chǔ)單元”或“程序化存儲(chǔ)單元”。隨著臨界電壓的改變，可重寫非易失性存儲(chǔ)器模塊406中的每一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)狀態(tài)。通過(guò)施予讀取電壓可以判斷一個(gè)存儲(chǔ)單元是屬于哪一個(gè)存儲(chǔ)狀態(tài)，借此取得此存儲(chǔ)單元所存儲(chǔ)的一或多個(gè)比特。圖5是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲(chǔ)器控制電路單元的概要方塊圖。請(qǐng)參照?qǐng)D5，存儲(chǔ)器控制電路單元404包括存儲(chǔ)器管理電路502、主機(jī)接口504、存儲(chǔ)器接口506及錯(cuò)誤檢查與校正電路508。存儲(chǔ)器管理電路502用以控制存儲(chǔ)器控制電路單元404的整體運(yùn)作。具體來(lái)說(shuō)，存儲(chǔ)器管理電路502具有多個(gè)控制指令，并且在存儲(chǔ)器存儲(chǔ)裝置10運(yùn)作時(shí)，此些控制指令會(huì)被執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。以下說(shuō)明存儲(chǔ)器管理電路502的操作時(shí)，等同于說(shuō)明存儲(chǔ)器控制電路單元404的操作。在本范例實(shí)施例中，存儲(chǔ)器管理電路502的控制指令是以軟件來(lái)實(shí)作。例如，存儲(chǔ)器管理電路502具有微處理器單元(未示出)與只讀存儲(chǔ)器(未示出)，并且此些控制指令是被燒錄至此只讀存儲(chǔ)器中。當(dāng)存儲(chǔ)器存儲(chǔ)裝置10運(yùn)作時(shí)，此些控制指令會(huì)由微處理器單元來(lái)執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。在另一范例實(shí)施例中，存儲(chǔ)器管理電路502的控制指令也可以程序碼型式存儲(chǔ)于可重寫非易失性存儲(chǔ)器模塊406的特定區(qū)域(例如，存儲(chǔ)器模塊中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲(chǔ)器管理電路502具有微處理器單元(未示出)、只讀存儲(chǔ)器(未示出)及隨機(jī)存取存儲(chǔ)器(未示出)。特別是，此只讀存儲(chǔ)器具有開(kāi)機(jī)碼(bootcode)，并且當(dāng)存儲(chǔ)器控制電路單元404被致能時(shí)，微處理器單元會(huì)先執(zhí)行此開(kāi)機(jī)碼來(lái)將存儲(chǔ)于可重寫非易失性存儲(chǔ)器模塊406中的控制指令載入至存儲(chǔ)器管理電路502的隨機(jī)存取存儲(chǔ)器中。之后，微處理器單元會(huì)運(yùn)轉(zhuǎn)此些控制指令以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。此外，在另一范例實(shí)施例中，存儲(chǔ)器管理電路502的控制指令也可以一硬件來(lái)實(shí)作。例如，存儲(chǔ)器管理電路502包括微控制器、存儲(chǔ)單元管理電路、存儲(chǔ)器寫入電路、存儲(chǔ)器讀取電路、存儲(chǔ)器抹除電路與數(shù)據(jù)處理電路。存儲(chǔ)單元管理電路、存儲(chǔ)器寫入電路、存儲(chǔ)器讀取電路、存儲(chǔ)器抹除電路與數(shù)據(jù)處理電路是連接至微控制器。存儲(chǔ)單元管理電路用以管理可重寫非易失性存儲(chǔ)器模塊406的存儲(chǔ)單元或其群組。存儲(chǔ)器寫入電路用以對(duì)可重寫非易失性存儲(chǔ)器模塊406下達(dá)寫入指令序列以將數(shù)據(jù)寫入至可重寫非易失性存儲(chǔ)器模塊406中。存儲(chǔ)器讀取電路用以對(duì)可重寫非易失性存儲(chǔ)器模塊406下達(dá)讀取指令序列以從可重寫非易失性存儲(chǔ)器模塊406中讀取數(shù)據(jù)。存儲(chǔ)器抹除電路用以對(duì)可重寫非易失性存儲(chǔ)器模塊406下達(dá)抹除指令序列以將數(shù)據(jù)從可重寫非易失性存儲(chǔ)器模塊406中抹除。數(shù)據(jù)處理電路用以處理欲寫入至可重寫非易失性存儲(chǔ)器模塊406的數(shù)據(jù)以及從可重寫非易失性存儲(chǔ)器模塊406中讀取的數(shù)據(jù)。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個(gè)程序碼或指令碼并且用以指示可重寫非易失性存儲(chǔ)器模塊406執(zhí)行相對(duì)應(yīng)的寫入、讀取及抹除等操作。在一范例實(shí)施例中，存儲(chǔ)器管理電路502還可以下達(dá)其他類型的指令序列給可重寫非易失性存儲(chǔ)器模塊406以指示執(zhí)行相對(duì)應(yīng)的操作。在本范例實(shí)施例中，存儲(chǔ)器管理電路502會(huì)配置多個(gè)邏輯單元以映射可重寫非易失性存儲(chǔ)器模塊406中的實(shí)體抹除單元。其中一個(gè)邏輯單元可以是指一個(gè)邏輯地址、一個(gè)邏輯程序化單元、一個(gè)邏輯抹除單元或者由多個(gè)連續(xù)或不連續(xù)的邏輯地址組成。此外，一個(gè)邏輯單元可被映射至一或多個(gè)實(shí)體抹除單元。在本范例實(shí)施例中，存儲(chǔ)器管理電路502會(huì)將邏輯單元與實(shí)體抹除單元之間的映射關(guān)系(也稱為邏輯-實(shí)體映射關(guān)系)記錄于至少一邏輯-實(shí)體映射表。當(dāng)主機(jī)系統(tǒng)11欲從存儲(chǔ)器存儲(chǔ)裝置10讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)至存儲(chǔ)器存儲(chǔ)裝置10時(shí)，存儲(chǔ)器管理電路502可根據(jù)此邏輯-實(shí)體映射表來(lái)執(zhí)行對(duì)于存儲(chǔ)器存儲(chǔ)裝置10的數(shù)據(jù)存取。主機(jī)接口504是連接至存儲(chǔ)器管理電路502并且用以接收與識(shí)別主機(jī)系統(tǒng)11所傳送的指令與數(shù)據(jù)。也就是說(shuō)，主機(jī)系統(tǒng)11所傳送的指令與數(shù)據(jù)會(huì)通過(guò)主機(jī)接口504來(lái)傳送至存儲(chǔ)器管理電路502。在本范例實(shí)施例中，主機(jī)接口504是相容于SATA標(biāo)準(zhǔn)。然而，必須了解的是本發(fā)明不限于此，主機(jī)接口504也可以是相容于PATA標(biāo)準(zhǔn)、IEEE1394標(biāo)準(zhǔn)、PCIExpress標(biāo)準(zhǔn)、USB標(biāo)準(zhǔn)、SD標(biāo)準(zhǔn)、UHS-I標(biāo)準(zhǔn)、UHS-II標(biāo)準(zhǔn)、MS標(biāo)準(zhǔn)、MMC標(biāo)準(zhǔn)、eMMC標(biāo)準(zhǔn)、UFS標(biāo)準(zhǔn)、CF標(biāo)準(zhǔn)、IDE標(biāo)準(zhǔn)或其他適合的數(shù)據(jù)傳輸標(biāo)準(zhǔn)。存儲(chǔ)器接口506是連接至存儲(chǔ)器管理電路502并且用以存取可重寫非易失性存儲(chǔ)器模塊406。也就是說(shuō)，欲寫入至可重寫非易失性存儲(chǔ)器模塊406的數(shù)據(jù)會(huì)通過(guò)存儲(chǔ)器接口506轉(zhuǎn)換為可重寫非易失性存儲(chǔ)器模塊406所能接受的格式。具體來(lái)說(shuō)，若存儲(chǔ)器管理電路502要存取可重寫非易失性存儲(chǔ)器模塊406，存儲(chǔ)器接口506會(huì)傳送對(duì)應(yīng)的指令序列。例如，這些指令序列可包括指示寫入數(shù)據(jù)的寫入指令序列、指示讀取數(shù)據(jù)的讀取指令序列、指示抹除數(shù)據(jù)的抹除指令序列、以及用以指示各種存儲(chǔ)器操作(例如，改變讀取電壓準(zhǔn)位或執(zhí)行垃圾回收操作等等)的指令序列。這些指令序列例如是由存儲(chǔ)器管理電路502產(chǎn)生并且通過(guò)存儲(chǔ)器接口506傳送至可重寫非易失性存儲(chǔ)器模塊406。這些指令序列可包括一或多個(gè)信號(hào)，或是在總線上的數(shù)據(jù)。此外，這些信號(hào)或數(shù)據(jù)可包括指令碼或程序碼。例如，在讀取指令序列中，會(huì)包括讀取的辨識(shí)碼、存儲(chǔ)器地址等信息。錯(cuò)誤檢查與校正電路508是連接至存儲(chǔ)器管理電路502并且用以執(zhí)行錯(cuò)誤檢查與校正操作以確保數(shù)據(jù)的正確性。具體來(lái)說(shuō)，當(dāng)存儲(chǔ)器管理電路502從主機(jī)系統(tǒng)11中接收到寫入指令時(shí)，錯(cuò)誤檢查與校正電路508會(huì)為對(duì)應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對(duì)應(yīng)的錯(cuò)誤更正碼(errorcorrectingcode,ECC)和/或錯(cuò)誤檢查碼(errordetectingcode，EDC)，并且存儲(chǔ)器管理電路502會(huì)將對(duì)應(yīng)此寫入指令的數(shù)據(jù)與對(duì)應(yīng)的錯(cuò)誤更正碼和/或錯(cuò)誤檢查碼寫入至可重寫非易失性存儲(chǔ)器模塊406中。之后，當(dāng)存儲(chǔ)器管理電路502從可重寫非易失性存儲(chǔ)器模塊406中讀取數(shù)據(jù)時(shí)會(huì)同時(shí)讀取此數(shù)據(jù)對(duì)應(yīng)的錯(cuò)誤更正碼和/或錯(cuò)誤檢查碼，并且錯(cuò)誤檢查與校正電路508會(huì)依據(jù)此錯(cuò)誤更正碼和/或錯(cuò)誤檢查碼對(duì)所讀取的數(shù)據(jù)執(zhí)行錯(cuò)誤檢查與校正操作。在一范例實(shí)施例中，存儲(chǔ)器控制電路單元404還包括緩沖存儲(chǔ)器510與電源管理電路512。緩沖存儲(chǔ)器510是連接至存儲(chǔ)器管理電路502并且用以暫存來(lái)自于主機(jī)系統(tǒng)11的數(shù)據(jù)與指令或來(lái)自于可重寫非易失性存儲(chǔ)器模塊406的數(shù)據(jù)。電源管理電路512是連接至存儲(chǔ)器管理電路502并且用以控制存儲(chǔ)器存儲(chǔ)裝置10的電源。在本范例實(shí)施例中，錯(cuò)誤檢查與校正電路508支持低密度奇偶檢查(low-densityparity-check,LDPC)碼。例如，錯(cuò)誤檢查與校正電路508可利用低密度奇偶檢查碼來(lái)編碼與解碼。在低密度奇偶檢查碼中，是用一個(gè)檢查矩陣(也稱為奇偶檢查矩陣)來(lái)定義有效的碼字。以下將奇偶檢查矩陣標(biāo)記為矩陣H，并且一碼字標(biāo)記為V。依照以下方程式(1)，若奇偶檢查矩陣H與碼字V的相乘是零向量，表示碼字V為有效碼字(validcodeword)。其中運(yùn)算子表示模2(mod2)的矩陣相乘。換言之，矩陣H的零空間(nullspace)便包含了所有的有效碼字。然而，本發(fā)明并不限制碼字V的內(nèi)容。例如，碼字V也可以包括用任意演算法所產(chǎn)生的錯(cuò)誤更正碼或是錯(cuò)誤檢查碼。其中矩陣H的維度是k-乘-n(k-by-n)，碼字V的維度是1-乘-n。k與n為正整數(shù)。碼字V中包括了信息比特與奇偶比特，即碼字V可以表示成[UP]，其中向量U是由信息比特所組成，而向量P是由奇偶比特所組成。向量U的維度是1-乘-(n-k)，而向量P的維度是1-乘-k。在一個(gè)碼字中，奇偶比特即是用來(lái)保護(hù)信息比特并且可視為是對(duì)應(yīng)于信息比特產(chǎn)生的錯(cuò)誤更正碼或錯(cuò)誤檢查碼。其中，保護(hù)信息比特例如是指維持信息比特的正確性。例如，當(dāng)從可重寫非易失性存儲(chǔ)器模塊406中讀取一筆數(shù)據(jù)時(shí)，此數(shù)據(jù)中的奇偶比特即可用來(lái)更正相應(yīng)的數(shù)據(jù)中可能存在的錯(cuò)誤。在一范例實(shí)施例中，一個(gè)碼字中的信息比特與奇偶比特統(tǒng)稱為數(shù)據(jù)比特。例如，碼字V中具有n個(gè)數(shù)據(jù)比特，其中信息比特的長(zhǎng)度為(n-k)比特，并且奇偶比特的長(zhǎng)度是k比特。因此，碼字V的碼率(coderate)為(n-k)/n。一般來(lái)說(shuō)，在使用低密度奇偶檢查碼來(lái)編碼時(shí)會(huì)使用一個(gè)產(chǎn)生矩陣(以下標(biāo)記為G)，使得對(duì)于任意的向量U都可滿足以下方程式(2)。其中產(chǎn)生矩陣G的維度是(n-k)-乘-n。由方程式(2)所產(chǎn)生的碼字V為有效碼字。因此可將方程式(2)代入方程式(1)，借此得到以下方程式(3)。由于向量U可以是任意的向量，因此以下方程式(4)必定會(huì)滿足。也就是說(shuō)，在決定奇偶檢查矩陣H以后，對(duì)應(yīng)的產(chǎn)生矩陣G也可被決定。在解碼一個(gè)碼字V時(shí)，會(huì)先對(duì)碼字V中的數(shù)據(jù)比特執(zhí)行一個(gè)奇偶檢查操作，例如將奇偶檢查矩陣H與碼字V相乘以產(chǎn)生一個(gè)向量(以下標(biāo)記為S，如以下方程式(5)所示)。若向量S是零向量(即，向量S中的每一個(gè)元素都是零)，則表示解碼成功并且可直接輸出碼字V。若向量S不是零向量(即，向量S中的至少一個(gè)元素不是零)，則表示碼字V中存在至少一個(gè)錯(cuò)誤并且碼字V不是有效碼字。向量S的維度是k-乘-1。向量S中的每一個(gè)元素也稱為校驗(yàn)子(syndrome)。若碼字V不是有效的碼字，錯(cuò)誤檢查與校正電路508會(huì)執(zhí)行一個(gè)解碼操作，以嘗試更正碼字V中的錯(cuò)誤。圖6是根據(jù)本發(fā)明的一范例實(shí)施例所示出的奇偶檢查矩陣的示意圖。請(qǐng)參照?qǐng)D6，奇偶檢查矩陣600的維度是k-乘-n。例如，k為8，并且n為9。然而，本發(fā)明并不限制正整數(shù)k與n為多少。奇偶檢查矩陣600的每一列(row)也代表了一限制(constraint)。以奇偶檢查矩陣600的第一列為例，若某一個(gè)碼字是有效碼字，則將此碼字中第3、5、8與第9個(gè)比特做模2的加法之后，會(huì)得到比特“0”。在此領(lǐng)域有通常知識(shí)者應(yīng)能理解如何用奇偶檢查矩陣600來(lái)編碼，在此便不再贅述。此外，奇偶檢查矩陣600僅為一個(gè)范例矩陣，而非用以限制本發(fā)明。當(dāng)存儲(chǔ)器管理電路502要將多個(gè)比特存儲(chǔ)至可重寫非易失性存儲(chǔ)器模塊406時(shí)，錯(cuò)誤檢查與校正電路508會(huì)對(duì)應(yīng)于每(n-k)個(gè)欲存儲(chǔ)的比特(即，信息比特)產(chǎn)生k個(gè)奇偶比特。接下來(lái)，存儲(chǔ)器管理電路502會(huì)把這n個(gè)比特(即，數(shù)據(jù)比特)作為一個(gè)碼字寫入至可重寫非易失性存儲(chǔ)器模塊406。圖7是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲(chǔ)單元的臨界電壓分布的示意圖。請(qǐng)參照?qǐng)D7，橫軸代表存儲(chǔ)單元的臨界電壓，而縱軸代表存儲(chǔ)單元個(gè)數(shù)。例如，圖7是表示一個(gè)實(shí)體程序化單元中各個(gè)存儲(chǔ)單元的臨界電壓分布狀況。假設(shè)狀態(tài)710對(duì)應(yīng)于比特“1”并且狀態(tài)720對(duì)應(yīng)于比特“0”，若某一個(gè)存儲(chǔ)單元的臨界電壓屬于狀態(tài)710，此存儲(chǔ)單元所存儲(chǔ)的是比特“1”；相反地，若某一個(gè)存儲(chǔ)單元的臨界電壓屬于狀態(tài)720時(shí)，此存儲(chǔ)單元所存儲(chǔ)的是比特“0”。須注意的是，在本范例實(shí)施例中，臨界電壓分布中的一個(gè)狀態(tài)對(duì)應(yīng)至一個(gè)比特值(即，“0”或“1”)，并且存儲(chǔ)單元的臨界電壓分布有兩種可能的狀態(tài)。然而，在其他范例實(shí)施例中，臨界電壓分布中的每一個(gè)狀態(tài)也可以對(duì)應(yīng)至多個(gè)比特值并且存儲(chǔ)單元的臨界電壓的分布也可能有四種、八種或其他任意個(gè)狀態(tài)。此外，本發(fā)明也不限制每一個(gè)狀態(tài)所代表的比特。例如，在圖7的另一范例實(shí)施例中，狀態(tài)710也可以對(duì)應(yīng)于比特“0”，而狀態(tài)720則對(duì)應(yīng)于比特“1”。在本范例實(shí)施例中，當(dāng)要從可重寫非易失性存儲(chǔ)器模塊406讀取數(shù)據(jù)時(shí)，存儲(chǔ)器管理電路502會(huì)發(fā)送一讀取指令序列至可重寫非易失性存儲(chǔ)器模塊406。此讀取指令序列用以指示可重寫非易失性存儲(chǔ)器模塊406從多個(gè)存儲(chǔ)單元(以下也稱為第一存儲(chǔ)單元)讀取數(shù)據(jù)(以下也稱為第一數(shù)據(jù))。在本范例實(shí)施例中，第一存儲(chǔ)單元是屬于同一個(gè)實(shí)體程序化單元。然而，在另一范例實(shí)施例中，第一存儲(chǔ)單元也可以是屬于不同的實(shí)體程序化單元。根據(jù)此讀取指令序列，可重寫非易失性存儲(chǔ)器模塊406可使用圖7中的讀取電壓701來(lái)讀取第一存儲(chǔ)單元。若第一存儲(chǔ)單元中的某一者的臨界電壓小于讀取電壓701，則此存儲(chǔ)單元會(huì)被導(dǎo)通并且存儲(chǔ)器管理電路502會(huì)讀到比特“1”。相反地，若第一存儲(chǔ)單元中的某一者的臨界電壓大于讀取電壓701，則此存儲(chǔ)單元不會(huì)被導(dǎo)通并且存儲(chǔ)器管理電路502會(huì)讀到比特“0”。在本范例實(shí)施例中，狀態(tài)710與狀態(tài)720之間包含一個(gè)重疊區(qū)域730。重疊區(qū)域730的面積正相關(guān)于第一存儲(chǔ)單元中臨界電壓落于重疊區(qū)域730內(nèi)的存儲(chǔ)單元的總數(shù)。重疊區(qū)域730表示在第一存儲(chǔ)單元中有一些存儲(chǔ)單元所存儲(chǔ)的應(yīng)該是比特“1”(屬于狀態(tài)710)，但其臨界電壓大于所施加的讀取電壓701；或者，在第一存儲(chǔ)單元中有一些存儲(chǔ)單元所存儲(chǔ)的應(yīng)該是比特“0”(屬于狀態(tài)720)，但其臨界電壓小于所施加的讀取電壓701。換言之，通過(guò)施加讀取電壓701所讀取的數(shù)據(jù)中，有部份的比特會(huì)有錯(cuò)誤。一般來(lái)說(shuō)，若第一存儲(chǔ)單元的使用時(shí)間很短(例如，數(shù)據(jù)在第一存儲(chǔ)單元中存放時(shí)間不長(zhǎng))和/或第一存儲(chǔ)單元的使用程度很低(例如，第一存儲(chǔ)單元的讀取計(jì)數(shù)、寫入計(jì)數(shù)和/或抹除計(jì)數(shù)不高)，重疊區(qū)域730的面積通常很小，甚至可能不存在重疊區(qū)域730(即，狀態(tài)710與720不重疊)?；蛘撸舸鎯?chǔ)器存儲(chǔ)裝置10才剛出廠，則重疊區(qū)域730通常不存在。若重疊區(qū)域730的面積很小，通過(guò)施加讀取電壓701而從第一存儲(chǔ)單元讀取到的數(shù)據(jù)中的錯(cuò)誤比特往往較少。然而，隨著可重寫非易失性存儲(chǔ)器模塊406(或第一存儲(chǔ)單元)的使用時(shí)間和/或使用程度增加，重疊區(qū)域730的面積會(huì)逐漸加大。例如，若第一存儲(chǔ)單元的使用時(shí)間很長(zhǎng)(例如，數(shù)據(jù)在第一存儲(chǔ)單元中存放時(shí)間很長(zhǎng))和/或第一存儲(chǔ)單元的使用程度很高(例如，第一存儲(chǔ)單元的讀取計(jì)數(shù)、寫入計(jì)數(shù)和/或抹除計(jì)數(shù)很高)，則重疊區(qū)域730的面積會(huì)變大(例如，狀態(tài)710與720會(huì)變更平坦和/或狀態(tài)710與720彼此更靠近)。若重疊區(qū)域730的面積很大，則通過(guò)施加讀取電壓701而從第一存儲(chǔ)單元讀取到的數(shù)據(jù)中的錯(cuò)誤比特往往較多。換言之，重疊區(qū)域730的面積會(huì)正相關(guān)于從第一存儲(chǔ)單元讀取出來(lái)的數(shù)據(jù)中錯(cuò)誤比特的發(fā)生機(jī)率。在本范例實(shí)施例中，在從可重寫非易失性存儲(chǔ)器模塊406接收所讀取的第一數(shù)據(jù)之后，錯(cuò)誤檢查與校正電路508會(huì)執(zhí)行一奇偶檢查操作以驗(yàn)證第一數(shù)據(jù)中是否存在錯(cuò)誤。若判定第一數(shù)據(jù)中存在錯(cuò)誤，則錯(cuò)誤檢查與校正電路508會(huì)執(zhí)行解碼操作來(lái)嘗試更正第一數(shù)據(jù)中的錯(cuò)誤。在本范例實(shí)施例中，錯(cuò)誤檢查與校正電路508是執(zhí)行迭代(iteration)解碼操作。一個(gè)迭代解碼操作是用來(lái)解碼來(lái)自于可重寫非易失性存儲(chǔ)器模塊406的一個(gè)解碼單位。例如，一個(gè)解碼單位為一個(gè)碼字。在一個(gè)迭代解碼操作中，用于檢查數(shù)據(jù)的正確性的奇偶檢查操作與用于更正數(shù)據(jù)中的錯(cuò)誤的解碼操作會(huì)重復(fù)執(zhí)行，直到成功的解碼或總迭代次數(shù)到達(dá)一預(yù)定次數(shù)為止。若總迭代次數(shù)到達(dá)此預(yù)定次數(shù)，表示對(duì)于此數(shù)據(jù)的整個(gè)迭代解碼操作失敗，并且錯(cuò)誤檢查與校正電路508會(huì)停止解碼。此外，若通過(guò)奇偶檢查操作判定某一數(shù)據(jù)中不存在錯(cuò)誤，則錯(cuò)誤檢查與校正電路508會(huì)輸出此數(shù)據(jù)。在本范例實(shí)施例中，錯(cuò)誤檢查與校正電路508可基于不同的解碼條件來(lái)對(duì)第一數(shù)據(jù)執(zhí)行多個(gè)解碼操作。須注意的是，基于不同的解碼條件，錯(cuò)誤檢查與校正電路508定位第一數(shù)據(jù)中錯(cuò)誤比特所使用的嚴(yán)謹(jǐn)度(strictlevel)也會(huì)不同。例如，在某些情況下，錯(cuò)誤檢查與校正電路508會(huì)基于定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度較高(即，較嚴(yán)格)的解碼條件來(lái)執(zhí)行一迭代解碼操作中的至少一解碼操作。此外，在某些情況下，錯(cuò)誤檢查與校正電路508會(huì)改為基于定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度較低(即，較寬松)的解碼條件來(lái)執(zhí)行同一個(gè)迭代解碼操作中的至少一解碼操作。在本范例實(shí)施例中，定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度較高是指對(duì)于第一數(shù)據(jù)中的錯(cuò)誤比特的判斷與篩選較為嚴(yán)格，從而第一數(shù)據(jù)中的一或多個(gè)比特較不容易被判定為是錯(cuò)誤比特。相反的，定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度較低則是指對(duì)于第一數(shù)據(jù)中的錯(cuò)誤比特的判斷與篩選較為寬松，從而第一數(shù)據(jù)中的一或多個(gè)比特較容易被判定為是錯(cuò)誤比特。換言之，基于定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度較低的解碼條件來(lái)對(duì)某一碼字執(zhí)行解碼操作有較高的機(jī)率翻轉(zhuǎn)更多的比特，但是也增加翻轉(zhuǎn)到不需要翻轉(zhuǎn)的比特(即，誤翻)的機(jī)率；反之，基于定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度較高的解碼條件來(lái)對(duì)此碼字執(zhí)行解碼操作則有較高的機(jī)率是翻轉(zhuǎn)較少的比特，但是也降低翻轉(zhuǎn)到不需要翻轉(zhuǎn)的比特的機(jī)率。須注意的是，在此提及的翻轉(zhuǎn)某一個(gè)比特是指改變此比特的比特值，例如將某一比特的比特值從“1”改變?yōu)椤?”或從“0”改變?yōu)椤?”。在本范例實(shí)施例中，錯(cuò)誤檢查與校正電路508配置有多個(gè)階段(stage)，其中每一個(gè)階段對(duì)應(yīng)于一個(gè)解碼條件。在對(duì)于第一數(shù)據(jù)的同一個(gè)迭代解碼操作中，錯(cuò)誤檢查與校正電路508可在此些階段中切換。此外，在每一個(gè)階段中，錯(cuò)誤檢查與校正電路508可執(zhí)行一或多個(gè)解碼操作。圖8是根據(jù)本發(fā)明的一范例實(shí)施例所示出的在一個(gè)迭代解碼操作中切換階段的示意圖。請(qǐng)參照?qǐng)D8，假設(shè)有階段0～階段15供錯(cuò)誤檢查與校正電路508使用，其中階段0是定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度最高(即，最嚴(yán)謹(jǐn))的階段，而階段15是定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度最低(即，最寬松)的階段。在階段0～階段15中，定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度逐漸下降。例如，階段0的嚴(yán)謹(jǐn)度高于階段1的嚴(yán)謹(jǐn)度，階段1的嚴(yán)謹(jǐn)度高于階段2的嚴(yán)謹(jǐn)度，并且階段14的嚴(yán)謹(jǐn)度高于階段15的嚴(yán)謹(jǐn)度。在本范例實(shí)施例中，若錯(cuò)誤檢查與校正電路508當(dāng)前是操作于階段0(即，基于階段0的解碼條件來(lái)執(zhí)行解碼操作)且判定需要切換解碼條件，錯(cuò)誤檢查與校正電路508會(huì)切換至階段1。若錯(cuò)誤檢查與校正電路508當(dāng)前是操作于階段1(即，基于階段1的解碼條件來(lái)執(zhí)行解碼操作)且判定需要切換解碼條件，錯(cuò)誤檢查與校正電路508會(huì)切換至階段2。依此類推，錯(cuò)誤檢查與校正電路508可在對(duì)于第一數(shù)據(jù)的同一個(gè)迭代解碼操作中從階段0逐一切換至階段15，直到某一個(gè)解碼操作成功或總迭代次數(shù)達(dá)到預(yù)定次數(shù)為止。須注意的是，在從階段0逐一切換至階段15的過(guò)程中，錯(cuò)誤檢查與校正電路508對(duì)于待解碼數(shù)據(jù)中錯(cuò)誤比特的定位越來(lái)越寬松，從而在每一個(gè)解碼操作中被翻轉(zhuǎn)的錯(cuò)誤比特的總數(shù)可能會(huì)逐漸增加。但是，這也代表著在每一個(gè)解碼操作中被“誤翻”的比特的總數(shù)也可能逐漸增加。在某些情況下，若在解碼操作中被“誤翻”的比特過(guò)多，可能會(huì)導(dǎo)致連續(xù)執(zhí)行的多個(gè)解碼操作維持在錯(cuò)誤發(fā)散的狀態(tài)。在錯(cuò)誤發(fā)散的狀態(tài)下，即便執(zhí)行更多的解碼操作，數(shù)據(jù)中錯(cuò)誤比特的總數(shù)可能不會(huì)減少或者會(huì)處于上下震蕩的狀況，從而最終導(dǎo)致整個(gè)迭代解碼操作失敗(例如，總迭代次數(shù)達(dá)到預(yù)定次數(shù))。因此，在本范例實(shí)施例中，錯(cuò)誤檢查與校正電路508可從階段15回到階段0～階段14中的某一個(gè)階段。通過(guò)重新提高解碼操作中定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度，所執(zhí)行的解碼操作有很高的機(jī)率可脫離錯(cuò)誤發(fā)散的狀態(tài)，提高后續(xù)的解碼成功率。此外，相較于一般使用噪音干擾(noising)(即，隨機(jī)地改變待解碼數(shù)據(jù)之一或多個(gè)比特值)或類似方式以嘗試脫離錯(cuò)誤發(fā)散的狀態(tài)，通過(guò)重新提高解碼操作中定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度也有更高的機(jī)率翻轉(zhuǎn)到真正的錯(cuò)誤比特?；氐綀D8，若錯(cuò)誤檢查與校正電路508當(dāng)前是操作于階段15(即，基于階段15的解碼條件來(lái)執(zhí)行解碼操作)且判定需要切換解碼條件，錯(cuò)誤檢查與校正電路508會(huì)切換回至階段0～階段14中的某一個(gè)階段，從而在下一次執(zhí)行的解碼操作中提高定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度。在從階段15切換回嚴(yán)謹(jǐn)度較高的階段之后，錯(cuò)誤檢查與校正電路508可繼續(xù)切換至階段15，除非其間執(zhí)行的某一個(gè)解碼操作成功或總迭代次數(shù)達(dá)到預(yù)定次數(shù)為止。此外，在同一個(gè)迭代解碼操作中，若錯(cuò)誤檢查與校正電路508多次地從階段15切換回現(xiàn)有的階段，每一次切換回去的階段可能不同。以圖8為例，若前一次從階段15切換為現(xiàn)有的階段是回到階段7(圖8中標(biāo)記為“1”)，下一次從階段15切換為現(xiàn)有的階段可能是回到階段9(圖8中標(biāo)記為“2”)。須注意的是，圖8中的階段0～階段15僅是一個(gè)范例。在其他未提及的范例實(shí)施例中，錯(cuò)誤檢查與校正電路508可操作的階段的總數(shù)也可以是更多或更少。此外，錯(cuò)誤檢查與校正電路508也可以在一次的切換中跳過(guò)一或多個(gè)階段，例如，從階段0直接切換到階段2等等。具體來(lái)看，假設(shè)錯(cuò)誤檢查與校正電路508當(dāng)前是基于某一解碼條件(以下也稱為第一解碼條件)對(duì)第一數(shù)據(jù)執(zhí)行某一解碼操作(以下也稱為第一解碼操作)。若第一解碼操作失敗，存儲(chǔ)器管理電路502會(huì)判斷第一解碼操作是否符合一預(yù)設(shè)狀態(tài)(以下也稱為第一預(yù)設(shè)狀態(tài))。若第一解碼操作符合第一預(yù)設(shè)狀態(tài)，錯(cuò)誤檢查與校正電路508會(huì)基于另一解碼條件(以下也稱為第二解碼條件)對(duì)第一數(shù)據(jù)執(zhí)行另一解碼操作(以下也稱為第二解碼操作)，其中基于第二解碼條件定位第一數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度高于基于第一解碼條件定位第一數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度。此外，存儲(chǔ)器管理電路502還會(huì)判斷第一解碼操作是否符合另一預(yù)設(shè)狀態(tài)(以下也稱為第二預(yù)設(shè)狀態(tài))。若第一解碼操作符合第二預(yù)設(shè)狀態(tài)，錯(cuò)誤檢查與校正電路508會(huì)基于另一解碼條件(以下也稱為第三解碼條件)對(duì)第一數(shù)據(jù)執(zhí)行另一解碼操作(以下也稱為第三解碼操作)，其中基于第三解碼條件定位第一數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度低于基于第一解碼條件定位第一數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度。若第一解碼操作不符合第一預(yù)設(shè)狀態(tài)也不符合第二預(yù)設(shè)狀態(tài)，錯(cuò)誤檢查與校正電路508會(huì)再次基于第一解碼條件對(duì)第一數(shù)據(jù)執(zhí)行第一解碼操作。圖9A是根據(jù)本發(fā)明的一范例實(shí)施例所示出的切換階段的示意圖。請(qǐng)參照?qǐng)D9A，假設(shè)錯(cuò)誤檢查與校正電路508當(dāng)前是操作于階段n(即，第一解碼條件)。若操作于階段n的第一解碼操作失敗且尚未達(dá)到整個(gè)迭代解碼操作的停止條件(例如，總迭代次數(shù)達(dá)到預(yù)定次數(shù))，存儲(chǔ)器管理電路502會(huì)判斷第一解碼條件是否符合一階段條件。例如，存儲(chǔ)器管理電路502會(huì)判斷階段n是否是定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度最低的階段(例如，圖8中的階段15)。若階段n不是定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度最低的階段(例如，階段n可能是圖8中的階段0～階段14中的任一者)，存儲(chǔ)器管理電路502會(huì)判定第一解碼條件不符合階段條件。此外，存儲(chǔ)器管理電路502會(huì)判斷第一解碼操作所翻轉(zhuǎn)的比特的總數(shù)是否符合一數(shù)目條件。例如，若第一解碼操作所翻轉(zhuǎn)的比特的總數(shù)為零(即，沒(méi)有任何一個(gè)比特在第一解碼操作中被翻轉(zhuǎn))，存儲(chǔ)器管理電路502會(huì)判定第一解碼操作所翻轉(zhuǎn)的比特的總數(shù)符合數(shù)目條件。反之，若第一解碼操作所翻轉(zhuǎn)的比特的總數(shù)不為零(即，至少一個(gè)比特在第一解碼操作中被翻轉(zhuǎn))，則存儲(chǔ)器管理電路502會(huì)判定第一解碼操作所翻轉(zhuǎn)的比特的總數(shù)不符合數(shù)目條件。若第一解碼條件不符合階段條件且第一解碼操作所翻轉(zhuǎn)的比特的總數(shù)符合數(shù)目條件，錯(cuò)誤檢查與校正電路508會(huì)切換到操作于階段n+1(即，第三解碼條件)。換言之，在本范例實(shí)施例中，由于前一次執(zhí)行的解碼操作(即，第一解碼操作)中沒(méi)有翻轉(zhuǎn)任何比特且還有嚴(yán)謹(jǐn)度更低的解碼條件可以使用，故錯(cuò)誤檢查與校正電路508會(huì)在下一次的解碼操作(即，第三解碼操作)中降低定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度，從而提高待解碼數(shù)據(jù)中至少一個(gè)比特被翻轉(zhuǎn)的機(jī)率。圖9B是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的切換階段的示意圖。請(qǐng)參照?qǐng)D9B，假設(shè)錯(cuò)誤檢查與校正電路508當(dāng)前是操作于階段m(即，第一解碼條件)。若操作于階段m的第一解碼操作失敗且尚未達(dá)到整個(gè)迭代解碼操作的停止條件，存儲(chǔ)器管理電路502會(huì)判斷第一解碼條件是否符合階段條件。由于階段m已經(jīng)是定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度最低的階段(例如，圖8中的階段15)，存儲(chǔ)器管理電路502會(huì)判定第一解碼條件符合階段條件。在判定第一解碼條件符合階段條件之后，存儲(chǔ)器管理電路502會(huì)計(jì)數(shù)第一解碼操作的一迭代計(jì)數(shù)值，其中此迭代計(jì)數(shù)值表示操作于階段m的第一解碼操作已經(jīng)反復(fù)(iteratively)執(zhí)行了幾次。然后，存儲(chǔ)器管理電路502會(huì)判斷迭代計(jì)數(shù)值是否符合一計(jì)數(shù)條件。若迭代計(jì)數(shù)值不符合計(jì)數(shù)條件，錯(cuò)誤檢查與校正電路508會(huì)繼續(xù)執(zhí)行操作于階段m的第一解碼操作。若迭代計(jì)數(shù)值符合計(jì)數(shù)條件，例如，迭代計(jì)數(shù)值達(dá)到10次，錯(cuò)誤檢查與校正電路508會(huì)切換回定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度較高的階段p(即，第二解碼條件)。換言之，在本范例實(shí)施例中，操作于階段m的第一解碼操作已經(jīng)反復(fù)執(zhí)行過(guò)很多次(例如，10次)且仍然無(wú)法成功地解碼第一數(shù)據(jù)，表示有很高的機(jī)率是重復(fù)翻轉(zhuǎn)到太多不需要翻轉(zhuǎn)的比特。因此，錯(cuò)誤檢查與校正電路508會(huì)在下一次的解碼操作(即，第二解碼操作)中提高定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度，從而減少部分比特被誤翻的機(jī)率。此外，在操作于階段p之后，錯(cuò)誤檢查與校正電路508可接續(xù)被操作于階段p+1等等，如圖9A的范例實(shí)施例，在此便不贅述。圖9C是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的切換階段的示意圖。請(qǐng)參照?qǐng)D9C，接續(xù)于圖9B的范例實(shí)施例，若錯(cuò)誤檢查與校正電路508再次被操作于階段m、當(dāng)前操作于階段m的解碼操作(即，第一解碼操作)失敗且尚未達(dá)到整個(gè)迭代解碼操作的停止條件，存儲(chǔ)器管理電路502會(huì)再次判定第一解碼操作符合階段條件并計(jì)數(shù)第一解碼操作的迭代計(jì)數(shù)值。例如，此迭代計(jì)數(shù)值表示從階段p再次回到階段m之后，操作于階段m的第一解碼操作總共執(zhí)行了幾次。然后，存儲(chǔ)器管理電路502會(huì)判斷迭代計(jì)數(shù)值是否符合一計(jì)數(shù)條件。例如，存儲(chǔ)器管理電路502會(huì)判斷對(duì)應(yīng)于此次操作于階段m的第一解碼操作的迭代計(jì)數(shù)值是否等于7。若迭代計(jì)數(shù)值不符合計(jì)數(shù)條件(例如，迭代計(jì)數(shù)值小于7)，錯(cuò)誤檢查與校正電路508會(huì)重復(fù)執(zhí)行操作于階段m的第一解碼操作。若迭代計(jì)數(shù)值符合計(jì)數(shù)條件，例如，迭代計(jì)數(shù)值達(dá)到7，錯(cuò)誤檢查與校正電路508會(huì)切換回定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度較高的階段q(即，新的第二解碼條件)。在操作于階段q之后，錯(cuò)誤檢查與校正電路508可接續(xù)被操作于階段q+1等等，如圖9A的范例實(shí)施例，在此便不贅述。須注意的是，在圖9B與圖9C的一范例實(shí)施例中，用于決定是要回到現(xiàn)有階段p(或q)或持續(xù)維持在階段m的計(jì)數(shù)條件不同。例如，在對(duì)于第一數(shù)據(jù)的同一迭代解碼操作中，存儲(chǔ)器管理電路502可以從多個(gè)候選計(jì)數(shù)條件中選擇對(duì)應(yīng)于不同計(jì)數(shù)值的計(jì)數(shù)條件，以作為判斷是要回到現(xiàn)有階段的依據(jù)。例如，在圖9B的一范例實(shí)施例中，存儲(chǔ)器管理電路502可以從多個(gè)候選計(jì)數(shù)條件中選擇一個(gè)候選計(jì)數(shù)條件(以下也稱為第一候選計(jì)數(shù)條件)作為當(dāng)前使用的計(jì)數(shù)條件，其中第一候選計(jì)數(shù)條件對(duì)應(yīng)于第一計(jì)數(shù)值(例如，10)。然后，在圖9C的一范例實(shí)施例中，存儲(chǔ)器管理電路502改為從此些候選計(jì)數(shù)條件中選擇另一個(gè)候選計(jì)數(shù)條件(以下也稱為第二候選計(jì)數(shù)條件)作為當(dāng)前使用的計(jì)數(shù)條件，其中第二候選計(jì)數(shù)條件對(duì)應(yīng)于第二計(jì)數(shù)值(例如，7)。通過(guò)減少依序使用的計(jì)數(shù)條件的計(jì)數(shù)值，可提高整個(gè)迭代解碼操作的執(zhí)行效率。然而，在另一范例實(shí)施例中，在對(duì)于第一數(shù)據(jù)的同一迭代解碼操作中，所使用的計(jì)數(shù)條件也可以是不變的。在圖9B與圖9C的一范例實(shí)施例中，階段p與階段q也不同(即，p不等于q)，其中階段p對(duì)于定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度高于階段q對(duì)于定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度。例如，在對(duì)于第一數(shù)據(jù)的同一迭代解碼操作中，存儲(chǔ)器管理電路502可從多個(gè)候選解碼條件中選擇適當(dāng)?shù)慕獯a條件作為第二解碼條件。例如，在圖9B的一范例實(shí)施例中，存儲(chǔ)器管理電路502可以從多個(gè)候選解碼條件中選擇一個(gè)候選解碼條件(以下也稱為第一候選解碼條件)作為即將使用的第二解碼條件，其對(duì)應(yīng)于階段p。然后，在圖9C的一范例實(shí)施例中，存儲(chǔ)器管理電路502改為從此些候選解碼條件中選擇另一個(gè)候選解碼條件(以下也稱為第二候選解碼條件)作為即將使用的第二解碼條件，其對(duì)應(yīng)于階段q。通過(guò)將第二解碼條件從階段p改變?yōu)殡A段q，也可提高整個(gè)迭代解碼操作的執(zhí)行效率。然而，在另一范例實(shí)施例中，在對(duì)于第一數(shù)據(jù)的同一迭代解碼操作中，錯(cuò)誤檢查與校正電路508也可以是始終從階段m切換到同一個(gè)階段(例如階段p或階段q)，而非不同的階段。圖10是根據(jù)本發(fā)明的一范例實(shí)施例所示出的奇偶檢查操作的示意圖。請(qǐng)參照?qǐng)D10，假設(shè)從第一存儲(chǔ)單元中讀取的第一數(shù)據(jù)包含碼字1001，則在奇偶檢查操作中，根據(jù)方程式(5)，奇偶檢查矩陣1000會(huì)與碼字1001相乘并且獲得校驗(yàn)向量1002(即，向量S)。其中，碼字1001中的每一個(gè)比特是對(duì)應(yīng)到校驗(yàn)向量1002中的至少一個(gè)元素(即，校驗(yàn)子)。舉例來(lái)說(shuō)，碼字1001中的比特V0(對(duì)應(yīng)至奇偶檢查矩陣1000中的第一行)是對(duì)應(yīng)到校驗(yàn)子S1、S4及S7；比特V1(對(duì)應(yīng)至奇偶檢查矩陣1000中的第二行)是對(duì)應(yīng)到校驗(yàn)子S2、S3及S6，以此類推。若比特V0是錯(cuò)誤比特，則校驗(yàn)子S1、S4及S7的至少其中之一可能會(huì)是“1”。若比特V1是錯(cuò)誤比特，則校驗(yàn)子S2、S3及S6的至少其中之一可能會(huì)是“1”，以此類推。換言之，若校驗(yàn)子S0～S7皆是“0”，表示碼字1001中可能沒(méi)有錯(cuò)誤，因此錯(cuò)誤檢查與校正電路508可直接輸出碼字1001。然而，若碼字801中具有錯(cuò)誤，則校驗(yàn)子S0～S7的至少其中之一可能會(huì)是“1”，并且錯(cuò)誤檢查與校正電路508會(huì)對(duì)碼字1001執(zhí)行解碼操作。在本范例實(shí)施例中，錯(cuò)誤檢查與校正電路508是使用比特翻轉(zhuǎn)(Bit-Flipping)演算法來(lái)執(zhí)行解碼操作，因此錯(cuò)誤檢查與校正電路508是基于一個(gè)翻轉(zhuǎn)門檻值來(lái)識(shí)別第一數(shù)據(jù)中需要被翻轉(zhuǎn)的比特(即，錯(cuò)誤比特)，其中每一個(gè)階段(或解碼條件)是對(duì)應(yīng)于一個(gè)翻轉(zhuǎn)門檻值。例如，在圖8的一范例實(shí)施例中，階段0所對(duì)應(yīng)的翻轉(zhuǎn)門檻值最大，階段15所對(duì)應(yīng)的翻轉(zhuǎn)門檻值最小，并且階段0至階段15的翻轉(zhuǎn)門檻值逐漸降低。然而，在另一范例實(shí)施例中，錯(cuò)誤檢查與校正電路508也可以是使用最小-總合(Min-Sum)演算法或總和-乘積(Sum-Product)演算法等解碼演算法來(lái)執(zhí)行解碼操作。在本范例實(shí)施例中，錯(cuò)誤檢查與校正電路508會(huì)根據(jù)奇偶檢查矩陣1000與校驗(yàn)向量1002來(lái)計(jì)算碼字1001中每一個(gè)比特的錯(cuò)誤權(quán)重。例如，錯(cuò)誤檢查與校正電路508會(huì)將對(duì)應(yīng)至碼字1001中同一個(gè)比特的校驗(yàn)子相加以取得此比特的錯(cuò)誤權(quán)重。例如，E0～E8分別用來(lái)表示比特V0～V8的錯(cuò)誤權(quán)重，其中比特V0的錯(cuò)誤權(quán)重E0等于校驗(yàn)子S1、S4及S7的相加；比特V1的錯(cuò)誤權(quán)重E1等于校驗(yàn)子S2、S3及S6的相加，以此類推。須注意的是，在此對(duì)校驗(yàn)子S0～S7所做的加法是一般的加法，而不是模2的加法。例如，錯(cuò)誤檢查與校正電路508可以通過(guò)以下方程式(6)來(lái)取得碼字1001中每一個(gè)比特的錯(cuò)誤權(quán)重，其中向量f中的每一個(gè)元素即可用來(lái)表示碼字中每一個(gè)比特的錯(cuò)誤權(quán)重。f＝ST×H…(6)在獲得錯(cuò)誤權(quán)重之后，錯(cuò)誤檢查與校正電路508會(huì)翻轉(zhuǎn)碼字1001中錯(cuò)誤權(quán)重大于所使用的翻轉(zhuǎn)門檻值的全部或至少一部分比特。因此，通過(guò)切換階段(或解碼條件)，錯(cuò)誤檢查與校正電路508用來(lái)識(shí)別錯(cuò)誤比特的翻轉(zhuǎn)門檻值也會(huì)被調(diào)整，從而錯(cuò)誤檢查與校正電路508在某一解碼操作中定位錯(cuò)誤比特是嚴(yán)謹(jǐn)還是寬松也可被決定。在一范例實(shí)施例中，錯(cuò)誤檢查與校正電路508是通過(guò)以下方程式(7)來(lái)定義第一數(shù)據(jù)中每一個(gè)比特的錯(cuò)誤權(quán)重，其中方程式(7)也稱為成本函式(costfunction)。EWi＝αAi+βBi…(7)在方程式(7)中，EWi表示第一數(shù)據(jù)中第i個(gè)比特(即，比特Vi)的錯(cuò)誤權(quán)重，Ai等于圖10的范例實(shí)施例中的Ei，而B(niǎo)i的值則對(duì)應(yīng)于比特Vi的當(dāng)前值是否等于其初始值而設(shè)定。例如，假設(shè)比特Vi的初始值是“1”，在經(jīng)過(guò)至少一次的解碼操作之后，若比特Vi被改變?yōu)椤?”，則Bi的值會(huì)被設(shè)為“1”，以表示比特Vi的當(dāng)前值與其初始值不同；反之，在經(jīng)過(guò)至少一次的解碼操作之后，若比特Vi仍然是“1”，則Bi的值會(huì)被設(shè)為“0”，以表示比特Vi的當(dāng)前值等于其初始值。此外，α與β皆為常數(shù)。相較于直接以Ei作為比特Vi的錯(cuò)誤權(quán)重，方程式(7)使用更多的參數(shù)來(lái)調(diào)節(jié)比特Vi的錯(cuò)誤權(quán)重EWi。在某些情況下，錯(cuò)誤權(quán)重EWi相較于錯(cuò)誤權(quán)重Ei對(duì)于錯(cuò)誤比特的定位更加的精確。在一范例實(shí)施例中，在獲得第一數(shù)據(jù)的校驗(yàn)向量之后，錯(cuò)誤檢查與校正電路508會(huì)獲得第一數(shù)據(jù)的校驗(yàn)子總合。以圖10為例，錯(cuò)誤檢查與校正電路508會(huì)累加校驗(yàn)子S0～S7以獲得對(duì)應(yīng)于碼字1001的校驗(yàn)子總合。例如，若校驗(yàn)子S0～S7中有k個(gè)“1”，則碼字1001的校驗(yàn)子總合即為k。錯(cuò)誤檢查與校正電路508會(huì)判斷此校驗(yàn)子總合是否小于一預(yù)設(shè)值。若此校驗(yàn)子總合小于預(yù)設(shè)值，錯(cuò)誤檢查與校正電路508會(huì)將第一數(shù)據(jù)中各比特的錯(cuò)誤權(quán)重值減少，例如從第一錯(cuò)誤權(quán)重值減少為第二錯(cuò)誤權(quán)重值。在減少第一數(shù)據(jù)中各比特的錯(cuò)誤權(quán)重值之后，下一個(gè)解碼操作可被執(zhí)行。例如，在下一個(gè)解碼操作(例如，第一解碼操作)中，若某一個(gè)比特的減少后的錯(cuò)誤權(quán)重值(即，第二錯(cuò)誤權(quán)重值)大于對(duì)應(yīng)于所使用的第一解碼條件的翻轉(zhuǎn)門檻值，錯(cuò)誤檢查與校正電路508會(huì)在此第一解碼操作中翻轉(zhuǎn)此比特。然而，若所統(tǒng)計(jì)的校驗(yàn)子總合不小于預(yù)設(shè)值，錯(cuò)誤檢查與校正電路508不會(huì)主動(dòng)減少第一數(shù)據(jù)中各比特的錯(cuò)誤權(quán)重值。在一范例實(shí)施例中，若判定第一數(shù)據(jù)的校驗(yàn)子總合小于預(yù)設(shè)值，錯(cuò)誤檢查與校正電路508會(huì)改為使用以下方程式(8)來(lái)計(jì)算第一數(shù)據(jù)中各比特的錯(cuò)誤權(quán)重。相較于使用方程式(7)，使用方程式(8)可以減少計(jì)算出來(lái)的錯(cuò)誤權(quán)重的值。EWi＝αAi…(8)須注意的是，雖然上述范例實(shí)施例皆是以比特翻轉(zhuǎn)演算法作為范例，但是在其他未提及的實(shí)施例中，錯(cuò)誤檢查與校正電路508也可以是使用最小-總合演算法或總和-乘積演算法等解碼演算法來(lái)執(zhí)行解碼操作。所屬
技術(shù)領(lǐng)域：
：具有通常知識(shí)者應(yīng)當(dāng)知曉需要通過(guò)調(diào)整哪些參數(shù)來(lái)調(diào)整各種解碼演算法中用于定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度，在此便不贅述。圖11是根據(jù)本發(fā)明的一范例實(shí)施例所示出的解碼方法的流程圖。請(qǐng)參照?qǐng)D11，在步驟S1101中，從可重寫非易失性存儲(chǔ)器模塊的多個(gè)第一存儲(chǔ)單元讀取第一數(shù)據(jù)。在步驟S1102中，基于第一解碼條件對(duì)第一數(shù)據(jù)執(zhí)行第一解碼操作。須注意的是，本發(fā)明并不限制此第一解碼操作是在讀取第一數(shù)據(jù)之后執(zhí)行的第幾次解碼操作，只要屬于對(duì)于第一數(shù)據(jù)的同一個(gè)迭代解碼操作即可。在步驟S1103中，判斷第一解碼操作是否符合第一預(yù)設(shè)狀態(tài)。若第一解碼操作符合第一預(yù)設(shè)狀態(tài)，在步驟S1104中，基于第二解碼條件對(duì)第一數(shù)據(jù)執(zhí)行第二解碼操作，其中基于第二解碼條件定位第一數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度高于基于第一解碼條件定位第一數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度。若第一解碼操作不符合第一預(yù)設(shè)狀態(tài)，在步驟S1105中，判斷第一解碼操作是否符合第二預(yù)設(shè)狀態(tài)。若第一解碼操作符合第二預(yù)設(shè)狀態(tài)，在步驟S1106中，基于第三解碼條件對(duì)第一數(shù)據(jù)執(zhí)行第三解碼操作，其中基于第三解碼條件定位第一數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度低于基于第一解碼條件定位第一數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度。若第一解碼操作不符合第一預(yù)設(shè)狀態(tài)也不符合第二預(yù)設(shè)狀態(tài)，在步驟S1105之后，步驟S1102可被重復(fù)執(zhí)行。須注意的是，在圖11的解碼方法中，只要達(dá)到整個(gè)迭代解碼操作的停止條件(例如，解碼成功或總迭代次數(shù)達(dá)到預(yù)定次數(shù))，則整個(gè)迭代解碼操作就會(huì)停止。圖12是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的解碼方法的流程圖。請(qǐng)參照?qǐng)D12，在步驟S1201中，從可重寫非易失性存儲(chǔ)器模塊的多個(gè)第一存儲(chǔ)單元讀取第一數(shù)據(jù)。在步驟S1202中，對(duì)第一數(shù)據(jù)執(zhí)行奇偶檢查操作以獲得第一數(shù)據(jù)的校驗(yàn)子總合。在步驟S1203中，判斷校驗(yàn)子總合是否小于預(yù)設(shè)值。若校驗(yàn)子總合小于預(yù)設(shè)值，在步驟S1204中，將第一數(shù)據(jù)中各比特的錯(cuò)誤權(quán)重值從第一錯(cuò)誤權(quán)重值減少為第二錯(cuò)誤權(quán)重值。在步驟S1205中，基于一解碼條件對(duì)第一數(shù)據(jù)執(zhí)行解碼操作。例如，此時(shí)的解碼條件為第一解碼條件。此外，若校驗(yàn)子總合不小于預(yù)設(shè)值，則在步驟S1203之后也進(jìn)入步驟S1205。在步驟S1206中，判斷解碼操作是否符合第一預(yù)設(shè)狀態(tài)。若解碼操作符合第一預(yù)設(shè)狀態(tài)，在步驟S1207中，將解碼條件更新為第二解碼條件，其中基于第二解碼條件定位第一數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度高于基于第一解碼條件定位第一數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度。若解碼操作不符合第一預(yù)設(shè)狀態(tài)，在步驟S1208中，判斷解碼操作是否符合第二預(yù)設(shè)狀態(tài)。若解碼操作符合第二預(yù)設(shè)狀態(tài)，在步驟S1209中，將解碼條件更新為第三解碼條件，其中基于第三解碼條件定位第一數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度低于基于第一解碼條件定位第一數(shù)據(jù)中的錯(cuò)誤比特的嚴(yán)謹(jǐn)度。若解碼操作不符合第一預(yù)設(shè)狀態(tài)也不符合第二預(yù)設(shè)狀態(tài)，在步驟S1208之后，步驟S1202可被重復(fù)執(zhí)行。此外，在步驟S1207與S1209之后，步驟S1202也可被重復(fù)執(zhí)行。須注意的是，在圖12的解碼方法中，只要達(dá)到整個(gè)迭代解碼操作的停止條件(例如，解碼成功或總迭代次數(shù)達(dá)到預(yù)定次數(shù))，則整個(gè)迭代解碼操作就會(huì)停止。然而，圖11與圖12中各步驟已詳細(xì)說(shuō)明如上，在此便不再贅述。值得注意的是，圖11與圖12中各步驟可以實(shí)作為多個(gè)程序碼或是電路，本發(fā)明不加以限制。此外，圖11與圖12的方法可以搭配以上范例實(shí)施例使用，也可以單獨(dú)使用，本發(fā)明不加以限制。綜上所述，本發(fā)明可在迭代解碼操作中彈性地調(diào)整解碼操作定位錯(cuò)誤比特的嚴(yán)謹(jǐn)度。此外，通過(guò)所設(shè)定的切換規(guī)則，存儲(chǔ)器存儲(chǔ)裝置的解碼效率可被提升。最后應(yīng)說(shuō)明的是：以上各實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。當(dāng)前第1頁(yè)1 2 3 當(dāng)前第1頁(yè)1 2 3