本發(fā)明總體上涉及支持移動(dòng)行業(yè)處理器接口(mobileindustryprocessorinterface,mipi^tm)協(xié)議的電子設(shè)備領(lǐng)域，特別是，涉及包括多個(gè)晶片的設(shè)備，此設(shè)備可配置在耦接到主設(shè)備的一個(gè)或多個(gè)從設(shè)備之間并支持mipi^tm協(xié)議，例如具有mipi^tm射頻前端(radiofrequencyfront-end,rffe)接口的無(wú)線(xiàn)通信單元。

背景技術(shù)：

隨著新一代的手持設(shè)備和其他無(wú)線(xiàn)通信設(shè)備嵌入更多的應(yīng)用程序和更大的復(fù)雜性，因而需要更多的集成工作。移動(dòng)無(wú)線(xiàn)電通信的趨勢(shì)是朝著由幾個(gè)并行收發(fā)機(jī)構(gòu)成的復(fù)雜多無(wú)線(xiàn)電系統(tǒng)發(fā)展。這意味著射頻(radiofrequency,rf)前端(front-end,fe)設(shè)計(jì)的復(fù)雜性劇增。無(wú)線(xiàn)通信設(shè)備的rf電路尤其難以集成，原因在于其需要本質(zhì)上基于硬件而非軟件或固件的高功率rf電路和組件。

為了提供共同的和普遍的方法來(lái)控制前端設(shè)備中采用的rf組件和電路，射頻前端控制接口(以下簡(jiǎn)稱(chēng)為“rffe”)規(guī)范是已被mipi^tm聯(lián)盟開(kāi)發(fā)出的眾多規(guī)范之一。存在各種各樣的rf前端設(shè)備，包括功率放大器(poweramplifier,pa)、低噪聲放大器(low-noiseamplifier,lna)、濾波器、開(kāi)關(guān)、電源管理模塊、天線(xiàn)調(diào)諧器和傳感器。這些功能根據(jù)具體應(yīng)用可以位于不同的設(shè)備或集成到單個(gè)設(shè)備。往往在工藝技術(shù)中開(kāi)發(fā)rf前端設(shè)備，在工藝技術(shù)中必需選擇不同的技術(shù)以滿(mǎn)足應(yīng)用的功能和性能需求以及不同的前端電路。通常，在用于射頻前端應(yīng)用的一些工藝技術(shù)中，實(shí)施額外的(控制)數(shù)字邏輯會(huì)造成成本高以及帶來(lái)技術(shù)問(wèn)題?？刂贫鄠€(gè)射頻元件和電路的典型解決方案是實(shí)現(xiàn)主設(shè)備(控制)和由主設(shè)備控制或響應(yīng)于主設(shè)備的一個(gè)或多個(gè)從設(shè)備。因此，簡(jiǎn)單化是rffe發(fā)展中的核心驅(qū)動(dòng)力。rffe設(shè)計(jì)中的主要因素是把從控制復(fù)雜性降到最低(例如目標(biāo)大約300到500門(mén)電路)。因此，設(shè)計(jì)的mipi^tmrffe規(guī)范位于所有接口的低復(fù)雜度端，對(duì)其進(jìn)行優(yōu)化以使從設(shè)備易于實(shí)現(xiàn)，同時(shí)不犧牲廣泛的特性。

參照?qǐng)D1，圖1例示了已知的mipi^tmrffe架構(gòu)，其中通信單元100內(nèi)的主設(shè)備156被設(shè)置為經(jīng)由共享串行控制總線(xiàn)與多個(gè)從設(shè)備130通信，多個(gè)從設(shè)備130并行連接到相同總線(xiàn)。mipi^tmrffe支持設(shè)備通過(guò)系統(tǒng)時(shí)鐘sclk132、系統(tǒng)數(shù)據(jù)sdata134和共享串行控制總線(xiàn)上的共享(多個(gè)晶片之間)接口電源電壓(interfacesupplyvoltage,vio)(圖中未顯示)互連。特別要注意的是，在每個(gè)從設(shè)備158a、158b、158c上實(shí)現(xiàn)各自完整的mipi^tmrffe從接口152a、152b、152c。

主設(shè)備156的mipi^tmrffe主接口110通過(guò)承載系統(tǒng)數(shù)據(jù)134的總線(xiàn)與每個(gè)從設(shè)備(即第一從設(shè)備158a、第二從設(shè)備158b和第三從設(shè)備158c)的相應(yīng)mipi^tmrffe從接口152a、152b、152c數(shù)據(jù)通信。每個(gè)mipi^tmrffe從接口152a、152b、152c中的數(shù)據(jù)處理通過(guò)使用系統(tǒng)時(shí)鐘132的時(shí)間實(shí)現(xiàn)。每個(gè)mipi^tmrffe從接口152a、152b、152c電路包括協(xié)議電路120，協(xié)議電路120包括協(xié)議解碼器122和地址解碼器124，協(xié)議解碼器122對(duì)接收的數(shù)據(jù)幀上的完整mipi^tm協(xié)議解碼，地址解碼器124例如可以具有設(shè)備標(biāo)識(shí)符，用于確定應(yīng)由特定從設(shè)備158a、158b、158c使用共享數(shù)據(jù)線(xiàn)路134上的數(shù)據(jù)還是命令等。協(xié)議電路120進(jìn)一步包括耦接到地址解碼器124的完整的地址寄存器126集合。

這種架構(gòu)作為主設(shè)備控制多個(gè)晶片上的多個(gè)從設(shè)備的傳統(tǒng)解決方案。如圖所示，每個(gè)晶片包括其自己的(即，復(fù)制的)mipi^tm接口，每個(gè)晶片都具有完整的協(xié)議解碼器來(lái)支持大量的從特性，包括：mipi^tmrffe狀態(tài)控制、vio控制的重置序列、序列開(kāi)始檢測(cè)、從身份解碼、命令解碼、廣播訪(fǎng)問(wèn)、錯(cuò)誤處理。此外，需要每個(gè)晶片支持多個(gè)可選特性，包括：多個(gè)字長(zhǎng)訪(fǎng)問(wèn)、突發(fā)、回讀、可編程的唯一的從標(biāo)識(shí)符(usid)、觸發(fā)的訪(fǎng)問(wèn)。因此，已知的方案解碼每個(gè)晶片上的所有事項(xiàng)，其架構(gòu)需要將所有數(shù)據(jù)分配給所有晶片，將導(dǎo)致晶片中過(guò)多的邏輯和晶片之間過(guò)多的通信/數(shù)據(jù)線(xiàn)路。因此，已知的方案明顯增加了晶片尺寸，導(dǎo)致成本增加。

在實(shí)現(xiàn)mipi^tmrffe的架構(gòu)中，進(jìn)一步的問(wèn)題在于支持rf技術(shù)的晶片通常更復(fù)雜，特別是晶片可能使用不同的處理技術(shù)。例如，架構(gòu)設(shè)計(jì)師不希望在所有晶片上有大型的數(shù)字邏輯電路，因?yàn)橐恍┚举|(zhì)上是針對(duì)于支持rf技術(shù)的，例如砷化鎵gaas。

因此，用于集成包括多個(gè)晶片的mipi^tmrffe模塊的已知技術(shù)將受益于效率提高、晶片尺寸減少和功耗降低。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供一種數(shù)據(jù)處理系統(tǒng)及其操作方法和無(wú)線(xiàn)通信單元以有效地解決上述問(wèn)題。

依據(jù)本發(fā)明的一方面，提供一種數(shù)據(jù)處理系統(tǒng)，該數(shù)據(jù)處理系統(tǒng)包括主設(shè)備和從設(shè)備以及共享控制總線(xiàn)，該從設(shè)備包括第一晶片和至少一個(gè)第二晶片，該第一晶片包括具有從解碼器的接口，該第一晶片配置為支持移動(dòng)行業(yè)處理器接口mipi^tm射頻前端rffe從協(xié)議，該至少一個(gè)第二晶片包括簡(jiǎn)化地址解碼器并且可操作地耦接到第一晶片。共享控制總線(xiàn)被配置為至少支持在該主設(shè)備、該從設(shè)備上的該第一晶片和該至少一個(gè)第二晶片之間共享的時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)。其中，該第一晶片的接口被配置為生成被路由到該至少一個(gè)第二晶片的至少一個(gè)電路使能信號(hào)，該至少一個(gè)第二晶片的該簡(jiǎn)化地址解碼器被配置為響應(yīng)于該至少一個(gè)電路使能信號(hào)處理該時(shí)鐘信號(hào)和該數(shù)據(jù)信號(hào)。

依據(jù)本發(fā)明的另一方面，提供一種數(shù)據(jù)處理系統(tǒng)的操作方法，該數(shù)據(jù)處理系統(tǒng)包括主設(shè)備和至少一個(gè)從設(shè)備，該至少一個(gè)從設(shè)備包括第一晶片和至少一個(gè)第二晶片，該第一晶片包括被配置為支持移動(dòng)行業(yè)處理器接口mipi^tm射頻前端rffe從協(xié)議的從解碼器，該至少一個(gè)第二晶片包括簡(jiǎn)化地址解碼器并且可操作地耦接到該第一晶片，該方法包括：經(jīng)由共享控制總線(xiàn)支持該主設(shè)備與該至少一個(gè)從設(shè)備上的該至少一個(gè)第二晶片之間的至少時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)；在該第一晶片的該從解碼器處理該數(shù)據(jù)信號(hào)，以確定該至少一個(gè)第二晶片是否要解碼該數(shù)據(jù)信號(hào)；在該第一晶片處生成至少一個(gè)電路使能信號(hào)；將該至少一個(gè)電路使能信號(hào)路由到該至少一個(gè)第二晶片；以及響應(yīng)于該電路使能信號(hào)由該簡(jiǎn)化地址解碼器處理該時(shí)鐘信號(hào)和該數(shù)據(jù)信號(hào)。

依據(jù)本發(fā)明的另一方面，提供一種無(wú)線(xiàn)通信單元，無(wú)線(xiàn)通信單元包括主設(shè)備和從設(shè)備以及共享控制總線(xiàn)，該從設(shè)備包括第一晶片和至少一個(gè)第二晶片，該第一晶片包括具有從解碼器的接口，該從解碼器配置為支持移動(dòng)行業(yè)處理器接口mipi^tm射頻前端rffe從協(xié)議，以及該至少一個(gè)第二晶片包括簡(jiǎn)化地址解碼器并且可操作地耦接到該第一晶片。共享控制總線(xiàn)被配置為至少支持在該主設(shè)備、該從設(shè)備上的該第一晶片和該至少一個(gè)第二晶片之間共享的時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)。其中，該第一晶片的接口被配置為生成被路由到該至少一個(gè)第二晶片的至少一個(gè)電路使能信號(hào)，該至少一個(gè)第二晶片的該簡(jiǎn)化地址解碼器被配置為響應(yīng)于該至少一個(gè)電路使能信號(hào)處理該時(shí)鐘信號(hào)和該數(shù)據(jù)信號(hào)

本發(fā)明提供的數(shù)據(jù)處理系統(tǒng)及其操作方法以及無(wú)線(xiàn)通信單元通過(guò)在從設(shè)備的多個(gè)晶片之間經(jīng)功能劃分，可以減少晶片尺寸，因而降低與已知的具有多個(gè)晶片的從設(shè)備相關(guān)的成本。

在閱讀各個(gè)附圖中例示的優(yōu)選實(shí)施例的如下詳細(xì)描述之后，本發(fā)明的這些和其他目的對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)無(wú)疑將變得顯而易見(jiàn)。

附圖說(shuō)明

圖1例示了已知的mipi^tmrffe架構(gòu)。

圖2根據(jù)本發(fā)明的第一示例實(shí)施方式例示了支持mipi^tmrffe接口架構(gòu)的無(wú)線(xiàn)通信單元。

圖3根據(jù)本發(fā)明的第二示例實(shí)施方式示例了支持mipi^tmrffe接口架構(gòu)的無(wú)線(xiàn)通信單元。

圖4根據(jù)本發(fā)明的例示實(shí)施方式概述了mipi^tmrffe從設(shè)備接口架構(gòu)。

圖5根據(jù)本發(fā)明的示例實(shí)施方式例示了示例幀結(jié)構(gòu)和mipi^tmrffe接口架構(gòu)中控制信號(hào)的選通。

圖6根據(jù)本發(fā)明的示例性實(shí)施方式例示了支持mipi^tmrffe接口的系統(tǒng)的操作的示例性方法。

具體實(shí)施方式

將基于無(wú)線(xiàn)通訊單元中的數(shù)據(jù)處理系統(tǒng)描述本發(fā)明的示例，無(wú)線(xiàn)通訊單元可例如智能手機(jī)等，數(shù)據(jù)處理系統(tǒng)包括主設(shè)備和一個(gè)或多個(gè)從設(shè)備。從設(shè)備可以包含多個(gè)晶片，例如包括mipi^tmrffe接口的第一晶片和包括簡(jiǎn)化的地址解碼器的第二晶片。雖然將根據(jù)如圖5所示的mipirffe寄存器寫(xiě)入幀(writeframe)來(lái)描述本發(fā)明的示例，但本文描述的概念可以應(yīng)用于任何mipirffe幀結(jié)構(gòu)。雖然將根據(jù)用于無(wú)線(xiàn)通信單元的一個(gè)或多個(gè)集成電路來(lái)描述本發(fā)明的示例，本領(lǐng)域技術(shù)人員將可以理解的是本發(fā)明所描述的思想可以實(shí)施在采用多個(gè)晶片并且可以從晶片尺寸降低和/或成本降低受益的任何類(lèi)型的集成電路和電子設(shè)備中。

參考圖2，圖2根據(jù)本發(fā)明的第一示例實(shí)施方式例示了支持mipi^tmrffe接口架構(gòu)的無(wú)線(xiàn)通信單元200。無(wú)線(xiàn)通信單元200包括至少一個(gè)主設(shè)備202和至少一個(gè)從設(shè)備204。至少一個(gè)主設(shè)備202和至少一個(gè)從設(shè)備204通過(guò)共享控制總線(xiàn)連接。在這個(gè)例子中，共享控制總線(xiàn)包括系統(tǒng)時(shí)鐘sclk232、系統(tǒng)數(shù)據(jù)sdata234和共享rffe接口電源電壓(interfacesupplyvoltage,vio)236，rffe接口電源電壓236既可以用作接口電源又可以用作異步復(fù)位信號(hào)。

為便于解釋以及為了避免混淆對(duì)發(fā)明思想的描述，從設(shè)備204被例示為具有第一晶片210和至少一個(gè)第二晶片220，第一晶片210可例如cmos功率放大器(pa)晶片，第二晶片220可例如高功率射頻開(kāi)關(guān)晶片。然而，在其他例子中，無(wú)論晶片功能或應(yīng)用為何，可以使用任意數(shù)量的晶片。在這個(gè)例子中，第一晶片210包括mipi^tmrffe接口212，第二晶片220包括簡(jiǎn)化(simplified)地址解碼器222，而不是mipi^tmrffe接口。在這個(gè)例子中，第一晶片210和至少一個(gè)第二晶片220共享電源電壓(vdd)230。

第一晶片220包括mipi^tmrffe接口212，而mipi^tmrffe接口212在一些示例中包括mipi^tm協(xié)議控制器電路214，協(xié)議控制器電路214可以配置為用于處理對(duì)mipi^tm獨(dú)有從標(biāo)識(shí)符(uniqueslaveidentifier,usid，有時(shí)也被稱(chēng)為從地址)和命令序列比特正確解碼。在一個(gè)示例中，協(xié)議控制器電路214配置有協(xié)議解碼器以解碼在系統(tǒng)數(shù)據(jù)234線(xiàn)路上接收的幀。mipi^tm協(xié)議控制器電路214確定一個(gè)或多個(gè)第二晶片是否希望或需要解碼在系統(tǒng)數(shù)據(jù)234線(xiàn)路上接收的幀，以及如果希望或需要的話(huà)，則確定哪個(gè)第二晶片。如果mipi^tm協(xié)議控制器電路214確定一個(gè)或多個(gè)第二晶片希望或需要解碼在系統(tǒng)數(shù)據(jù)234線(xiàn)路上接收的幀，則mipi^tm協(xié)議控制器電路214生成使能信號(hào)238，并提供至第二晶片220的所選擇的簡(jiǎn)化地址解碼器222。通過(guò)這種方式，本發(fā)明的示例將受益于第二晶片220中的簡(jiǎn)化版的mipi^tmrffe接口，其中與已知的在每個(gè)第二晶片中使用完整的mipi^tmrffe接口相比，第二晶片220可以只需要被使能信號(hào)238觸發(fā)喚醒的一個(gè)或多個(gè)地址解碼器和寄存器。因此，在一些示例中，使能信號(hào)238可以用在第二晶片中以確保正確的時(shí)間窗口以外的任何事項(xiàng)都被忽視，例如通過(guò)保持重置(reset)狀況直到使能信號(hào)238被激活。

在一些示例中，第一晶片210可以配置為僅解碼從地址和命令序列比特，以激活使能信號(hào)238(例如，設(shè)置使能信號(hào)為“高”)。

因此，在一些示例中，可以實(shí)現(xiàn)顯著降低至少一個(gè)第二晶片的晶片尺寸，其中尺寸降低的第二晶片220可以被第一晶片210上的mipi^tmrffe接口212選擇性地啟用，以解碼共享控制總線(xiàn)上的系統(tǒng)數(shù)據(jù)234線(xiàn)路上接收的數(shù)據(jù)。

在一些示例中，使能信號(hào)238可以用作指示信號(hào)，以指示地址字段的開(kāi)始，地址字段是系統(tǒng)數(shù)據(jù)234線(xiàn)路上的命令幀的一部分。以這種方式，當(dāng)使能信號(hào)包含“幀開(kāi)始”信息時(shí)，簡(jiǎn)化地址解碼器222能夠同步收到的數(shù)據(jù)包或幀，例如以提供時(shí)間對(duì)齊，使得第二晶片220能夠有效且正確地開(kāi)始解碼接收到的幀。在其他示例實(shí)施方式中，例如當(dāng)本文描述的思想可以適用于mipirffe擴(kuò)展寄存器讀/寫(xiě)命令時(shí)，使能信號(hào)可以在數(shù)據(jù)幀的開(kāi)始時(shí)被激活，針對(duì)這些命令類(lèi)型數(shù)據(jù)幀包括寄存器地址字段。

參考圖3，圖3根據(jù)本發(fā)明的第二示例實(shí)施方式示例了支持mipi^tmrffe接口架構(gòu)的無(wú)線(xiàn)通信單元300。為便于解釋以及為了避免混淆對(duì)發(fā)明思想的描述，mipi^tmrffe接口架構(gòu)被例示為具有第一晶片310和第二晶片320，第一晶片310如功率放大器(pa)晶片，第二晶片320如高功率射頻開(kāi)關(guān)晶片。然而，在其他例子中，無(wú)論晶片功能為何，可以使用任意數(shù)量的晶片。在這個(gè)例子中，第一晶片310包括mipi^tmrffe接口312，第二晶片320也包括mipi^tmrffe接口，第二晶片320中包括的mipi^tmrffe接口有利地可以是簡(jiǎn)化的地址解碼器322的形式。

在這個(gè)示例中，mipi^tmrffe接口312連接到系統(tǒng)時(shí)鐘sclk332、系統(tǒng)數(shù)據(jù)sdata334和共享rffe接口電源電壓vio336。在圖3中，第一晶片310和第二晶片330共用電源電壓(vdd)330。在這個(gè)示例中，第一晶片310和mipi^tmrffe接口312已根據(jù)實(shí)施方式被適當(dāng)?shù)恼{(diào)整。在一個(gè)示例中，第一晶片310包括邏輯電路342。邏輯電路342被配置為提供選通(gated)的mipi^tm數(shù)據(jù)和時(shí)鐘信號(hào)至簡(jiǎn)化的地址解碼器322。通過(guò)這種方式，本發(fā)明的示例將受益于mipi^tmrffe接口的簡(jiǎn)化，在一些例子中，簡(jiǎn)化的mipi^tmrffe接口可以只需要一個(gè)或多個(gè)地址解碼器和寄存器。因此，在這個(gè)示例中，第二晶片320已根據(jù)示例實(shí)施方式被適當(dāng)調(diào)整，特別是，mipi^tmrffe接口被實(shí)現(xiàn)為簡(jiǎn)化的地址解碼器322而不是mipi^tmrffe接口。

在一些例子中，第一晶片310可以用來(lái)對(duì)mipi^tmusid和命令序列比特正確解碼，從而正確地生成合適的選通信號(hào)341。選通信號(hào)341控制選通的系統(tǒng)數(shù)據(jù)sdata’信號(hào)335和選通的系統(tǒng)時(shí)鐘sclk’信號(hào)333的路由/分布。

在一些例子中，邏輯電路342可以包括耦接到數(shù)據(jù)線(xiàn)路334的第一與門(mén)(and)344。第一與門(mén)344的控制輸入是選通信號(hào)341。選通信號(hào)341在邏輯“高”狀態(tài)時(shí)，將允許數(shù)據(jù)線(xiàn)路334信號(hào)通過(guò)第一與門(mén)344形成輸出至簡(jiǎn)化地址解碼器322的選通的數(shù)據(jù)信號(hào)sdata’335。

在一些示例中，邏輯電路342可以包括耦接到系統(tǒng)時(shí)鐘332線(xiàn)路的第二與門(mén)(and)346。第二與門(mén)346的控制輸入是選通信號(hào)341。選通信號(hào)341在邏輯“高”狀態(tài)時(shí)，將允許系統(tǒng)時(shí)鐘332信號(hào)通過(guò)第二與門(mén)346形成輸出至簡(jiǎn)化地址解碼器322的選通的系統(tǒng)時(shí)鐘信號(hào)sclk’333。

盡管圖3中的示例例示了邏輯電路342包括第一與門(mén)344和第二與門(mén)346，然而，在其他示例中，邏輯電路可以包括其他的邏輯組件以生成選通的數(shù)據(jù)信號(hào)sdata’335和選通的系統(tǒng)時(shí)鐘信號(hào)sclk’333。

在一些示例中，這個(gè)架構(gòu)可以有利于顯著降低第二晶片(例如，包括簡(jiǎn)化地址解碼器322的第二晶片320)的晶片尺寸。舉例而言，在多個(gè)晶片之間可以只使用基本的3導(dǎo)線(xiàn)串并接口(serial-to-parallelinterface,spi)實(shí)現(xiàn)簡(jiǎn)化地址解碼器322。這個(gè)spi是比在完整的并行接口上路由數(shù)據(jù)或命令要簡(jiǎn)單得多的結(jié)構(gòu)，因?yàn)樾枰俸芏嗟耐ㄐ啪€(xiàn)路以及電路的復(fù)雜度遠(yuǎn)遠(yuǎn)降低。

在這個(gè)示例中，mipi^tm時(shí)鐘(clk)信號(hào)可以仍用于把數(shù)據(jù)傳遞給第二晶片。通過(guò)這種方式，不需要生成本地時(shí)鐘?？梢岳斫?，在其他例子中，在其中沒(méi)有使用時(shí)鐘信號(hào)或在一個(gè)或多個(gè)晶片上的某些電路和組件間部分使用時(shí)鐘信號(hào)的通信方案中，mipi^tmclk信號(hào)332可以省略。

在一些示例中，第一晶片310和mipi^tmrffe接口312也已被適應(yīng)性調(diào)整以輸出使能信號(hào)338至簡(jiǎn)化rffe地址解碼器322。使能信號(hào)338可以用作指示信號(hào)以指示地址字段的開(kāi)始，以便簡(jiǎn)化地址解碼器322將接收的數(shù)據(jù)包或幀同步。

顯然，mipi^tmrffe接口架構(gòu)300內(nèi)的各種組件可以以離散的方式或者以集成組件的形式實(shí)現(xiàn)，最終結(jié)構(gòu)因而是特定于應(yīng)用或基于設(shè)計(jì)而定的。

參考圖4，圖4根據(jù)本發(fā)明的例示實(shí)施方式概述了mipi^tmrffe從設(shè)備接口架構(gòu)204和304。mipi^tmrffe從設(shè)備接口架構(gòu)204和304被例示為具有第一晶片210、310(如功率放大器(pa)晶片)和至少一個(gè)第二晶片220、320(如高功率射頻開(kāi)關(guān)晶片)。比圖1的已知現(xiàn)有技術(shù)相比，在這個(gè)示例中，第一晶片210、310包括協(xié)議解碼器422(例如，完整的mipi^tmrffe協(xié)議解碼器)和具有縮減的相關(guān)地址404的縮減的地址解碼器424。在現(xiàn)有技術(shù)的例子中，從設(shè)備在第一晶片上實(shí)現(xiàn)完整的mipi^tmrffe從接口，第一晶片從完整的mipi^tmrffe從接口將所有控制信號(hào)分布到第二晶片，在本發(fā)明的示例中，相同總數(shù)的寄存器可以在兩個(gè)晶片之間進(jìn)行劃分，因此，第一晶片將實(shí)現(xiàn)更少的寄存器地址。在這個(gè)示例中，第二晶片220、320不包括協(xié)議解碼器，僅包括簡(jiǎn)化的地址解碼器222、322和相關(guān)(縮減)數(shù)量的寄存器436，寄存器436例如包括僅與第二晶片有關(guān)的寄存器n436a、寄存器n+1436b、寄存器n+2436c等。

盡管簡(jiǎn)化的地址解碼器222、322僅僅例示為耦接到三個(gè)寄存器436a、436b、436c，在其他例子中可以使用更多或更少的寄存器。

寄存器數(shù)據(jù)可以在例如使能信號(hào)enable的上升沿后接收的第n個(gè)時(shí)鐘周期的下降沿被轉(zhuǎn)移到選擇的寄存器。在這個(gè)示例中，可以不檢查奇偶校驗(yàn)位，因?yàn)樗俣ㄒ呀?jīng)接收到正確的幀，因此在第n個(gè)周期(數(shù)據(jù)字奇偶校驗(yàn)位的位置)，寄存器字在記錄到寄存器中解碼的地址處。如果發(fā)生錯(cuò)誤條件，導(dǎo)致幀被中斷，則第一晶片(如圖2的第一晶片220)可以配置信號(hào)使得時(shí)鐘數(shù)據(jù)的選通停止并在簡(jiǎn)化地址解碼器222、322內(nèi)部在下一個(gè)上升沿時(shí)觸發(fā)新的幀。

在這個(gè)示例中，只支持mipi^tm寫(xiě)命令，這意味著可以實(shí)現(xiàn)簡(jiǎn)單的移位寄存器和地址解碼電路(或邏輯模塊)。例如，mipi^tm寫(xiě)命令是固定長(zhǎng)度的并且包含6比特地址(包括用于整個(gè)命令幀的奇偶校驗(yàn)位)和9比特的數(shù)據(jù)(包括奇偶校驗(yàn))。一次發(fā)送一個(gè)比特的數(shù)據(jù)，所以簡(jiǎn)單的解決方案是將這些比特加載到15比特的移位寄存器。由于所有的15比特被保持在一起，因而可以讀取地址和數(shù)據(jù)，以及如果需要的話(huà)也可以讀取奇偶校驗(yàn)位。地址比特接著可以用于選擇哪個(gè)寄存器來(lái)存儲(chǔ)數(shù)據(jù)。在本本發(fā)明的實(shí)施方式中，寄存器也可以稱(chēng)為存儲(chǔ)元件。

在其他示例中，本領(lǐng)域技術(shù)人員可以理解的是，讀取命令(以及其他命令結(jié)構(gòu))可以由簡(jiǎn)化地址解碼器的功能的較小擴(kuò)展來(lái)支持。

通過(guò)這種方式，本發(fā)明的示例將會(huì)受益于簡(jiǎn)化的mipi^tmrffe接口，在一些示例中，它可以在第二晶片中只需要一個(gè)或多個(gè)地址解碼器和寄存器，但是寄存器的數(shù)量遠(yuǎn)少于圖1中已知的完整mipi^tmrffe體系架構(gòu)的寄存器。

參照?qǐng)D5，圖5根據(jù)本發(fā)明的示例實(shí)施方式例示了示例幀結(jié)構(gòu)500和mipi^tmrffe接口架構(gòu)中控制信號(hào)的選通。圖5的示例幀結(jié)構(gòu)500僅僅是mipi^tmrffe標(biāo)準(zhǔn)定義的一種類(lèi)型的幀，例示的幀結(jié)構(gòu)500用于“寄存器寫(xiě)”。示例幀結(jié)構(gòu)500包括使能信號(hào)502、系統(tǒng)時(shí)鐘信號(hào)(sclk)504和系統(tǒng)數(shù)據(jù)信號(hào)(sdata)506。sdata506以序列開(kāi)始條件(sequencestartcondition,ssc)508作為開(kāi)始。ssc508是用于識(shí)別每一幀的開(kāi)始的同步方法?！懊顜?10包括一個(gè)用于單字節(jié)寄存器寫(xiě)操作的13比特的數(shù)據(jù)幀，“命令幀”510總是為在共享控制總線(xiàn)發(fā)送上的ssc508之后的第一個(gè)幀。所有命令幀510以四個(gè)從地址(slaveaddress,sa)比特512(sa3、sa2、sa1、sa0)開(kāi)始，從地址比特用于識(shí)別命令將被發(fā)送至的從設(shè)備。對(duì)于“寄存器寫(xiě)”幀，放置在共享控制總線(xiàn)的接下來(lái)的三個(gè)比特為‘010’514，如圖所示。完整的mipi^tm接口功能可以分配唯一的從標(biāo)識(shí)符(usid)。第一晶片上的例如位于控制器(如圖2的協(xié)議控制器電路214)中的協(xié)議解碼器，使得能在第一晶片中對(duì)從地址解碼。如果四位sa比特512與usid匹配并且接下來(lái)的三比特是010，那么這個(gè)幀是用于從設(shè)備的并且被識(shí)別為“寄存器寫(xiě)”幀。此時(shí)使能enable控制線(xiàn)被設(shè)置為高，例如第一晶片發(fā)送使能信號(hào)502至第二晶片以指示將與第二晶片共享的信號(hào)。特別是，第一晶片上的協(xié)議解碼器已確定應(yīng)當(dāng)由至少一個(gè)第二晶片解碼的那些數(shù)據(jù)幀，并使能該至少一個(gè)第二晶片以解碼這些數(shù)據(jù)幀。有利地，至少一個(gè)第二晶片不需要檢測(cè)ssc、檢查sa比特或者檢查命令是否是“寄存器寫(xiě)”幀因?yàn)榈谝痪械耐暾鹠ipi^tm協(xié)議接口已經(jīng)為每個(gè)至少一個(gè)第二晶片完成了這些檢測(cè)或檢查。在這個(gè)示例中，第二晶片包括簡(jiǎn)化的從設(shè)備，例如包括圖2和圖3的簡(jiǎn)化地址解碼器222、322的從設(shè)備。第二晶片只需要接收地址516、數(shù)據(jù)520和奇偶校驗(yàn)位518(圖5中標(biāo)識(shí)為“p”)，并且如果地址存儲(chǔ)在第二晶片中，則第二晶片需要用接收的地址516、數(shù)據(jù)520和奇偶校驗(yàn)位518來(lái)設(shè)置正確的寄存器。圖5中實(shí)線(xiàn)所示信號(hào)表示信號(hào)由主設(shè)備驅(qū)動(dòng)，虛線(xiàn)部分(例如，數(shù)據(jù)幀之后的0)表示未被驅(qū)動(dòng)，僅僅是拉低，總線(xiàn)休息階段。

參考圖6，圖6根據(jù)本發(fā)明的示例性實(shí)施方式例示了支持mipi^tmrffe接口的系統(tǒng)的操作的示例性方法600，該系統(tǒng)包括主設(shè)備和具有多個(gè)晶片的至少一個(gè)從設(shè)備。至少一個(gè)從設(shè)備包括第一晶片和至少一個(gè)第二晶片，第一晶片包括被配置為支持mipi^tmrffe從協(xié)議的從解碼器，至少一個(gè)第二晶片包括簡(jiǎn)化地址解碼器并且可操作地耦接到第一晶片。方法600包括：在步驟602，經(jīng)由共享控制總線(xiàn)在主設(shè)備和從設(shè)備上的每個(gè)晶片之間支持至少一個(gè)時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)。該方法進(jìn)一步包括，在步驟604，在第一晶片上的從解碼器處理數(shù)據(jù)信號(hào)以確定該至少一個(gè)第二晶片是否將解碼數(shù)據(jù)信號(hào)。該方法進(jìn)一步包括，在步驟610，在第一晶片處生成電路使能信號(hào)。

在一些可選的例子中，該方法可以進(jìn)一步包括在步驟606由從解碼器解碼數(shù)據(jù)信號(hào)的輸入幀的第一部分。其中第一部分包括命令幀，且命令幀包括如下至少一者：同步字段、從地址字段和至少一個(gè)命令。在一些可選的例子中，該方法可以進(jìn)一步包括，在步驟608基于解碼的第一部分識(shí)別該至少一個(gè)第二晶片是否將解碼輸入幀的第二部分。其中第二部分包括將要由至少一個(gè)第二晶片解碼的地址字段和數(shù)據(jù)字段。在這個(gè)可選的示例中，該方法進(jìn)一步包括在步驟610響應(yīng)于步驟608中的確定結(jié)果在第一晶片處生成電路使信號(hào)。

在步驟612，第一晶片將電路使信號(hào)路由到至少一個(gè)第二晶片的簡(jiǎn)化地址解碼器。被使能后，在步驟614第二晶片通過(guò)簡(jiǎn)化地址解碼器處理時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)。在一些可選的例子，步驟614中的處理可以包括步驟614中響應(yīng)于至少一個(gè)電路使能信號(hào)，使能至少一個(gè)第二晶片以解碼數(shù)據(jù)信號(hào)的第二部分。

有利地，本發(fā)明的示例實(shí)施方式可以減少晶片尺寸，因而降低與已知的具有多個(gè)晶片的從設(shè)備相關(guān)的成本。例如，本文提出的功能劃分，例如用于協(xié)議解碼的功能僅位于從設(shè)備的具有協(xié)議解碼器的第一晶片，剩下的功能由具有簡(jiǎn)化地址解碼器的(第二)晶片提供并且與第二晶片關(guān)聯(lián)的相關(guān)地址的數(shù)量減少，與圖1所示的已知架構(gòu)相比，能夠?qū)⒌诙薪涌趯?shí)現(xiàn)尺寸降低到原來(lái)的1/12。在一些示例實(shí)施方式，由于每個(gè)晶片不再需要實(shí)現(xiàn)完整的協(xié)議解碼因而不再需要完整的mipi^tmrffe協(xié)議解碼器，因此每個(gè)晶片都可以實(shí)現(xiàn)成本降低。

本發(fā)明的示例利用簡(jiǎn)化的“地址解碼器”。地址解碼器的總體結(jié)構(gòu)是可轉(zhuǎn)換用于選擇地址的“n”位的二進(jìn)制代碼和一組2ⁿ個(gè)控制信號(hào)的邏輯電路。因此，對(duì)于只有一個(gè)地址比特'a'的最小的地址解碼器，解碼器產(chǎn)生兩個(gè)選擇信號(hào)s1和s0，其中，s1＝a，s0＝非a。對(duì)于兩個(gè)地址比特a1和a0，則需要四個(gè)選擇信號(hào)s3、s2、s1和s0。如本領(lǐng)域技術(shù)人員理解的，這種解碼器將由兩個(gè)非(not)邏輯門(mén)和四個(gè)與(and)邏輯門(mén)構(gòu)成。因此，眾所周知，地址解碼器的復(fù)雜度根據(jù)“n”迅速增加。因此，通過(guò)在第二晶片中包含較小數(shù)量的寄存器，則可以限制“n”。這就是從設(shè)備的第二晶片的地址解碼器的被稱(chēng)為“簡(jiǎn)化的”的原因。

上述發(fā)明思想可以由半導(dǎo)體制造商應(yīng)用至包括射頻組件或電路的任何射頻模塊，比如主設(shè)備和從設(shè)備，其中從設(shè)備包括支持mipi^tmrffe協(xié)議的第一晶片和包括地址解碼器和相關(guān)寄存器的一個(gè)或多個(gè)第二晶片。進(jìn)一步的，例如，半導(dǎo)體制造商可以將本發(fā)明的思想應(yīng)用在獨(dú)立的射頻模塊或?qū)Ｓ眉呻娐?asic)中，或者可以將本發(fā)明的思想實(shí)現(xiàn)在任意的其他子系統(tǒng)元件中。

然而，本領(lǐng)域的技術(shù)人員將可以理解，本發(fā)明的思想也可以實(shí)現(xiàn)在任何類(lèi)型的無(wú)線(xiàn)通信單元，比如用在手機(jī)通信、雷達(dá)應(yīng)用和/或軍事、民用和陸地移動(dòng)無(wú)線(xiàn)應(yīng)用的無(wú)線(xiàn)通信單元。在一些例子中，可以使用一個(gè)或多個(gè)以下技術(shù)來(lái)構(gòu)建晶片：絕緣體上硅(silicononinsulator,soi)、藍(lán)寶石上外延硅(silicononsapphire,sos)、砷化鎵(galliumarsenide,gaas)或微機(jī)電系統(tǒng)(micro-electro-mechanicalsystems,mems)等。

將可以理解，在不背離本發(fā)明精神的情況下，可以采用例如集成電路的不同功能單元之間功能的任何適當(dāng)分配。因此，提及的特定功能單元僅被視為用于提供所述功能的合適方法或裝置，而并非是指嚴(yán)格的邏輯或物理結(jié)構(gòu)或組織。

雖然依據(jù)一些實(shí)施方式描述了本發(fā)明，然而本發(fā)明并不局限于本文所述的具體形式。更確切地說(shuō)，本發(fā)明的范圍僅由權(quán)利要求限定。此外，雖然某特征可能僅根據(jù)特定的實(shí)施方式進(jìn)行了描述，本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到描述的實(shí)施方式中的各種特征可以基于本發(fā)明進(jìn)行結(jié)合。在本申請(qǐng)中，詞語(yǔ)“包括”并不排除存在其他元件或步驟。

此外，盡管單個(gè)地列出了多個(gè)手段、元件或者方法步驟，但這些多個(gè)手段、元件或者方法步驟可以例如由單個(gè)單元或處理器來(lái)實(shí)現(xiàn)。此外，盡管單個(gè)特征可以包括在不同的權(quán)利要求中，但是這些特征是可以有利地進(jìn)行結(jié)合的，特征包含在不同的權(quán)利要求中并不意味著對(duì)特征的組合是不可行和/或不利。并且，特征包含在一個(gè)類(lèi)別的權(quán)利要求并不意味著對(duì)這一類(lèi)別的限制，而是如果合適的話(huà)，特征同樣適用于其他類(lèi)別。

此外，權(quán)利要求中特征的順序并不意味著特征必須執(zhí)行的任何特定順序，特別是在方法權(quán)利要求中各個(gè)步驟的順序并不意味著必須按照此順序執(zhí)行步驟。相反，可以按任何合適的順序執(zhí)行步驟。此外，單一的引用不排除多重引用。因此，“一”、“第一”、“第二”等不排除多個(gè)。

因此，本發(fā)明描述了在諸如智能手機(jī)的無(wú)線(xiàn)通訊單元中實(shí)現(xiàn)的改進(jìn)系統(tǒng)，該系統(tǒng)包括多個(gè)晶片，例如主設(shè)備和包括第一晶片和第二晶片的從設(shè)備，第一晶片包括通過(guò)使用協(xié)議解碼器支持mipi^tmrffe協(xié)議的接口，第二晶片包括簡(jiǎn)化的mipi^tmrffe接口架構(gòu)，因而前面提到的先前技術(shù)結(jié)構(gòu)的缺陷已顯著減輕。