本申請(qǐng)是國(guó)際申請(qǐng)?zhí)枮镻CT/US2008/068388、申請(qǐng)日為2008年6月26日、發(fā)明名稱(chēng)為“同時(shí)多維字可尋址存儲(chǔ)器架構(gòu)”的PCT申請(qǐng)進(jìn)入中國(guó)國(guó)家階段后申請(qǐng)?zhí)枮?00880022161.3的中國(guó)發(fā)明專(zhuān)利申請(qǐng)的分案申請(qǐng)。
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及存儲(chǔ)器架構(gòu)。更明確地說(shuō)，本發(fā)明的實(shí)施例涉及經(jīng)優(yōu)化以用于隨機(jī)矩陣處理能力的存儲(chǔ)器架構(gòu)。
背景技術(shù)：
：隨機(jī)存取存儲(chǔ)器(RAM)是現(xiàn)代數(shù)字架構(gòu)的普遍存在的組件。RAM可為獨(dú)立裝置或可集成或嵌入在使用RAM的裝置內(nèi)，例如，微處理器、微控制器、專(zhuān)用集成電路(ASIC)、芯片上系統(tǒng)(SoC)以及如所屬領(lǐng)域的技術(shù)人員將了解的其它類(lèi)似裝置。例如單端口式存儲(chǔ)器、雙端口式存儲(chǔ)器和內(nèi)容可尋址存儲(chǔ)器(CAM)的常規(guī)集成電路存儲(chǔ)器架構(gòu)僅提供一維數(shù)據(jù)字尋址空間/組織。舉例來(lái)說(shuō)，圖1A中說(shuō)明含有可線性地尋址(即，僅一維)的四個(gè)字(0、1、2或3)的簡(jiǎn)單存儲(chǔ)器。經(jīng)由常規(guī)集成電路存儲(chǔ)器架構(gòu)的存儲(chǔ)器存取限于讀取或?qū)懭脒x定(經(jīng)尋址)4位字110，如所說(shuō)明。如果應(yīng)用要求讀取/寫(xiě)入字0、1、2和3的位2(例如，圖1B中的120)，那么將需要四個(gè)存儲(chǔ)器存取周期。舉例來(lái)說(shuō)，在常規(guī)單端口式存儲(chǔ)器中，可讀取/寫(xiě)入所有4個(gè)字，但每一位將仍然在其被讀取/寫(xiě)入的相應(yīng)行中。如所屬領(lǐng)域的技術(shù)人員將了解，將需要額外操作(例如，移位、屏蔽，等等)來(lái)操縱所述位以獲得個(gè)別位信息。例如信號(hào)處理、音頻和視頻編碼/解碼等許多高性能應(yīng)用使用存儲(chǔ)在不限于常規(guī)字排列的位圖案中的數(shù)據(jù)。因此，具有一種經(jīng)優(yōu)化以用于隨機(jī)矩陣操作的存儲(chǔ)器架構(gòu)將是有益的。技術(shù)實(shí)現(xiàn)要素：本發(fā)明的示范性實(shí)施例是針對(duì)經(jīng)優(yōu)化以用于隨機(jī)矩陣操作的存儲(chǔ)器架構(gòu)。因此，本發(fā)明的實(shí)施例可包含一種N維可尋址存儲(chǔ)器，其包括：N維位單元陣列；以及經(jīng)配置以使用N維尋址來(lái)尋址每一位單元的邏輯，其中N至少為二，且其中位單元陣列可通過(guò)N個(gè)正交地址空間來(lái)尋址。本發(fā)明的另一實(shí)施例可包含N正交維可尋址存儲(chǔ)器的一種位單元，所述位單元包括：位存儲(chǔ)元件；N個(gè)字線以及N個(gè)位線，其中N至少為二。本發(fā)明的另一實(shí)施例可包含一種存取存儲(chǔ)器的方法，所述方法包括：從N維位單元陣列建立第一可尋址字集合；以及從N維位單元陣列建立第二可尋址字集合，其中N至少為二，且第一集合地址空間與第二集合地址空間是正交的。附圖說(shuō)明呈現(xiàn)附圖以輔助描述本發(fā)明的實(shí)施例，且僅為了說(shuō)明實(shí)施例而非限制實(shí)施例而提供附圖。圖1A是說(shuō)明常規(guī)尋址操作的存儲(chǔ)器陣列的框圖。圖1B是說(shuō)明待讀取的所要位的存儲(chǔ)器陣列的框圖。圖2是用于一般化N維字可尋址存儲(chǔ)器的存儲(chǔ)器架構(gòu)的框圖。圖3是基于N維尋址(NDA)靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的位單元的電路圖。圖4A和圖4B說(shuō)明尋址2維字可尋址(DWA)存儲(chǔ)器。圖5說(shuō)明4×42維字可尋址(DWA)存儲(chǔ)器。圖6說(shuō)明呈M×N矩陣乒乓緩沖器配置的2維字可尋址(DWA)M×N×2存儲(chǔ)器。具體實(shí)施方式針對(duì)本發(fā)明的特定實(shí)施例的以下描述內(nèi)容和相關(guān)圖式中揭示本發(fā)明的方面。可在不脫離本發(fā)明的范圍的情況下設(shè)計(jì)替代實(shí)施例。另外，將不詳細(xì)地描述或?qū)⑹÷员景l(fā)明的眾所周知的元件，以便不使本發(fā)明的相關(guān)細(xì)節(jié)模糊。詞語(yǔ)“示范性”在本文中用以表示“充當(dāng)實(shí)例、例子或說(shuō)明”。本文中描述為“示范性”的任何實(shí)施例不一定被解釋為比其它實(shí)施例優(yōu)選或有利。同樣地，術(shù)語(yǔ)“本發(fā)明的實(shí)施例”不要求本發(fā)明的所有實(shí)施例都包含所論述的特征、優(yōu)點(diǎn)或操作模式。另外，根據(jù)待由(例如)計(jì)算裝置的元件執(zhí)行的動(dòng)作序列來(lái)描述許多實(shí)施例。將認(rèn)識(shí)到，可通過(guò)特定電路(例如，專(zhuān)用集成電路(ASIC))、通過(guò)正由一個(gè)或一個(gè)以上處理器執(zhí)行的程序指令或通過(guò)兩者的組合來(lái)執(zhí)行本文中所描述的各種動(dòng)作。因此，本發(fā)明的各個(gè)方面可以許多不同形式來(lái)體現(xiàn)，已預(yù)期所有所述形式都在所主張的標(biāo)的物的范圍內(nèi)。此外，對(duì)于本文中所描述的實(shí)施例中的每一者來(lái)說(shuō)，任何此類(lèi)實(shí)施例的對(duì)應(yīng)形式都可在本文中被描述為(例如)“經(jīng)配置以”執(zhí)行所描述動(dòng)作的“邏輯”。圖2說(shuō)明根據(jù)本發(fā)明至少一個(gè)實(shí)施例的一般化N正交維字可尋址存儲(chǔ)器200的框圖。如本文中所使用，N為大于或等于2的整數(shù)。N正交維字可尋址存儲(chǔ)器含有存儲(chǔ)器位單元陣列，存儲(chǔ)器位單元中的每一者可通過(guò)N個(gè)正交尋址空間或N維尋址(NDA)方案來(lái)尋址。N個(gè)維度中的每一者具有數(shù)據(jù)字輸入端口(例如，212)、數(shù)據(jù)字地址端口(例如，214)以及存取控制線(例如，216)。N個(gè)維度中的每一者還具有對(duì)應(yīng)的數(shù)據(jù)字輸出端口(例如，222)。在替代實(shí)施例中，可在可用于數(shù)據(jù)輸入與數(shù)據(jù)輸出兩者的共用輸入/輸出端口中組合輸入端口212與輸出端口222的功能性。因此，本發(fā)明的實(shí)施例可包含N維可尋址存儲(chǔ)器200，其具有N維位單元陣列210和經(jīng)配置以使用N維尋址(NDA)來(lái)尋址每一位單元的邏輯(例如，解碼器1到N)，其中N至少為二。如上文所論述，位單元陣列210可通過(guò)N個(gè)正交尋址空間來(lái)尋址。經(jīng)配置以尋址每一位單元的邏輯可包括N個(gè)地址解碼器(例如，242)。每一地址解碼器可經(jīng)配置以接收數(shù)據(jù)字地址214和維度存取控制信號(hào)216。另外，對(duì)于每一N維，可包含字選擇多路復(fù)用器(mux)(例如，252)，其可與對(duì)應(yīng)的地址解碼器(例如，242)協(xié)同工作，以實(shí)現(xiàn)用于隨機(jī)矩陣讀取/寫(xiě)入操作的隨機(jī)矩陣尋址。另外，存儲(chǔ)器可包含經(jīng)配置以讀取/寫(xiě)入用于每一N維的數(shù)據(jù)的邏輯(例如，讀出放大器、線驅(qū)動(dòng)器等)，其還可視特定存儲(chǔ)器類(lèi)型而被包含。圖3說(shuō)明根據(jù)本發(fā)明至少一個(gè)實(shí)施例的基于NDASRAM的位單元實(shí)施方案?？深?lèi)似于常規(guī)SRAM位單元來(lái)排列圖3所說(shuō)明的NDASRAM位單元，以形成緊湊的N維字可尋址(N-DWA)SRAM。舉例來(lái)說(shuō)，本發(fā)明的示范性實(shí)施例中的2維陣列可占據(jù)常規(guī)2端口靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的等效面積。然而，本發(fā)明的實(shí)施例不限于任何特定排列。因此，本發(fā)明的實(shí)施例可包含N正交維可尋址存儲(chǔ)器的位單元300。所述位單元可包含一個(gè)位存儲(chǔ)元件310、N個(gè)字線320以及N個(gè)位線330，其中N至少為二。位單元可為靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的一部分，如上文所論述。然而，本發(fā)明的實(shí)施例不限于任何特定存儲(chǔ)器類(lèi)型。如所說(shuō)明，位線中的每一者可包含耦合到存儲(chǔ)元件310的第一線(例如，334)以及耦合到存儲(chǔ)元件的第二線(例如，332)，其中如此項(xiàng)技術(shù)中眾所周知，當(dāng)選擇字d1時(shí)，位值由第一線334與第二線332之間的差分電壓決定。同樣地，N個(gè)字線320中的每一者耦合到裝置(例如，晶體管322和324)，所述裝置經(jīng)配置以在字線被激活的情況下，將來(lái)自N個(gè)位線的對(duì)應(yīng)位線(332和334)耦合到存儲(chǔ)元件310。所屬領(lǐng)域的技術(shù)人員將了解，通過(guò)激活相關(guān)聯(lián)的字線，可選擇N個(gè)位線中的任一者，且可使用所述位線來(lái)讀取或?qū)懭氪鎯?chǔ)元件的值。因?yàn)閷?duì)于理解本發(fā)明的實(shí)施例來(lái)說(shuō)不需要位單元操作細(xì)節(jié)，且位單元操作細(xì)節(jié)是此項(xiàng)技術(shù)中眾所周知的，所以本文中將不提供詳細(xì)論述。N維字可尋址(N-DWA)存儲(chǔ)器可具有N個(gè)同時(shí)存儲(chǔ)器存取通道，其中的每一者包括數(shù)據(jù)字輸入端口Din(i)、數(shù)據(jù)字地址端口Addr(i)、數(shù)據(jù)字輸出端口Dout(i)以及控制端口Ctrl(i)，其中i表示N個(gè)正交尋址空間中的一者。Din(i)或Dout(i)的位寬度界定每字的位數(shù)目，即，字地址Addr(i)每次所尋址(選擇)的目標(biāo)NDA位單元的數(shù)目。Ctrl(i)提供用于選擇所支持的存取操作(例如，字讀取操作或字寫(xiě)入操作)中的一者的一個(gè)或一個(gè)以上控制信號(hào)。本發(fā)明的實(shí)施例不限制或強(qiáng)加明確的N維尋址(NDA)方案。舉例來(lái)說(shuō)，本發(fā)明的實(shí)施例可包含N-DWA存儲(chǔ)器結(jié)構(gòu)，其經(jīng)配置以用于如以下在表1中的面向目標(biāo)矩陣的應(yīng)用。矩陣特性N-DWA存儲(chǔ)器參數(shù)維度的數(shù)目N每維度每向量的元素?cái)?shù)目Din(i)或Dout(i)位寬度待同時(shí)存儲(chǔ)的矩陣數(shù)目Addr(i)位寬度＝log2(總的所存儲(chǔ)元素/位寬度(Din(i)))表1-矩陣特性和N-DWA存儲(chǔ)器參數(shù)舉例來(lái)說(shuō)，如果目標(biāo)矩陣為2×4，且存在總共4個(gè)待同時(shí)存儲(chǔ)的矩陣，那么可如以下在表2中所描述那樣使用2-DWA存儲(chǔ)器。表2-2維字可尋址(DWA)存儲(chǔ)器圖4A和圖4B說(shuō)明根據(jù)本發(fā)明至少一個(gè)實(shí)施例的用于2維字可尋址(DWA)存儲(chǔ)器的尋址方案。在圖4A中，使用地址(1)(Addr(1))來(lái)尋址十六個(gè)2位字。所述2位字(例如，0到15)中的每一者表示目標(biāo)矩陣數(shù)據(jù)的2元素行。在圖4B中，使用地址(2)(Addr(2))來(lái)尋址八個(gè)4位字(例如，0到7)。所述4位字中的每一者表示目標(biāo)矩陣數(shù)據(jù)的4元素列。下文將更詳細(xì)地論述這些實(shí)例中的每一者。參看圖4A，針對(duì)Addr(1)來(lái)說(shuō)明2維字可尋址(DWA)存儲(chǔ)器的配置。存儲(chǔ)器可通過(guò)包括十六個(gè)2位字的Addr(1)來(lái)尋址，所述十六個(gè)2位字中的每一者表示如所說(shuō)明的目標(biāo)矩陣數(shù)據(jù)的2元素行。當(dāng)通過(guò)Addr(1)存取時(shí)，存儲(chǔ)器矩陣1包含字0到3；矩陣2包含字4到7；矩陣3包含字8到11；且矩陣4包含字12到15。因此，如果將要讀取/寫(xiě)入矩陣4的第二行中的兩個(gè)位，那么可將Addr(1)設(shè)置為值13，且可執(zhí)行單個(gè)讀取/寫(xiě)入操作，并可輸出/存儲(chǔ)2位字。參看圖4B，針對(duì)Addr(2)來(lái)說(shuō)明2維字可尋址(DWA)存儲(chǔ)器的配置。所述存儲(chǔ)器可通過(guò)包括八個(gè)4位字(0到7)的Addr(2)來(lái)尋址，所述八個(gè)4位字(0到7)中的每一者表示目標(biāo)矩陣數(shù)據(jù)的4元素列。當(dāng)通過(guò)Addr(2)存取時(shí)，存儲(chǔ)器矩陣1包含字0到1；矩陣2包含字2到3；矩陣3包含字4到5；且矩陣4包含字7到8。因此，如果將要讀取/寫(xiě)入矩陣1的第二列中的四個(gè)位，那么可將Addr(2)設(shè)置為值1，且可執(zhí)行單個(gè)讀取/寫(xiě)入操作。舉例來(lái)說(shuō)，對(duì)于讀取操作，接著可在單個(gè)操作中獲得矩陣1、列1中的列數(shù)據(jù)的4位輸出。同樣地，對(duì)于寫(xiě)入操作，可在單個(gè)操作中，將4位數(shù)據(jù)存儲(chǔ)到矩陣1、列1。如關(guān)于圖1A和圖1B所論述，如果應(yīng)用需要使用常規(guī)單端口式存儲(chǔ)器來(lái)讀取字0、1、2和3的位2(如圖1B中由參考120指示)，那么其將需要四個(gè)存儲(chǔ)器存取周期來(lái)讀取所有四個(gè)字。接著，將需要額外操作來(lái)個(gè)別地提取位2信息。相比之下，本發(fā)明的示范性實(shí)施例允許在單個(gè)存儲(chǔ)器周期中存取數(shù)據(jù)。舉例來(lái)說(shuō)，可創(chuàng)建如表3所指示且圖5所說(shuō)明而配置的2維字可尋址存儲(chǔ)器，以提供對(duì)目標(biāo)4×4矩陣數(shù)據(jù)的同時(shí)且單周期4位行和列字存取。所述矩陣類(lèi)似于圖1A和圖1B所說(shuō)明的矩陣。表3-4×42維字可尋址(DWA)存儲(chǔ)器通過(guò)使用如圖5所說(shuō)明的4×42維字可尋址(DWA)存儲(chǔ)器，可執(zhí)行一列字讀取/寫(xiě)入520(例如，Addr(2)＝1)。因此，可在僅一個(gè)存儲(chǔ)器存取周期中讀取/寫(xiě)入數(shù)據(jù)列。另外，可從前述內(nèi)容了解到，本發(fā)明的實(shí)施例還可尋址數(shù)據(jù)510，且讀取/寫(xiě)入所述數(shù)據(jù)，其對(duì)應(yīng)于常規(guī)讀取/寫(xiě)入操作(例如，圖1A中的110)。前面的描述內(nèi)容已提供了本發(fā)明的實(shí)施例的若干實(shí)例和優(yōu)點(diǎn)。所屬領(lǐng)域的技術(shù)人員將從前面的描述內(nèi)容了解到，本發(fā)明的實(shí)施例非常適合于矩陣密集型應(yīng)用。本發(fā)明的至少一個(gè)實(shí)施例的一個(gè)示范性應(yīng)用為數(shù)字通信。舉例來(lái)說(shuō)，N-DWA存儲(chǔ)器可用于塊交錯(cuò)和解交錯(cuò)，其為例如碼分多址(CDMA)、CDMA2000和WCDMA系統(tǒng)的數(shù)字通信系統(tǒng)中所執(zhí)行的典型任務(wù)。舉例來(lái)說(shuō)，塊交錯(cuò)器可通過(guò)填充M行乘N列(M×N)陣列的列而接受塊中經(jīng)譯碼的符號(hào)。接著，可一次一行地將經(jīng)交錯(cuò)的符號(hào)饋送到調(diào)制器。另一方面，塊解交錯(cuò)器執(zhí)行反向操作。塊交錯(cuò)和解交錯(cuò)是此項(xiàng)技術(shù)中眾所周知的，因此，本文中將不提供進(jìn)一步細(xì)節(jié)(見(jiàn)(例如)伯納德·斯克拉(BernardSklar)的《數(shù)字通信基礎(chǔ)與應(yīng)用》(DigitalCommunicationsFundamentalsandApplications)，第二版，第464頁(yè))。塊交錯(cuò)和解交錯(cuò)的過(guò)程可能需要使用常規(guī)系統(tǒng)的許多存儲(chǔ)器和邏輯操作。然而，本發(fā)明的實(shí)施例準(zhǔn)許直接矩陣操作，而無(wú)需額外邏輯操作。舉例來(lái)說(shuō)，參看表4，可創(chuàng)建M×N2維字可尋址存儲(chǔ)器，以提供矩陣數(shù)據(jù)的同時(shí)且單周期M行與N列字存取。表4-M×N×22維字可尋址(DWA)存儲(chǔ)器返回參考?jí)K交錯(cuò)和/或解交錯(cuò)實(shí)例，可使用一個(gè)經(jīng)配置以用于M×N(例如，4×6)矩陣操作的2-DWA存儲(chǔ)器來(lái)在無(wú)額外邏輯的情況下實(shí)施塊交錯(cuò)或解交錯(cuò)硬件設(shè)計(jì)?；蛘?，使用一個(gè)具有用于2個(gè)M×N矩陣的存儲(chǔ)的2-DWA存儲(chǔ)器(如表4的右列所示且如圖6所說(shuō)明)可用以形成乒乓(ping-pong)緩沖器600。2-DWAM×N×2存儲(chǔ)器可充當(dāng)用于塊交錯(cuò)或解交錯(cuò)的M×N矩陣乒乓緩沖器配置600，以實(shí)現(xiàn)高性能的每存儲(chǔ)器周期一個(gè)符號(hào)的通過(guò)量。圖6中說(shuō)明此配置的實(shí)例。舉例來(lái)說(shuō)，交錯(cuò)器輸入序列可以逐列方式用輸入序列(例如，(0、1、2、3)(4、5、6、7)……)來(lái)直接填充乒緩沖器610?？稍谥鹦谢A(chǔ)上從乓緩沖器620直接檢索經(jīng)交錯(cuò)的輸出序列(例如，(0、4、8、12、16、20)(1、5、9、13、17、21)……)。因此，可在無(wú)任何額外邏輯的情況下產(chǎn)生經(jīng)交錯(cuò)的輸出序列。還可基于存儲(chǔ)器陣列(例如，M×N)的配置來(lái)確定交錯(cuò)?？赏ㄟ^(guò)與交錯(cuò)操作互逆的類(lèi)似配置來(lái)實(shí)現(xiàn)解交錯(cuò)操作。舉例來(lái)說(shuō)，可逐行將經(jīng)交錯(cuò)的輸出序列(例如，(0、4、8、12、16、20)(1、5、9、13、17、21)……)填充到接收存儲(chǔ)器中。可通過(guò)逐列(例如，(0、1、2、3)(4、5、6、7)……)讀出數(shù)據(jù)來(lái)直接解交錯(cuò)經(jīng)交錯(cuò)的輸出序列以恢復(fù)原始輸入序列。因此，還可在無(wú)任何額外邏輯的情況下直接從存儲(chǔ)器實(shí)現(xiàn)解交錯(cuò)功能。盡管先前實(shí)例強(qiáng)調(diào)本發(fā)明的實(shí)施例在數(shù)字通信系統(tǒng)中執(zhí)行矩陣功能的能力，但本發(fā)明的實(shí)施例不限于那些應(yīng)用。舉例來(lái)說(shuō)，在視頻編碼/解碼中，可將對(duì)象界定為存儲(chǔ)器中的陣列，且可通過(guò)使所述對(duì)象在所述陣列中移動(dòng)某一數(shù)目的列或行來(lái)模擬運(yùn)動(dòng)。本發(fā)明的實(shí)施例允許存儲(chǔ)器陣列的靈活尋址，使得可改進(jìn)對(duì)象移動(dòng)和處理。因此，本發(fā)明的實(shí)施例不限于本文中所含有的實(shí)例和說(shuō)明。另外，從前述內(nèi)容將了解到，本發(fā)明的實(shí)施例可包含用于執(zhí)行本文中所論述的動(dòng)作、算法、功能和/或步驟的序列的方法。舉例來(lái)說(shuō)，實(shí)施例可包含存取存儲(chǔ)器的方法，所述方法包括從N維位單元陣列建立第一可尋址字集合，以及從N維位單元陣列建立第二可尋址字集合。如上文所論述，N至少為二，且第一可尋址字集合與第二可尋址字集合是正交的。所述方法可進(jìn)一步包含將用于每一可尋址字集合的位寬度(i)確定為每維度每向量的元素?cái)?shù)目(例如，對(duì)于圖4A和圖4B分別為2和4)?？蓪⒌刂肺粚挾?i)確定為：Addr(i)位寬度＝log2(總的所存儲(chǔ)元素/位寬度(i))。舉例來(lái)說(shuō)，對(duì)于圖4A和圖4B，分別將對(duì)應(yīng)的地址位寬度確定為log2(32/2)＝4和log2(32/4)＝3。在此實(shí)例中，第一可尋址字集合具有與第二可尋址字集合的位寬度不同的位寬度。然而，第一可尋址字集合還可具有與第二可尋址字集合的位寬度相同的位寬度(見(jiàn)(例如)圖5)，同時(shí)仍為正交的。實(shí)施例可進(jìn)一步包含將輸入序列寫(xiě)入到第一可尋址字集合，以及從第二可尋址字集合讀取輸出序列，這可產(chǎn)生經(jīng)交錯(cuò)的輸出。更進(jìn)一步，可將輸入序列寫(xiě)入到第一緩沖器(例如，乒緩沖器)，且可從第二緩沖器(例如，乓緩沖器)讀出輸出序列。所屬領(lǐng)域的技術(shù)人員將了解，可使用多種不同技術(shù)和技法中的任一者來(lái)表示信息和信號(hào)。舉例來(lái)說(shuō)，可能在整個(gè)以上描述內(nèi)容加以參考的數(shù)據(jù)、指令、命令、信息、信號(hào)、位、符號(hào)和碼片可由電壓、電流、電磁波、磁場(chǎng)或磁性粒子、光場(chǎng)或光學(xué)粒子或其任一組合來(lái)表示。雖然前述揭示內(nèi)容展示本發(fā)明的說(shuō)明性實(shí)施例，但應(yīng)注意，可在不脫離如所附權(quán)利要求書(shū)所界定的本發(fā)明的范圍的情況下，在本文中作出各種改變和修改。不需要以任何特定次序來(lái)執(zhí)行根據(jù)本文中所描述的本發(fā)明的實(shí)施例的方法權(quán)利要求項(xiàng)的功能、步驟和/或動(dòng)作。此外，盡管可能以單數(shù)形式來(lái)描述或主張本發(fā)明的元件，但除非明確陳述限于單數(shù)形式，否則預(yù)期復(fù)數(shù)形式。當(dāng)前第1頁(yè)1 2 3