1.一種多簇處理器，包括復(fù)數(shù)個(gè)多核CPU處理器單元、一CCI電路和一系統(tǒng)地址空間，其特征在于：還包括復(fù)數(shù)個(gè)簇內(nèi)多核CPU狀態(tài)采集單元、一簇工作狀態(tài)監(jiān)控單元、一數(shù)據(jù)通路控制單元、復(fù)數(shù)個(gè)通路選擇單元和一直通通路單元；
各所述多核CPU處理器單元依次通過一所述簇內(nèi)多核CPU狀態(tài)采集單元、所述簇工作狀態(tài)監(jiān)控單元連接所述數(shù)據(jù)通路控制單元，并通過一所述通路選擇單元、所述CCI電路連接系統(tǒng)地址空間；
所述數(shù)據(jù)通路控制單元分別連接CCI電路、各個(gè)通路選擇單元和直通通路單元；
各所述通路選擇單元均通過所述直通通路單元連接系統(tǒng)地址空間。
2.根據(jù)權(quán)利要求1所述的一種多簇處理器，其特征在于：
各所述簇內(nèi)多核CPU狀態(tài)采集單元分別對(duì)應(yīng)實(shí)時(shí)采集一多核CPU處理器單元中每個(gè)CPU的狀態(tài)并將每個(gè)cpu的關(guān)斷狀態(tài)實(shí)時(shí)送往所述簇工作狀態(tài)監(jiān)控單元；
當(dāng)所述簇工作狀態(tài)監(jiān)控單元在收到某個(gè)簇中的所有CPU都被關(guān)斷操作后,會(huì)判定為這個(gè)簇全部被關(guān)斷,并將判定結(jié)果送往數(shù)據(jù)通路控制單元，當(dāng)僅剩唯一一個(gè)簇未關(guān)斷時(shí)，由所述數(shù)據(jù)通路控制單元根據(jù)簇關(guān)閉信息控制所述通路選擇單元進(jìn)行數(shù)據(jù)通路切換控制；完成通路切換后,剩下唯一未關(guān)斷的CPU的簇通過所述直通通路單元直接訪問系統(tǒng)地址空間而不需要通過CCI電路帶來額外的訪問延遲；
當(dāng)關(guān)閉的簇中某個(gè)CPU收到打開信號(hào)后，簇多核CPU狀態(tài)采集單元將這個(gè)CPU要打開的信息送往簇工作狀態(tài)監(jiān)控單元；簇工作狀態(tài)監(jiān)控單元收到已關(guān)閉簇的CPU要打開之后,會(huì)將簇關(guān)斷信號(hào)置為無效然后送往數(shù)據(jù)通路控制單元；數(shù)據(jù)通路控制單元收到簇關(guān)斷信號(hào)置為無效后,再進(jìn)行通路切換,將單個(gè)簇的直通訪問切換為復(fù)數(shù)個(gè)簇的通過CCI電路后再訪問系統(tǒng)地址空間。
3.根據(jù)權(quán)利要求2所述的一種多簇處理器，其特征在于：某個(gè)簇關(guān)斷后的切換具體過程為:
S1.首先控制CCI電路向沒有被關(guān)斷的CPU簇中的CPU訪問通路為idle狀態(tài),即接收完正在傳送的最后一筆數(shù)據(jù)后,不再接收CPU發(fā)出的命令,ready信號(hào)返回0，這樣正在工作的CPU會(huì)一直保持命令的有效狀態(tài)，并等待后面的電路返回ready為1表示接收命令；
S2.當(dāng)CCI電路接收完所有還在工作的CPU的最后一筆正在傳輸?shù)臄?shù)據(jù)后，不再接收新的命令，會(huì)將idle有效信號(hào)返回給數(shù)據(jù)通路控制單元；
S3.數(shù)據(jù)通路控制單元收到CCI電路返回的idle有效狀態(tài)信號(hào)后,控制通路選擇單元切換訪問通路到直通通路單元；
S4.切換完成后，直通通路單元的初始狀態(tài)也是idle狀態(tài)，返回ready為0，完成切換并且等待一段穩(wěn)定時(shí)間后，數(shù)據(jù)通路控制單元會(huì)控制直通通路單元撤銷idle狀態(tài)；
S5.直通通路單元收到撤銷idle狀態(tài)后,返回ready有效，并開始接收cpu命令，至此完成了通路切換動(dòng)作。
4.根據(jù)權(quán)利要求2所述的一種多簇處理器，其特征在于：某個(gè)簇重新開啟的切換具體過程為：
P1.首先控制直通通路單元向沒有被關(guān)斷的CPU簇中的CPU訪問通路為idle狀態(tài),即接收完正在傳送的最后一筆數(shù)據(jù)后,不再接收CPU發(fā)出的命令,ready信號(hào)返回?zé)o效，這樣正在工作的CPU會(huì)一直保持命令的有效狀態(tài)，并等待后面的電路返回ready有效表示接收命令；
P2.當(dāng)直通通路單元接收完所有還在工作的CPU的最后一筆正在傳輸?shù)臄?shù)據(jù)后,不再接收新的命令,會(huì)將idle有效信號(hào)返回給數(shù)據(jù)通路控制單元；.
P3.數(shù)據(jù)通路控制單元收到直通通路單元返回的idle有效狀態(tài)信號(hào)后,控制通路選擇單元切換訪問通路到CCI電路；
P4.切換完成后，CCI電路的初始狀態(tài)也是idle狀態(tài),返回ready為0，完成切換并且等待一段穩(wěn)定時(shí)間后,數(shù)據(jù)通路控制單元會(huì)控制CCI電路撤銷idle狀態(tài)；
P5.CCI電路收到撤銷idle狀態(tài)后,返回ready有效，并開始接收cpu命令，至此完成了通路切換動(dòng)作。
5.根據(jù)權(quán)利要求1所述的一種多簇處理器，其特征在于：所述復(fù)數(shù)個(gè)多核CPU處理器單元、CCI電路、系統(tǒng)地址空間，復(fù)數(shù)個(gè)簇內(nèi)多核CPU狀態(tài)采集單元、簇工作狀態(tài)監(jiān)控單元、數(shù)據(jù)通路控制單元、復(fù)數(shù)個(gè)通路選擇單元和直通通路單元均集成在一芯片內(nèi)。
6.一種多簇處理器的腳本設(shè)計(jì)和連接方法，其特征在于：提供如權(quán)利要求1所述的多簇處理器，則所述方法是先在腳本中需要列出每個(gè)多核CPU簇的總線類型和總線信號(hào)名稱，然后進(jìn)行自動(dòng)連接，該自動(dòng)連接的過程為：
Q1.通過腳本讀入每個(gè)多核CPU簇的總線信號(hào)；
Q2.將復(fù)數(shù)個(gè)多核CPU簇的總線信號(hào)分別對(duì)應(yīng)連接到一通路選擇單元,完成復(fù)數(shù)個(gè)多核CPU簇到通路選擇單元的連接；
Q3.將每個(gè)通路選擇單元輸出的兩組總線信號(hào)都分別連到CCI電路的總線信號(hào)和直通通路單元的總線信號(hào)；
Q4.將CCI電路的總線信號(hào)和直通通路單元的總線信號(hào)都作為master連接到系統(tǒng)地址空間；
Q5.將各通路選擇單元的輸入選擇控制信號(hào)接到數(shù)據(jù)通路控制單元的選擇控制輸出即完成了腳本的自動(dòng)連接工作。