技術(shù)編號(hào)：12469996
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種多簇處理器及其設(shè)計(jì)方法。背景技術(shù)隨著移動(dòng)電子設(shè)備的性能要求越來越高，多核處理器結(jié)構(gòu)已經(jīng)很普及，同時(shí),為了平衡功耗和性能,多處理器簇(簇)的big-little結(jié)構(gòu)開始應(yīng)用,這種多處理器簇的結(jié)構(gòu),將處理器分為高性能和低功耗兩個(gè)處理器簇,每個(gè)簇中都包含多個(gè)CPU,比如4核A72加上4核A53的雙簇big-little處理器結(jié)構(gòu)。而big-little結(jié)構(gòu)帶來了一個(gè)新的問題,就是多簇處理器之間的cache一致性保證,為了解決這個(gè)問題，很多公司給出了解決方案，比較典型的就是ARM的CCI4...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。