1.一種驗(yàn)證平臺CPU參考模型設(shè)計(jì)方法，其特征在于，包括步驟：
對待測試設(shè)備與CPU的輸入/輸出接口進(jìn)行分類，區(qū)分CPU訪問接口與內(nèi)部邏輯接口；
對所述CPU訪問接口中接口信號的訪問協(xié)議以及時序進(jìn)行監(jiān)測、并對所述CPU的訪問操作行為進(jìn)行統(tǒng)計(jì)，獲得監(jiān)測統(tǒng)計(jì)數(shù)據(jù)；
將所述監(jiān)測統(tǒng)計(jì)數(shù)據(jù)分別更新至對所述CPU訪問接口預(yù)設(shè)的獨(dú)立驗(yàn)證環(huán)境變量和對所述內(nèi)部邏輯接口預(yù)設(shè)的獨(dú)立驗(yàn)證環(huán)境變量，獲得更新后的環(huán)境變量；
采用UVM樹狀結(jié)構(gòu)對所述CPU進(jìn)行驗(yàn)證平臺設(shè)計(jì)，獲得初始的驗(yàn)證平臺CPU參考模型；
將所述初始的驗(yàn)證平臺CPU參考模型中事務(wù)產(chǎn)生和接口操作分割，并根據(jù)所述更新后的環(huán)境變量訓(xùn)練所述初始的驗(yàn)證平臺CPU參考模型，獲得通用的驗(yàn)證平臺CPU參考模型。
2.根據(jù)權(quán)利要求1所述的驗(yàn)證平臺CPU參考模型設(shè)計(jì)方法，其特征在于，所述初始的驗(yàn)證平臺CPU參考模型中設(shè)置有驅(qū)動CPU模塊和事務(wù)序列CPU模塊；
所述將所述初始的驗(yàn)證平臺CPU參考模型中事務(wù)產(chǎn)生和接口操作分割的步驟包括：
在所述初始的驗(yàn)證平臺CPU參考模型中通過所述事務(wù)序列CPU模塊控制事務(wù)產(chǎn)生操作，并通過所述驅(qū)動CPU模塊控制接口操作。
3.根據(jù)權(quán)利要求2所述的驗(yàn)證平臺CPU參考模型設(shè)計(jì)方法，其特征在于，所述通過所述事務(wù)序列CPU模塊控制事務(wù)產(chǎn)生操作的步驟包括：
識別事務(wù)產(chǎn)生模式，所述事務(wù)產(chǎn)生模式包括frontdoor模式和txt模式；
當(dāng)所述事務(wù)產(chǎn)生模式為frontdoor模式時，通過所述事務(wù)序列CPU模塊直接控制事務(wù)產(chǎn)生操作，當(dāng)所述事務(wù)產(chǎn)生模式為txt模式時，通過所述事務(wù)序列CPU模塊以文本讀入方式控制事務(wù)產(chǎn)生操作。
4.根據(jù)權(quán)利要求2所述的驗(yàn)證平臺CPU參考模型設(shè)計(jì)方法，其特征在于，所述初始的驗(yàn)證平臺CPU參考模型中設(shè)置有基于UVM的標(biāo)準(zhǔn)傳輸通道；
在所述初始的驗(yàn)證平臺CPU參考模型中通過所述事務(wù)序列CPU模塊控制事務(wù)產(chǎn)生操作，并通過所述驅(qū)動CPU模塊控制接口操作的步驟之后還包括：
將所述事務(wù)序列CPU模塊產(chǎn)生的事務(wù)通過所述基于UVM的標(biāo)準(zhǔn)傳輸通道傳送至所述驅(qū)動CPU模塊。
5.根據(jù)權(quán)利要求1所述的驗(yàn)證平臺CPU參考模型設(shè)計(jì)方法，其特征在于，所述對待測試設(shè)備與CPU的輸入/輸出接口進(jìn)行分類，區(qū)分CPU訪問接口與內(nèi)部邏輯接口的步驟包括：
遍歷待測試設(shè)備與CPU的輸入/輸出接口；
將與所述CPU互聯(lián)的接口劃歸CPU訪問接口，其余接口劃歸內(nèi)部邏輯接口。
6.一種驗(yàn)證平臺CPU參考模型設(shè)計(jì)系統(tǒng)，其特征在于，包括：
接口區(qū)分模塊，用于對待測試設(shè)備與CPU的輸入/輸出接口進(jìn)行分類，區(qū)分CPU訪問接口與內(nèi)部邏輯接口；
監(jiān)測統(tǒng)計(jì)模塊，用于對所述CPU訪問接口中接口信號的訪問協(xié)議以及時序進(jìn)行監(jiān)測、并對所述CPU的訪問操作行為進(jìn)行統(tǒng)計(jì)，獲得監(jiān)測統(tǒng)計(jì)數(shù)據(jù)；
環(huán)境變量更新模塊，用于將所述監(jiān)測統(tǒng)計(jì)數(shù)據(jù)分別更新至對所述CPU訪問接口預(yù)設(shè)的獨(dú)立驗(yàn)證環(huán)境變量和對所述內(nèi)部邏輯接口預(yù)設(shè)的獨(dú)立驗(yàn)證環(huán)境變量，獲得更新后的環(huán)境變量；
初始設(shè)計(jì)模塊，用于采用UVM樹狀結(jié)構(gòu)對所述CPU進(jìn)行驗(yàn)證平臺設(shè)計(jì)，獲得初始的驗(yàn)證平臺CPU參考模型；
訓(xùn)練模塊，用于將所述初始的驗(yàn)證平臺CPU參考模型中事務(wù)產(chǎn)生和接口操作分割，并根據(jù)所述更新后的環(huán)境變量訓(xùn)練所述初始的驗(yàn)證平臺CPU參考模型，獲得通用的驗(yàn)證平臺CPU參考模型。
7.根據(jù)權(quán)利要求6所述的驗(yàn)證平臺CPU參考模型設(shè)計(jì)系統(tǒng)，其特征在于，所述初始的驗(yàn)證平臺CPU參考模型中設(shè)置有驅(qū)動CPU模塊和事務(wù)序列CPU模塊；
所述訓(xùn)練模塊包括：
操作單元，用于在所述初始的驗(yàn)證平臺CPU參考模型中通過所述事務(wù)序列CPU模塊控制事務(wù)產(chǎn)生操作，并通過所述驅(qū)動CPU模塊控制接口操作。
8.根據(jù)權(quán)利要求7所述的驗(yàn)證平臺CPU參考模型設(shè)計(jì)系統(tǒng)，其特征在于，所述訓(xùn)練模塊還包括：
事務(wù)產(chǎn)生模塊識別單元，用于識別事務(wù)產(chǎn)生模式，所述事務(wù)產(chǎn)生模式包括frontdoor模式和txt模式；
事務(wù)處理單元，用于當(dāng)所述事務(wù)產(chǎn)生模式為frontdoor模式時，通過所述事務(wù)序列CPU模塊直接控制事務(wù)產(chǎn)生操作，當(dāng)所述事務(wù)產(chǎn)生模式為txt模式時，通過所述事務(wù)序列CPU模塊以文本讀入方式控制事務(wù)產(chǎn)生操作。
9.根據(jù)權(quán)利要求7所述的驗(yàn)證平臺CPU參考模型設(shè)計(jì)系統(tǒng)，其特征在于，所述初始的驗(yàn)證平臺CPU參考模型中設(shè)置有基于UVM的標(biāo)準(zhǔn)傳輸通道；
所述訓(xùn)練模塊還包括：
傳輸單元，用于將所述事務(wù)序列CPU模塊產(chǎn)生的事務(wù)通過所述基于UVM的標(biāo)準(zhǔn)傳輸通道傳送至所述驅(qū)動CPU模塊。
10.根據(jù)權(quán)利要求6所述的驗(yàn)證平臺CPU參考模型設(shè)計(jì)系統(tǒng)，其特征在于，所述接口區(qū)分模塊包括：
遍歷單元，用于遍歷待測試設(shè)備與CPU的輸入/輸出接口；
劃歸單元，用于將與所述CPU互聯(lián)的接口劃歸CPU訪問接口，其余接口劃歸內(nèi)部邏輯接口。