技術(shù)總結(jié)
本發(fā)明公開一種基于卷積神經(jīng)網(wǎng)絡(luò)的加速處理單元,用于對局部數(shù)據(jù)進(jìn)行卷積運(yùn)算，所述局部數(shù)據(jù)包括多個(gè)多媒體數(shù)據(jù)，所述加速處理單元包括第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、乘法器、加法器和第一多路選擇器和第二多路選擇器。單個(gè)加速處理單元通過對第一多路選擇器和第二多路選擇器的控制，使得乘法器和加法器可重復(fù)使用，從而使得一個(gè)加速處理單元只需要一個(gè)乘法器和一個(gè)加法器即可完成卷積運(yùn)算，減少了乘法器和加法器的使用，在實(shí)現(xiàn)同樣的卷積運(yùn)算時(shí)，減少乘法器和加法器的使用將會(huì)提高處理速度并降低能耗，同時(shí)單個(gè)加速處理單元片上面積更小。

技術(shù)研發(fā)人員：宋博揚(yáng);趙秋奇;馬芝;劉記朋;韓宇菲;王明江
受保護(hù)的技術(shù)使用者：哈爾濱工業(yè)大學(xué)深圳研究生院;深圳集成電路設(shè)計(jì)產(chǎn)業(yè)化基地管理中心
文檔號(hào)碼：201610482653
技術(shù)研發(fā)日：2016.06.27
技術(shù)公布日：2016.12.07