本發(fā)明有關(guān)于一種快閃存儲器裝置，特別是一種快閃存儲器的廢料收集方法以及使用該方法的裝置。

背景技術(shù)：

快閃存儲器裝置通常分為NOR快閃裝置與NAND快閃裝置。NOR快閃裝置為隨機(jī)存取裝置，而可于地址腳位上提供任何的地址，用以存取NOR快閃裝置的主裝置(host)，并及時(shí)地由NOR快閃裝置的數(shù)據(jù)腳位上獲得儲存于該地址上的數(shù)據(jù)。相反地，NAND快閃裝置并非隨機(jī)存取，而是序列存取。NAND快閃裝置無法像NOR快閃裝置一樣，可以存取任何隨機(jī)地址，主裝置反而需要寫入序列的位元組(bytes)的值到NAND快閃裝置中，用以定義請求命令(command)的類型(如，讀取、寫入、抹除等)，以及用在此命令上的地址。地址可指向一個(gè)頁面(在快閃存儲器中的一個(gè)寫入作業(yè)的最小數(shù)據(jù)塊)或一個(gè)區(qū)塊(在快閃存儲器中的一個(gè)抹除作業(yè)的最小數(shù)據(jù)塊)。實(shí)際上，NAND快閃裝置通常從存儲器單元(memory cells)上讀取或?qū)懭胪暾臄?shù)頁數(shù)據(jù)。當(dāng)一整頁的數(shù)據(jù)從陣列讀取到裝置中的緩存器(buffer)后，藉由使用提取信號(strobe signal)順序地敲出(clock out)內(nèi)容，讓主單元可逐位元組或字元組(words)存取數(shù)據(jù)。

若區(qū)塊中的部分頁面的數(shù)據(jù)已經(jīng)不需要(亦稱為過期頁面)，則讀取這些區(qū)塊中儲存有效數(shù)據(jù)的頁面并重新寫入至另一個(gè)先前經(jīng)過抹除的空區(qū)塊。接著，這些釋放的區(qū)塊在經(jīng)過抹除作業(yè)后就可被用以寫入新數(shù)據(jù)。以上處理稱為廢料收集(GC,Garbage Collection)。廢料收集處理牽涉到讀取及重新寫入數(shù)據(jù)至快閃存儲器，也就是一次新的寫入前需要讀取完整個(gè)區(qū)塊的數(shù)據(jù)。然而，廢料收集耗費(fèi)大量的時(shí)間。因此，需要一種快閃存儲器的廢料收集方法以及使用該方法的裝置，用以減少存取時(shí)間。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提出一種快閃存儲器的廢料收集方法，由處理單元執(zhí)行，包含下列步驟。從多個(gè)儲存子單元讀取n*m個(gè)頁面的有效數(shù)據(jù)。反復(fù)執(zhí)行一個(gè)回圈，用以逐一驅(qū)動(dòng)儲存子單元以寫入m個(gè)頁面的有效數(shù)據(jù)，直到儲存子單元皆處于忙碌狀態(tài)為止。

本發(fā)明的實(shí)施例另提出一種快閃存儲器的廢料收集方法，由處理單元執(zhí)行，包含下列步驟。將n*m個(gè)頁面的有效數(shù)據(jù)的多個(gè)讀取命令進(jìn)行排程。除了接收相應(yīng)于最后的讀取命令及實(shí)體地址的有效數(shù)據(jù)外，于接收相應(yīng)于每一已傳送的數(shù)據(jù)讀取命令及實(shí)體地址的有效數(shù)據(jù)前，傳送下一數(shù)據(jù)讀取命令及實(shí)體地址給儲存子單元中的指定下一者。驅(qū)動(dòng)儲存子單元以寫入n*m個(gè)頁面的有效數(shù)據(jù)。

本發(fā)明的實(shí)施例提出一種快閃存儲器的廢料收集裝置，至少包含通道以及處理單元。通道耦接于多個(gè)儲存子單元，而處理單元耦接于通道。處理單元從儲存子單元讀取n*m個(gè)頁面的有效數(shù)據(jù)；以及反復(fù)執(zhí)行一個(gè)回圈，用以逐一驅(qū)動(dòng)上述儲存子單元以寫入m個(gè)頁面的有效數(shù)據(jù)，直到儲存子單元皆處于忙碌狀態(tài)為止。

本發(fā)明的實(shí)施例另提出一種快閃存儲器的廢料收集裝置，至少包含通道以及處理單元。通道耦接于多個(gè)儲存子單元，而處理單元耦接于通道。處理單元將n*m個(gè)頁面的有效數(shù)據(jù)的多個(gè)讀取命令進(jìn)行排程；除了接收相應(yīng)于最后一讀取命令及實(shí)體地址的有效數(shù)據(jù)外，于接收相應(yīng)于每一已傳送的數(shù)據(jù)讀取命令及實(shí)體地址的有效數(shù)據(jù)前，傳送下一數(shù)據(jù)讀取命令及實(shí)體地址給儲存子單元中的指定下一者；以及驅(qū)動(dòng)儲存子單元以寫入n*m個(gè)頁面的有效數(shù)據(jù)。

其中，n代表共享一個(gè)通道的儲存子單元的數(shù)量，m代表每一儲存子單元的最小寫入頁面的數(shù)量。

附圖說明

圖1是依據(jù)本發(fā)明實(shí)施例的快閃存儲器的系統(tǒng)架構(gòu)示意圖。

圖2是依據(jù)本發(fā)明實(shí)施例的快閃存儲器中的儲存單元示意圖。

圖3是依據(jù)本發(fā)明實(shí)施例的存取介面與儲存單元的方塊圖。

圖4是依據(jù)本發(fā)明實(shí)施例的一個(gè)存取子介面與多個(gè)儲存子單元的連接示意圖。

圖5是依據(jù)本發(fā)明實(shí)施例的執(zhí)行于處理單元中的快閃存儲器的廢料收集方法流程圖。

圖6是依據(jù)本發(fā)明實(shí)施例的廢料收集處理示意圖。

圖7是依據(jù)本發(fā)明實(shí)施例的執(zhí)行于處理單元中的快閃存儲器的廢料收集方法流程圖。

圖8是依據(jù)本發(fā)明實(shí)施例的廢料收集處理示意圖。

圖9A及9B是依據(jù)本發(fā)明實(shí)施例的執(zhí)行于處理單元中的快閃存儲器的廢料收集方法流程圖。

符號說明

10 系統(tǒng)；

110 處理單元；

130 動(dòng)態(tài)隨機(jī)存取存儲器；

150 存取介面；

160 主裝置；

170 存取介面；

170_0～170_j 存取子介面；

180 儲存單元；

180_0_0～180_j_i 儲存子單元；

210 存儲器單元陣列；

220 行解碼單元；

230 列編碼單元；

240 地址單元；

250 數(shù)據(jù)緩存器；

410_0 數(shù)據(jù)線；

420_0_0～420_0_i 芯片致能控制信號；

CE0～CE4 儲存子單元；

R0從CE0接收數(shù)據(jù)的時(shí)間；

R1從CE1接收數(shù)據(jù)的時(shí)間；

R2從CE2接收數(shù)據(jù)的時(shí)間；

R3從CE3接收數(shù)據(jù)的時(shí)間；

S511～S557 方法步驟；

S711～S791 方法步驟；

S911～S977 方法步驟；

T61 讀取數(shù)據(jù)的時(shí)間區(qū)間；

T63 寫入數(shù)據(jù)的時(shí)間區(qū)間；

T81 讀取數(shù)據(jù)的時(shí)間區(qū)間；

T83 寫入數(shù)據(jù)的時(shí)間區(qū)間；

tR 儲存子單元準(zhǔn)備數(shù)據(jù)的時(shí)間；

tProg 儲存子單元實(shí)際寫入數(shù)據(jù)的時(shí)間；

W0傳送數(shù)據(jù)至CE0的時(shí)間；

W1傳送數(shù)據(jù)至CE1的時(shí)間；

W2傳送數(shù)據(jù)至CE2的時(shí)間；

W3傳送數(shù)據(jù)至CE3的時(shí)間。

具體實(shí)施方式

以下說明是為完成發(fā)明的較佳實(shí)現(xiàn)方式，其目的在于描述本發(fā)明的基本精神，但并不用以限定本發(fā)明。實(shí)際的發(fā)明內(nèi)容必須參考之后的權(quán)利要求范圍。

必須了解的是，使用于本說明書中的“包含”、“包括”等詞，是用以表示存在特定的技術(shù)特征、數(shù)值、方法步驟、作業(yè)處理、元件以及/或組件，但并不排除可加上更多的技術(shù)特征、數(shù)值、方法步驟、作業(yè)處理、元件、組件，或以上的任意組合。

于權(quán)利要求中使用如“第一”、“第二”、“第三”等詞是用來修飾權(quán)利要求中的元件，并非用來表示之間具有優(yōu)先權(quán)順序，先行關(guān)系，或者是一個(gè)元件先于另一個(gè)元件，或者是執(zhí)行方法步驟時(shí)的時(shí)間先后順序，僅用來區(qū)別具有相同名字的元件。

圖1是依據(jù)本發(fā)明實(shí)施例的快閃存儲器的系統(tǒng)架構(gòu)示意圖。快閃存儲器的系統(tǒng)架構(gòu)10中包含處理單元110，用以寫入數(shù)據(jù)到儲存單元180中的指定地址，以及從儲存單元180中的指定地址讀取數(shù)據(jù)。詳細(xì)來說，處理單元110透過存取介面170寫入數(shù)據(jù)到儲存單元180中的指定地址，以及從儲存單元180中的指定地址讀取數(shù)據(jù)。系統(tǒng)架構(gòu)10使用數(shù)個(gè)電子信號來協(xié)調(diào)處理單元110與儲存單元180間的數(shù)據(jù)與命令傳遞，包含數(shù)據(jù)線(data line)、時(shí)脈信號(clock signal)與控制信號(control signal)。數(shù)據(jù)線可用以傳遞命令、地址、讀出及寫入的數(shù)據(jù)；控制信號線可用以傳遞芯片致能(chip enable,CE)、地址提取致能(address latch enable,ALE)、命令提取致能(command latch enable,CLE)、寫入致能(write enable,WE)等控制信號。存取介 面170可采用雙倍數(shù)據(jù)率(double data rate,DDR)通訊協(xié)定與儲存單元180溝通，例如，開放NAND快閃(open NAND flash interface,ONFI)、雙倍數(shù)據(jù)率開關(guān)(DDR toggle)或其他介面。處理單元110另可使用存取介面150透過指定通訊協(xié)定與主裝置160進(jìn)行溝通，例如，通用串行總線(universal serial bus,USB)、先進(jìn)技術(shù)附著(advanced technology attachment,ATA)、串行先進(jìn)技術(shù)附著(serial advanced technology attachment,SATA)、快速周邊元件互聯(lián)(peripheral component interconnect express,PCI-E)或其他介面。

圖2是依據(jù)本發(fā)明實(shí)施例的快閃存儲器中的儲存單元示意圖。儲存單元180可包含由MxN個(gè)存儲器單元(memory cells)組成的陣列(array)210，而每一個(gè)存儲器單元儲存至少一個(gè)位元(bit)的資訊?？扉W存儲器可以是NAND型快閃存儲器，或其他種類的快閃存儲器。為了正確存取資訊，行解碼單元220用以選擇存儲器單元陣列210中指定的行，而列編碼單元230用以選擇指定行中一定數(shù)量的位元組的數(shù)據(jù)作為輸出。地址單元240提供行資訊給行解碼器220，其中定義了選擇存儲器單元陣列210中的那些行。相似地，列解碼器230則根據(jù)地址單元240提供的列資訊，選擇存儲器單元陣列210的指定行中一定數(shù)量的列進(jìn)行讀取或?qū)懭氩僮?。行可稱為為字元線(wordline)，列可稱為位元線(bitline)。數(shù)據(jù)緩存器(data buffer)250可儲存從存儲器單元陣列210讀取出的數(shù)據(jù)，或欲寫入存儲器單元陣列210中的數(shù)據(jù)。存儲器單元可為單層式單元(single-level cells,SLCs)、多層式單元(multi-level cells,MLCs)或三層式單元(triple-level cells,TLCs)。

儲存單元180可包含多個(gè)儲存子單元，每一個(gè)儲存子單元實(shí)施于一個(gè)晶粒(die)上，各自使用關(guān)聯(lián)的存取子介面與處理單元110進(jìn)行溝通。圖3是依據(jù)本發(fā)明實(shí)施例的存取介面與儲存單元的方塊圖。快閃存儲器10可包含j+1個(gè)存取子介面170_0至170_j，存取子介面又可稱為通道(channel)，每一個(gè)存取子介面連接i+1個(gè)儲存子單元。換句話說，i+1個(gè)儲存子單元共享一個(gè)存取子介面。例如，當(dāng)快閃存儲器10包含4個(gè)通道(j＝3)且每一個(gè)通道連接4個(gè)儲存單元(i＝3)時(shí)，快閃存儲器10一共擁有16個(gè)儲存單元180_0_0至180_j_i。處理單元110可驅(qū)動(dòng)存取子介面170_0至170_j中之一者，從指定的儲存子單元讀取數(shù)據(jù)。每個(gè)儲存子單元擁有獨(dú)立的芯片致能(CE,Chip Enable)控制信號。換句話說，當(dāng)欲對指定的儲存子單元進(jìn)行數(shù)據(jù)讀取或?qū)懭霑r(shí)，需要驅(qū)動(dòng)關(guān)聯(lián)的存取子介面致能此儲存子單元的芯片致能控制信號。圖4是依據(jù)本發(fā)明實(shí)施例的一個(gè)存取子介面與多個(gè)儲存子單元的連接示意圖。處理 單元110可透過存取子介面170_0使用獨(dú)立的芯片致能控制信號420_0_0至420_0_i來從連接的儲存子單元180_0_0至180_0_i中選擇出其中一者，接著，透過共享的數(shù)據(jù)線410_0傳送命令或數(shù)據(jù)給選擇出的儲存子單元，或者從選擇出的儲存子單元接收指定位置上的數(shù)據(jù)。

主裝置160可透過存取介面150提供邏輯區(qū)塊地址(LBA,Logical Block Address)給處理單元110，用以指示寫入或讀取特定區(qū)域的數(shù)據(jù)。存取介面170為最佳化數(shù)據(jù)寫入的效率，可將一段具有連續(xù)邏輯區(qū)塊地址的數(shù)據(jù)分散地?cái)[放在不同儲存子單元中的不同區(qū)域。因此，需要一個(gè)對照表(又稱為H2F表)，用以指出每個(gè)邏輯區(qū)塊地址的數(shù)據(jù)實(shí)際上存放在哪個(gè)儲存子單元中的哪個(gè)位置。于一種實(shí)施方式中，可于動(dòng)態(tài)隨機(jī)存取存儲器130中配置足夠大的空間來儲存此對照表。

假設(shè)n個(gè)儲存子單元共享一個(gè)通道，一個(gè)儲存子單元的最小寫入單位為m個(gè)頁面。為了讓廢料收集處理的數(shù)據(jù)寫入更有效率，本發(fā)明實(shí)施例從數(shù)個(gè)區(qū)塊中讀取n*m個(gè)頁面的有效數(shù)據(jù)，接著，逐一驅(qū)動(dòng)儲存子單元寫入m個(gè)頁面的有效數(shù)據(jù)，直到所有儲存子單元皆處于忙碌狀態(tài)(busy state)為止。于此須注意的是，當(dāng)m個(gè)頁面的有效數(shù)據(jù)傳送至一個(gè)儲存子單元完畢后，不需要等待儲存子單元執(zhí)行完實(shí)體寫入作業(yè)即可傳送另外m個(gè)頁面的有效數(shù)據(jù)給下一個(gè)儲存子單元。透過以上的設(shè)計(jì)，可讓處理單元110于一個(gè)儲存子單元執(zhí)行實(shí)體寫入作業(yè)的期間傳送數(shù)據(jù)給下一個(gè)儲存子單元，并且在所有儲存子單元執(zhí)行實(shí)體寫入作業(yè)的期間，轉(zhuǎn)而執(zhí)行其他的運(yùn)算作業(yè)。圖5是依據(jù)本發(fā)明實(shí)施例的執(zhí)行于處理單元中的快閃存儲器的廢料收集方法流程圖。處理單元110經(jīng)由存取介面170讀取n*m個(gè)頁面的有效數(shù)據(jù)并儲存于動(dòng)態(tài)隨機(jī)存取存儲器130后(步驟S511)，初始化變數(shù)k(k＝k0)(步驟S513)。其中，除了有效數(shù)據(jù)外，讀取區(qū)塊另包含過期數(shù)據(jù)。k0為一個(gè)常數(shù)，介于0至n-1之間，用以指示第一個(gè)寫入數(shù)據(jù)的儲存子單元的編號。于此須注意的是，動(dòng)態(tài)隨機(jī)存取存儲器130擁有足夠大的空間來儲存n*m個(gè)頁面的有效數(shù)據(jù)。于步驟S511，處理單元可依據(jù)動(dòng)態(tài)隨機(jī)存取存儲器130中的H2F表取得n*m個(gè)頁面的有效數(shù)據(jù)的實(shí)體地址并且驅(qū)動(dòng)儲存單元180從這些實(shí)體地址讀取數(shù)據(jù)。接著，處理單元110反復(fù)執(zhí)行一個(gè)回圈(步驟S531至S557)，直到n*m個(gè)頁面的有效數(shù)據(jù)都寫入儲存單元180為止。

于每一回合中，處理單元110從動(dòng)態(tài)隨機(jī)存取存儲器130讀取m個(gè)頁面的有效數(shù)據(jù)，以及經(jīng)由存取介面170傳送數(shù)據(jù)寫入命令及實(shí)體地址給第k個(gè)儲存子單元 (步驟S531)。參考圖4。舉例來說，于步驟S531，處理單元110可透過存取子介面170_0致能獨(dú)立的芯片致能控制信號420_0_0至420_0_i中的指定一者，用以從儲存子單元180_0_0至180_0_i中選擇出第k個(gè)儲存子單元，接著，透過共享的數(shù)據(jù)線410_0傳送數(shù)據(jù)寫入命令及實(shí)體地址給選擇出的第k個(gè)儲存子單元。于此須注意的是，實(shí)體地址指示同一個(gè)區(qū)塊的m個(gè)頁面。接著，處理單元110傳送m個(gè)頁面的有效數(shù)據(jù)給第k個(gè)儲存子單元(步驟S533)，以及傳送開始寫入信號給第k個(gè)儲存子單元，用以指示開始執(zhí)行實(shí)體寫入作業(yè)(步驟S535)。參考第4圖。舉例來說，于步驟S533，處理單元110可透過共享的數(shù)據(jù)線410_0傳送m個(gè)頁面的有效數(shù)據(jù)給選擇出的第k個(gè)儲存子單元。舉例來說，于步驟S535，處理單元110可轉(zhuǎn)態(tài)(toggle)相應(yīng)于第k個(gè)儲存子單元的寫入致能(WE,Write Enable)信號，用以指示開始執(zhí)行實(shí)體寫入作業(yè)。當(dāng)?shù)趉個(gè)儲存子單元接收到處理單元110的指示后，進(jìn)入忙碌狀態(tài)并執(zhí)行實(shí)體寫入作業(yè)，用以將m個(gè)頁面的有效數(shù)據(jù)寫入指定的實(shí)體地址。接著，當(dāng)尚未完成整個(gè)寫入作業(yè)時(shí)(步驟S551中”否”的路徑)，處理單元110將變數(shù)k加1(步驟S553)，以及判斷變數(shù)k是否大于或等于n(步驟S555)。若是，處理單元110將變數(shù)k設(shè)為0(步驟S557)，并接著驅(qū)動(dòng)第0個(gè)儲存子單元寫入m個(gè)頁面的有效數(shù)據(jù)(步驟S531至S553)。否則，處理單元110接著驅(qū)動(dòng)第k個(gè)儲存子單元寫入m個(gè)頁面的有效數(shù)據(jù)(步驟S531至S553)。當(dāng)完成整個(gè)寫入作業(yè)時(shí)(步驟S551中”是”的路徑)，處理單元110結(jié)束n*m個(gè)頁面的廢料收集處理。

圖6是依據(jù)本發(fā)明實(shí)施例的廢料收集處理示意圖。假設(shè)4個(gè)儲存子單元共享一個(gè)通道，一個(gè)儲存子單元的最小寫入單位為2個(gè)頁面，每個(gè)頁面可包含4K、8K或16K或其他長度的位元組數(shù)據(jù)。參考圖4及圖5。于步驟S511，處理單元110可于時(shí)間區(qū)間T61透過存取介面170從4個(gè)儲存子單元(表示為CE0至CE3)讀取8(4x2)個(gè)頁面的有效數(shù)據(jù)，以及儲存于動(dòng)態(tài)隨機(jī)存取存儲器130。詳細(xì)來說，處理單元110透過共享的數(shù)據(jù)線410_0發(fā)送數(shù)據(jù)讀取命令以及實(shí)體地址給指定的儲存子單元后，等待一段時(shí)間tR(例如，30、40或70微秒(μs))，用以讓儲存子單元準(zhǔn)備實(shí)體地址上的數(shù)據(jù)。接著，處理單元110于一段時(shí)間Rx(例如，45或50微秒(μs))透過共享的數(shù)據(jù)線410_0接收指定頁面的數(shù)據(jù)，x可為0至3中之任一者。為了縮短廢料收集處理中的數(shù)據(jù)寫入時(shí)間T63，于步驟S531至S535，處理單元110可于一段時(shí)間Wx(例如，90或100微秒(μs))透過存取介面170傳送數(shù)據(jù)寫入命令、實(shí)體地址及開始寫入信號給指定的儲存子單元后，不需等待此儲存子單元執(zhí)行完實(shí)體寫入作業(yè)， 隨即透過存取介面170傳送數(shù)據(jù)寫入命令、實(shí)體地址及開始寫入信號給下一個(gè)的儲存子單元，x可為0至3中的任一者。儲存子單元于時(shí)間區(qū)間tProg(例如，1200、1250或1300微秒(μs))執(zhí)行實(shí)體寫入作業(yè)，并且可于結(jié)束時(shí)通知處理單元110實(shí)體寫入作業(yè)是否成功。當(dāng)實(shí)體寫入作業(yè)成功時(shí)，處理單元110可更新動(dòng)態(tài)隨機(jī)存取存儲器130中的H2F表，用以反應(yīng)實(shí)體寫入作業(yè)的結(jié)果。

為了讓廢料收集處理的數(shù)據(jù)讀取更有效率，本發(fā)明實(shí)施例先將n*m個(gè)頁面的有效數(shù)據(jù)的多個(gè)讀取命令及實(shí)體地址進(jìn)行排程，并在除了接收相應(yīng)于最后一個(gè)讀取命令及實(shí)體地址的有效數(shù)據(jù)外，于接收相應(yīng)于一個(gè)已傳送的數(shù)據(jù)讀取命令及實(shí)體地址的有效數(shù)據(jù)前，傳送下一個(gè)數(shù)據(jù)讀取命令及實(shí)體地址給下一個(gè)指定的儲存子單元。透過以上的設(shè)計(jì)，使得從儲存子單元讀取有效數(shù)據(jù)的時(shí)間可緊密地安排在一起，縮短如圖6所示讀取二個(gè)頁面間的空閑時(shí)間(idle time)。圖7是依據(jù)本發(fā)明實(shí)施例的執(zhí)行于處理單元中的快閃存儲器的廢料收集方法流程圖。首先，處理單元110排程讀取n*m個(gè)頁面的有效數(shù)據(jù)的命令，以及初始化變數(shù)l(l＝0)，其中變數(shù)l用以指示讀取命令的編號(步驟S711)。于步驟S711，處理單元可依據(jù)動(dòng)態(tài)隨機(jī)存取存儲器130中的H2F表取得n*m個(gè)頁面的有效數(shù)據(jù)的實(shí)體地址，并據(jù)以排程數(shù)據(jù)讀取命令。接著，處理單元110經(jīng)由存取介面170傳送第l個(gè)(亦即是第0個(gè))數(shù)據(jù)讀取命令及實(shí)體地址給相應(yīng)的儲存子單元(步驟S713)。接著，處理單元110反復(fù)執(zhí)行一個(gè)回圈(步驟S731至S751)，直到n*m個(gè)頁面的有效數(shù)據(jù)的數(shù)據(jù)讀取命令都傳送給儲存單元180為止。

于每一回合中，處理單元110經(jīng)由存取介面170傳送第l+1個(gè)數(shù)據(jù)讀取命令及實(shí)體地址給相應(yīng)的儲存子單元后(步驟S731)，從相應(yīng)的儲存子單元接收相應(yīng)于第l個(gè)數(shù)據(jù)讀取命令及實(shí)體地址的有效數(shù)據(jù)(步驟S733)，儲存讀取的有效數(shù)據(jù)至動(dòng)態(tài)隨機(jī)存取存儲器130(步驟S735)，以及將變數(shù)l加一(步驟S737)。接著，處理單元110判斷變數(shù)l是否大于或等于n*m(步驟S751)。若否，則處理單元110繼續(xù)經(jīng)由存取介面170傳送第l+1個(gè)數(shù)據(jù)讀取命令及實(shí)體地址給相應(yīng)的儲存子單元，用以進(jìn)行下一回合的有效數(shù)據(jù)讀取(步驟S731)。若是，處理單元從相應(yīng)的儲存子單元接收相應(yīng)于第l個(gè)數(shù)據(jù)讀取命令及實(shí)體地址的有效數(shù)據(jù)(步驟S771)，以及儲存讀取的有效數(shù)據(jù)至動(dòng)態(tài)隨機(jī)存取存儲器130(步驟S773)。

處理單元110讀取完n*m個(gè)頁面的有效數(shù)據(jù)并儲存至動(dòng)態(tài)隨機(jī)存與存儲器130后，經(jīng)由存取介面170將n*m個(gè)頁面的有效數(shù)據(jù)寫入儲存單元180(步驟S791)。

圖8是依據(jù)本發(fā)明實(shí)施例的廢料收集處理示意圖。假設(shè)4個(gè)儲存子單元共享一個(gè)通道，一個(gè)儲存子單元的最小寫入單位為2個(gè)頁面，每個(gè)頁面可包含4K、8K或16K或其他長度的位元組數(shù)據(jù)。參考圖4及圖7。時(shí)間區(qū)間T81為讀取n*m個(gè)頁面的有效數(shù)據(jù)的時(shí)間。于步驟S713，處理單元110透過共享的數(shù)據(jù)線410_0發(fā)送數(shù)據(jù)讀取命令以及實(shí)體地址給指定的儲存子單元。接著，反復(fù)執(zhí)行如步驟S731至S751的回圈，使得處理單元110透過共享的數(shù)據(jù)線410_0發(fā)送下一個(gè)數(shù)據(jù)讀取命令以及實(shí)體地址給指定的儲存子單元后，接著接收相應(yīng)于此數(shù)據(jù)讀取命令及實(shí)體地址的有效數(shù)據(jù)。例如，處理單元110透過共享的數(shù)據(jù)線410_0傳送數(shù)據(jù)讀取命令及實(shí)體地址給儲存子單元CE1，從儲存子單元CE0接收有效數(shù)據(jù)，傳送數(shù)據(jù)讀取命令及實(shí)體地址給儲存子單元CE3，從儲存子單元CE1接收有效數(shù)據(jù)，依此類推。于執(zhí)行完回圈后，處理單元110透過共享的數(shù)據(jù)線410_0從儲存子單元CE0接收最后的有效數(shù)據(jù)。比較圖6，使用圖7所示的方法，可縮短讀取二個(gè)頁面間的空閑時(shí)間。

圖9A及9B是依據(jù)本發(fā)明實(shí)施例的執(zhí)行于處理單元中的快閃存儲器的廢料收集方法流程圖。此方法兼?zhèn)淞藞D7所示的數(shù)據(jù)讀取效率及圖5所示的數(shù)據(jù)寫入效率。步驟S911至S943的詳細(xì)實(shí)施細(xì)節(jié)可參考圖7中步驟S711至S773的說明。步驟S951至步驟S971的詳細(xì)實(shí)施細(xì)節(jié)可參考圖5中步驟S513至S557的說明。

雖然圖1至4中包含了以上描述的元件，但不排除在不違反發(fā)明的精神下，使用更多其他的附加元件，已達(dá)成更佳的技術(shù)效果。此外，雖然圖5、7、9A及9B的流程圖采用指定的順序來執(zhí)行，但是在不違反發(fā)明精神的情況下，熟習(xí)此技藝人士可以在達(dá)到相同效果的前提下，修改這些步驟間的順序，所以，本發(fā)明并不局限于僅使用如上所述的順序。此外，熟悉本技術(shù)領(lǐng)域者亦可以將若干步驟整合為一個(gè)步驟，或者是除了這些步驟外，循序或平行地執(zhí)行更多步驟，本發(fā)明亦不因此而局限。

雖然本發(fā)明使用以上實(shí)施例進(jìn)行說明，但需要注意的是，這些描述并非用以限縮本發(fā)明。相反地，此發(fā)明涵蓋了熟悉本技術(shù)領(lǐng)域者顯而易見的修改與相似設(shè)置。所以，申請權(quán)利要求范圍須以最寬廣的方式解釋來包含所有顯而易見的修改與相似設(shè)置。