技術(shù)特征：

技術(shù)總結(jié)
本申請公開了一種用于控制包含不同類型存儲器的存儲系統(tǒng)的運行的電路。所述電路包括具有第一類型存儲元件和第一訪問時間的第一存儲器(208)；具有第二類型存儲元件和第二訪問時間的第二存儲器(212)，其中第二類型存儲元件與第一類型存儲元件的類型不同；使得能夠?qū)Φ谝淮鎯ζ?208)和第二存儲器(212)進行訪問的存儲器控制電路(203)；被耦接到第二存儲器的延遲緩沖器(214)，所述延遲緩沖器用于補償?shù)谝辉L問時間和第二訪問時間的時間差；以及用于合并第一存儲器的輸出與經(jīng)過延遲的第二存儲器的輸出來產(chǎn)生依序的輸出數(shù)據(jù)的電路(216)。本申請同時還公開了一種控制存儲系統(tǒng)運行的方法(圖7)。

技術(shù)研發(fā)人員：M·伯洛特;L·劉;K·A·維瑟斯
受保護的技術(shù)使用者：賽靈思公司
技術(shù)研發(fā)日：2015.11.24
技術(shù)公布日：2017.09.26