本發(fā)明的實施例涉及用于貫穿離子阱結(jié)構(gòu)的激光使用的基于微機電系統(tǒng)(mems)的三維離子阱裝置及其制造方法。

背景技術(shù)：

該部分記載的內(nèi)容僅用于提供本發(fā)明實施例的背景信息，而不用于構(gòu)成背景技術(shù)。

量子計算機使用不同于現(xiàn)有計算機的量子算法，相比于現(xiàn)有的運算方式，其處理速度有飛躍性增長。因量子運算技術(shù)的發(fā)達，現(xiàn)有的基于rsa(rivestshamiradleman)的加密技術(shù)變得容易被破解，因此，用于替代現(xiàn)有加密方式的量子密鑰分配(qkd)系統(tǒng)得到開發(fā)，而且已經(jīng)在個別公司得到商業(yè)化而使這些系統(tǒng)中得到實用。

目前，量子密鑰分配系統(tǒng)的最大局限性在于，由于一個光子通過光纖時的衰減，使通信時一次送出的距離受到限制。為了克服該缺點，需要使用量子中繼器(quantumrepeater)對信號進行放大，離子阱是制造量子中繼器所必需的量子存儲器的構(gòu)建方法中最受關(guān)注的方式。

離子阱的最基本的形狀如圖1的(a)所示，是由4個電極棒e1、e2、e3和e4組成的結(jié)構(gòu)，如圖1的(b)所示，e1和e4接地，對e2和e3施加高電壓的rf信號，生成電場時，基于電極棒e1、e2、e3和e4的四邊形區(qū)域的中間點受力，將基于這種平均力生成的勢(potential)稱為有質(zhì)動力勢(ponderomotivepotential)。

在圖1的(c)中描述的有質(zhì)動力勢與電極棒e1、e2、e3和e4間捕獲的電荷的符號無關(guān)。所述形成的勢持續(xù)地將欲遠離z軸的電荷引向中心，然而對于沿著z軸要將電荷粒子捕獲至哪個位置，則不是確定的。因此，為了在如圖1的(a)位置處捕獲帶電粒子，向e1和e4施加電壓使v1>v2的關(guān)系式成立而非將它們接地。

制造離子阱的方法有很多種，其中最受關(guān)注的是基于mems的三維離子阱。自從提出了將離子阱應(yīng)用于計算機的概念以來，基于mems的平面型離子阱芯片如圖2的(a)所示，以在硅基板上形成金屬電極的方式制作，其特征是，如圖2的(b)所示，在從離子阱裝置高達幾十至幾百微米處捕獲離子。與此相比，基于mems的三維離子阱技術(shù)通?？纱_保比平面阱芯片更高的位勢深度(potentialdepth)，從而可延長離子的壽命。

如圖3所示，基于mems的離子阱芯片在uhv(uitrahighvacuum,超高真空)下利用基于高電壓rf(radiofrequency)信號和dc(directcurrent)電壓形成的電場，捕獲離子。此時，rf電極被施加可達幾百伏特的高電壓。在rf電極中施加的rf信號不是高電壓時，可順利地施加，但是在rf電極中施加的rf信號為高電壓時，在rf電極和周圍電極之間，發(fā)生故障(breakdown)的可能性非常高。例如，rf電極和dc電極間發(fā)生故障時，rf電極和dc電極被破壞，從而不能使用離子阱芯片。

作為解決所述問題的方法之一，通過加寬rf電極和dc電極之間的間隔以解決潛在發(fā)生故障的問題，但卻降低了離子阱芯片的性能。因此，為了延長捕獲到的離子的壽命，有必要通過利用激光減少離子的動能來進行離子的冷卻。

在不影響現(xiàn)有的基于mems的三維離子阱芯片的性能范圍內(nèi)，作為解決發(fā)生故障的問題的限定的阱芯片的設(shè)計，為了在圖3的(a)所示的大小的離子阱芯片中對離子精密地且多樣地進行控制，增加電極數(shù)量，或者為了實現(xiàn)在硅基板的兩面通過鍍金制作電極的方式的離子阱芯片的小型化，最小化電極間隔的情況下，在硅構(gòu)成物的中央部捕獲離子。

因此，如圖3的(b)所示，激光可接近的范圍被限制為通過注入離子的間隙的區(qū)域，離子阱裝置中注入離子的間隙的大小越小發(fā)生激光散射的可能性越高，因此，縮小離子阱裝置的大小受到了限制。為了解決上述問題，為了最小化發(fā)生故障的可能性，需要制作用于使激光通過的另外的路徑。為此，為了貫穿離子阱裝置的內(nèi)部，需要形成用于將向離子阱裝置一側(cè)方向照射的激光從離子阱裝置內(nèi)的另一方向通過的孔，并且在形成孔時，使離子阱芯片不受損，或者需要開發(fā)可在已開有孔的狀態(tài)下，制造離子阱裝置的新工藝。

技術(shù)實現(xiàn)要素：

技術(shù)課題

為了解決上述問題，本發(fā)明的實施例的目的在于，為了減少三維離子阱所需的激光裝置的數(shù)量及防止激光散射引起的問題，通過生成貫穿離子阱機構(gòu)的激光路徑，在捕獲離子時利用激光對離子進行冷卻而防止激光的散射。

課題解決手段

為了實現(xiàn)所述的目的，在本發(fā)明的一實施例中，提供一種離子阱裝置，其在基板的上側(cè)或者下側(cè)包括第一rf電極軌、第二rf電極軌、一個以上的第一dc電極及一個以上的第二dc電極，其特征在于，所述基板在以所述離子阱裝置的寬度方向為基準而一側(cè)和另一側(cè)相隔一定距離而分離的空間內(nèi)形成離子阱，所述第一rf電極軌和所述第二rf電極軌沿著所述離子阱裝置的長度方向并行布置，所述第一rf電極軌位于所述一側(cè)的上部，所述一個以上的第二dc電極位于所述一側(cè)的下部，所述一個以上的第一dc電極位于所述另一側(cè)的上部，所述第二rf電極軌位于所述另一側(cè)的下部，具有從所述基板的一側(cè)或者另一側(cè)的外側(cè)面連接至所述阱區(qū)域的激光貫穿路徑。

為了實現(xiàn)所述的目的，在本發(fā)明的一實施例中，提供一種離子阱裝置的制造方法，其特征在于，該方法包括以下步驟：在半導(dǎo)體基板上蒸鍍導(dǎo)電膜而形成電極圖案，該電極圖案以預(yù)先設(shè)定的離子阱區(qū)域的位置為基準，布置第一rf電極軌、第二rf電極軌、一個以上的第一dc電極及一個以上的第二dc電極；為了在所述基板的內(nèi)部形成從所述基板的外側(cè)面連接至所述離子阱區(qū)域的激光貫穿路徑，在與所述激光貫穿路徑的位置對應(yīng)之處的基板的上側(cè)和下側(cè)形成多個工程孔；在與所述離子阱區(qū)域的位置對應(yīng)之處的基板上形成貫穿孔；以及沿著所述工程孔及所述貫穿孔形成所述離子阱區(qū)域和所述激光貫穿路徑。

為了實現(xiàn)所述的目的，在本發(fā)明的一實施例中，提供一種離子阱裝置的制造方法，其特征在于，該方法包括以下步驟：為了在所述基板內(nèi)部形成從所述基板的外側(cè)面連接至預(yù)先設(shè)定的離子阱區(qū)域的激光貫穿路徑，在與所述激光貫穿路徑的位置對應(yīng)之處的基板的上側(cè)和下側(cè)形成多個工程孔；沿著所述工程孔形成所述離子阱區(qū)域和所述激光貫穿路徑；在半導(dǎo)體基板上蒸鍍導(dǎo)電膜而形成電極圖案，該電極圖案以所述離子阱區(qū)域的位置為基準，布置第一rf電極軌、第二rf電極軌、一個以上的第一dc電極及一個以上的第二dc電極；以及在與所述離子阱區(qū)域的位置對應(yīng)之處的基板上形成貫穿孔，沿著所述貫穿孔形成所述離子阱區(qū)域。

如上所述，根據(jù)本發(fā)明的實施例中，提供一種離子阱裝置，其組件開有孔，用于使激光可接近三維離子阱中除間隙(slot)之外的其他方向，從而解決了現(xiàn)有三維離子阱芯片設(shè)計中為減少激光散射帶來的影響，導(dǎo)致離子阱裝置的大小受到限制的問題，減少離子阱中使用的激光的散射帶來的問題，具有有益的效果。

附圖說明

圖1是用于說明三維阱的原理的圖。

圖2是示出二維離子阱的一示例的圖。

圖3是示出三維離子阱的一示例的圖。

圖4是示出本發(fā)明的一實施例涉及的離子阱裝置400的圖。

圖5是示出從圖4中沿著a-a'線，在x方向上觀察的形狀的圖。

圖6是示出本發(fā)明的第一實施例涉及的離子阱的芯片制造方法的流程圖。

圖7是示出在執(zhí)行第一絕緣層和多晶硅層形成及構(gòu)圖步驟s610后的離子阱芯片的截面結(jié)構(gòu)的圖。

圖8是示出在執(zhí)行第二絕緣層形成及構(gòu)圖步驟s620后的離子阱芯片的截面結(jié)構(gòu)的圖。

圖9是示出在執(zhí)行第二導(dǎo)電膜形成步驟s630后的離子阱芯片的截面結(jié)構(gòu)的圖。

圖10是示出在執(zhí)行掩模圖案形成及構(gòu)圖步驟s640后的離子阱芯片的截面結(jié)構(gòu)的圖。

圖11是示出在執(zhí)行激光路徑蝕刻孔形成及蝕刻孔側(cè)壁保護膜形成步驟s650后的離子阱芯片的截面結(jié)構(gòu)的圖。

圖12是示出在執(zhí)行二氧化硅層構(gòu)圖及貫穿步驟s660后的離子阱芯片的截面結(jié)構(gòu)的圖。

圖13是示出在執(zhí)行激光貫穿路徑形成步驟s670后的離子阱芯片400的截面結(jié)構(gòu)的圖。

圖14是示出本發(fā)明的第二實施例涉及的離子阱芯片制造方法的流程圖。

圖15是示出在執(zhí)行激光路徑蝕刻孔形成及蝕刻孔側(cè)壁保護膜形成步驟s1410后的離子阱芯片的截面結(jié)構(gòu)的圖。

圖16是示出在執(zhí)行二氧化硅層構(gòu)圖及貫穿步驟s1420后的離子阱芯片的截面結(jié)構(gòu)的圖。

圖17是示出在執(zhí)行激光貫穿路徑形成步驟s1430后的離子阱芯片的截面結(jié)構(gòu)的圖。

圖18是示出在執(zhí)行多晶硅層形成步驟s1440后的離子阱芯片的截面結(jié)構(gòu)的圖。

圖19是示出在執(zhí)行內(nèi)部電極圖案形成步驟s1450后的離子阱芯片的截面結(jié)構(gòu)的圖。

圖20是示出在執(zhí)行絕緣層形成步驟s1460后的離子阱芯片的截面結(jié)構(gòu)的圖。

圖21是示出在執(zhí)行外部電極圖案形成步驟s1470后的離子阱芯片400的截面結(jié)構(gòu)的圖。

圖22是示出在執(zhí)行離子阱區(qū)域貫穿步驟s1480后的離子阱芯片400的截面結(jié)構(gòu)的圖。

圖23是示出在執(zhí)行離子阱區(qū)域和激光路徑連接步驟s1490后的離子阱芯片400的截面結(jié)構(gòu)的圖。

具體實施方式

以下參照附圖對本實施例進行詳細說明。

圖4是示出本發(fā)明的一實施例涉及的離子阱裝置400的圖，圖5是示出從圖4中沿著a-a'線，在x方向上觀察的形狀的圖。

如圖4所示，本發(fā)明的一實施例涉及的離子阱裝置400包括半導(dǎo)體基板410、形成在半導(dǎo)體基板410上的一個以上的第一dc電極420、一個以上的第二dc電極430、第一rf電極軌440、第二rf電極軌450及一個以上的側(cè)方dc電極461、462。

半導(dǎo)體基板410在以離子阱裝置400的寬度方向為基準而一側(cè)411和另一側(cè)412相隔一定距離而分離的空間內(nèi)形成離子阱區(qū)域480。其中，第一rf電極軌440位于一側(cè)411的上部，一個以上的第二dc電極430位于一側(cè)411的下部。而且，一個以上的第一dc電極420位于另一側(cè)412的上部，第二rf電極軌450位于另一側(cè)412的下部。

第一rf電極軌440和第二rf電極軌450沿著離子阱裝置400的長度方向并行布置。

如圖4所示，當一個以上的第一dc電極420和一個以上的第二dc電極430分別為多個時，一個以上的第一dc電極420和一個以上的第二dc電極430分別沿著離子阱裝置400的長度方向并行布置。

以第一rf電極軌440和第二rf電極軌450為基準，在離子阱區(qū)域480的相反一側(cè)分別以規(guī)定間隔排列有一個以上的側(cè)方dc電極461、462。

此外，在半導(dǎo)體基板410上具有從半導(dǎo)體基板410的一側(cè)411的外側(cè)面411-1照射的激光經(jīng)過離子阱區(qū)域480而通過半導(dǎo)體基板410的另一側(cè)412的外側(cè)面412-1的激光貫穿路徑471、472。如果激光貫穿路徑471、472穿過的方向與離子阱裝置400的寬度方向或者長度方向平行形成，則不易進行形成激光貫穿路徑471、472的工藝，因此，激光貫穿路徑471、472以離子阱裝置400的寬度方向和離子阱裝置400的長度方向之間的方向形成。如圖4和圖5所示，激光能夠以與寬度方向和長度方向形成一個平面的方向照射，但是本發(fā)明不限于此。

沿著激光貫穿路徑471、472的位置對應(yīng)的基板的上側(cè)或者下側(cè)位置，形成多個工程孔490。這樣的工程孔490可通過形成激光貫穿路徑471、472的工藝而形成。

其中，第一dc電極420和第二dc電極430，第一rf電極軌440和第二rf電極軌450及側(cè)方dc電極461、462分別與相應(yīng)的連接墊(未圖示)連接，可分別與dc電源、rf電源及gnd連接，這種情況對于本領(lǐng)域技術(shù)人員是顯而易見的，因此在圖4和圖5中對連接墊沒有進行另外的圖示且省略對其說明。

圖6是示出本發(fā)明的第一實施例涉及的離子阱的芯片制造方法的流程圖。

如圖6所示，本發(fā)明的第一實施例涉及的離子阱芯片的制造方法，包括第一絕緣層和多晶硅層形成及構(gòu)圖步驟s610；第二絕緣層形成及構(gòu)圖步驟s620；第二導(dǎo)電膜形成步驟s630；電極圖案和激光路徑上部構(gòu)圖步驟s640；激光路徑蝕刻孔形成及蝕刻孔側(cè)壁保護膜形成步驟s650；二氧化硅層構(gòu)圖及貫穿步驟s660；以及激光貫穿路徑形成步驟s670。

圖7是示出在執(zhí)行第一絕緣層和多晶硅層形成及構(gòu)圖步驟s610后的離子阱芯片的截面結(jié)構(gòu)的圖，圖8是示出在執(zhí)行第二絕緣層形成及構(gòu)圖步驟s620后的離子阱芯片的截面結(jié)構(gòu)的圖，圖9是示出在執(zhí)行第二導(dǎo)電膜形成步驟s630后的離子阱芯片的截面結(jié)構(gòu)的圖，圖10是示出在執(zhí)行電極圖案和激光路徑上部構(gòu)圖步驟s640后的離子阱芯片的截面結(jié)構(gòu)的圖，圖11是示出在執(zhí)行激光路徑蝕刻孔形成及蝕刻孔側(cè)壁保護膜形成步驟s650后的離子阱芯片的截面結(jié)構(gòu)的圖，圖12是示出在執(zhí)行二氧化硅層構(gòu)圖及貫穿步驟s660后的離子阱芯片的截面結(jié)構(gòu)的圖，圖13是示出在執(zhí)行激光貫穿路徑形成步驟s670后的離子阱芯片400的截面結(jié)構(gòu)的圖。

如圖7所示，在第一絕緣層和第一導(dǎo)電膜形成及構(gòu)圖步驟s610中，在硅基板410的上表面及背面上利用濕式氧化(wetoxidation)分別生成作為第一絕緣層710、720的二氧化硅層，使它們與硅基板410絕緣后，利用低壓化學(xué)汽相淀積(lpcvd)來蒸鍍要作為內(nèi)部方向電極使用的多晶硅(poly-si)層，利用pocl3涂布，形成第一導(dǎo)電膜730、740。在形成第一導(dǎo)電膜730、740后，為了使第一dc電極420和第二dc電極430，第一rf電極440和第二rf電極450電極形成作為內(nèi)部電極部分使用的部分，利用等離子干式蝕刻方法在上表面和背面上對第一導(dǎo)電膜730、740進行構(gòu)圖。

如圖8所示，在第二絕緣層形成及構(gòu)圖步驟s620中，在上表面和背面上利用等離子化學(xué)氣相蒸鍍(pecvd)方法蒸鍍正硅酸乙酯(teos)而分別形成第二絕緣層810、820，在第二絕緣層810、820中對與阱區(qū)域480和電極圖案相應(yīng)的部分進行構(gòu)圖，形成用于制造dc電極420、430及rf電極440、450的側(cè)壁電極部分及外部電極部分的基礎(chǔ)。

如圖9所示，在第二導(dǎo)電膜形成步驟s630中，為了在上表面和背面上分別形成dc電極420、430及rf電極440、450的側(cè)壁電極部分和外部電極部分，利用lpcvd蒸鍍多晶硅層，利用pocl3進行涂布，在上表面和背面上分別形成第二導(dǎo)電膜910、920。

如圖10所示，在電極圖案和激光路徑上部構(gòu)圖步驟s640中，在上表面和背面分別利用pecvd方法蒸鍍teos，利用硬掩模并利用基于等離子的干式蝕刻方法，去除與阱區(qū)域480相應(yīng)的teos，dc電極420、430及rf電極440、450的側(cè)壁及外部電極部分之外的區(qū)域的teos，從而形成掩模圖案。形成掩模圖案后，按照掩模圖案，以dc電極420、430及rf電極440、450的外部電極部分的形狀利用等離子干式蝕刻法對第二導(dǎo)電膜910、920進行構(gòu)圖，同樣利用等離子干式蝕刻法對上表面和背面的第二絕緣層810、820及第一導(dǎo)電膜730、740進行構(gòu)圖。

如圖11所示，在激光路徑蝕刻孔形成及蝕刻孔側(cè)壁保護膜形成步驟s650中，利用等離子干式蝕刻法去除與阱區(qū)域480相應(yīng)的區(qū)域的第一導(dǎo)電膜730、740，利用深反應(yīng)離子刻蝕(drie)工藝，沿著激光路徑對與激光路徑對應(yīng)的硅基板410的上表面和背面區(qū)域利用等離子干式蝕刻法以一定的間隔構(gòu)圖成具有一定深度的蝕刻孔1110(etchhole)后，為了保護蝕刻孔的側(cè)壁，在蝕刻孔內(nèi)利用濕式進行氧化形成二氧化硅層1120的工藝。

如圖12所示，在二氧化硅層構(gòu)圖及貫穿步驟s660中，利用等離子干式蝕刻法蝕刻并去除阱區(qū)域480和蝕刻孔的側(cè)壁之外的區(qū)域的二氧化硅層后，重新對相應(yīng)區(qū)域進心drie工藝，上下貫穿硅基板410。

如圖13所示，在激光貫穿路徑形成步驟s670中，進行利用硅基板410的結(jié)晶面的特性的硅濕式蝕刻(sbm過程)，將通過構(gòu)圖而露出的硅基板410區(qū)域，按照構(gòu)成硅基板410的硅的111界面而去除，生成到達工程孔490的內(nèi)部和離子阱區(qū)域480的激光貫穿路徑471、472，對激光貫穿路徑471、472中到達離子阱區(qū)域480的區(qū)域進行二氧化硅濕式蝕刻工藝，從而去除該區(qū)域的二氧化硅層1120，利用teos濕式蝕刻工藝，去除在上表面和背面形成的蝕刻基板用掩模圖案1010、1020，去除用于分離第一rf電極軌440和側(cè)方dc電極461之間的導(dǎo)電膜，去除用于分離第二rf電極軌450和側(cè)方dc電極462之間的導(dǎo)電膜。

圖14是示出本發(fā)明的第二實施例涉及的離子阱芯片制造方法的流程圖。

如圖14所示，本發(fā)明法第二實施例涉及的離子阱芯片的制造方法包括激光路徑蝕刻孔形成和蝕刻孔側(cè)壁保護膜形成步驟s1410；二氧化硅層構(gòu)圖及貫穿步驟s1420；激光貫穿路徑形成步驟s1430；多晶硅層形成步驟s1440；內(nèi)部電極圖案形成步驟s1450；絕緣層形成步驟s1460；外部電極圖案形成步驟s1470；離子阱區(qū)域貫穿步驟s1480；以及離子阱區(qū)域和激光貫穿路徑連接步驟s1490。

圖15是示出在執(zhí)行激光路徑蝕刻孔形成及蝕刻孔側(cè)壁保護膜形成步驟s1410后的離子阱芯片的截面結(jié)構(gòu)的圖，圖16是示出在執(zhí)行二氧化硅層構(gòu)圖及貫穿步驟s1420后的離子阱芯片的截面結(jié)構(gòu)的圖，圖17是示出在執(zhí)行激光貫穿路徑形成步驟s1430后的離子阱芯片的截面結(jié)構(gòu)的圖，圖18是示出在執(zhí)行多晶硅層形成步驟s1440后的離子阱芯片結(jié)構(gòu)的截面圖，圖19是圖示在執(zhí)行形成內(nèi)部電極圖案的步驟s1450后的離子阱芯片的截面結(jié)構(gòu)的圖，圖20是示出在執(zhí)行絕緣層形成步驟s1460后的離子阱芯片的截面結(jié)構(gòu)的圖，圖21是示出外部電極圖案形成步驟s1470后的離子阱芯片400的截面結(jié)構(gòu)的圖，圖22是示出在執(zhí)行離子阱區(qū)域貫穿步驟s1480后的離子阱芯片400的截面結(jié)構(gòu)的圖，圖23是示出在執(zhí)行離子阱區(qū)域和激光路徑連接步驟s1490后的離子阱芯片400的截面結(jié)構(gòu)的圖。

如圖15所示，在激光路徑蝕刻孔形成及蝕刻孔側(cè)壁保護膜形成步驟s1410中，利用pecvd方法蒸鍍teos，在與激光路徑對應(yīng)的基板101的上部區(qū)域以一定間隔利用等離子干式蝕刻方法進行構(gòu)圖，在上表面和背面上形成用于蝕刻基板的掩模圖案1510、1520。

然后，利用drie工藝，沿著激光路徑在與激光路徑對應(yīng)的硅基板410的上表面和背面區(qū)域利用等離子干式蝕刻方法以一定間隔構(gòu)圖成具有一定深度的蝕刻孔1530后，為了保護蝕刻孔的側(cè)壁，在蝕刻孔1510內(nèi)進行利用濕式氧化法形成二氧化硅層1540的工藝。

如圖16所示，在二氧化硅層構(gòu)圖及貫穿步驟s1420中，利用等離子干式蝕刻法蝕刻去除阱區(qū)域480和蝕刻孔的側(cè)壁之外的區(qū)域的二氧化硅層后，重新在相應(yīng)區(qū)域上進心drie工藝，上下貫穿硅基板410

如圖17所示，在激光貫穿路徑形成步驟s1430中，進行利用硅基板410的結(jié)晶面的特性的硅濕式蝕刻(sbm過程)，將通過構(gòu)圖而露出的硅基板410的區(qū)域按照構(gòu)成硅基板410的硅的111界面去除，生成到達工程孔490的內(nèi)部和離子阱區(qū)域480的相應(yīng)的部分1710的激光貫穿路徑471、472，對激光貫穿路徑471、472中到達離子阱區(qū)域480的區(qū)域進行二氧化硅濕式蝕刻工藝，從而去除該區(qū)域的二氧化硅層1540，利用teos濕式蝕刻工藝，去除上表面和背面形成的蝕刻基板用的掩模圖案1510、1520。

如圖18所示，在多晶硅層形成步驟s1440中，在半導(dǎo)體基板410的上表面和背面利用lpcvd蒸鍍多晶硅層，從而用多晶硅層填充蝕刻孔，形成用于電極工藝的平坦的多晶硅層1810、1820，并在激光貫穿路徑471、472的內(nèi)壁1830形成多晶硅層1810、1820。

如圖19所示，在內(nèi)部電極圖案形成步驟s1450中，在半導(dǎo)體基板410的上表面和背面上通過噴涂蒸鍍金屬薄膜，利用等離子干式蝕刻法進行構(gòu)圖，形成內(nèi)部電極1910、1920。形成金屬薄膜的物質(zhì)可使用如鋁、金等可在超高真空的環(huán)境中使用的金屬物質(zhì)，但是不限于此。另外，金屬薄膜可使用噴涂(sputtering)或者蒸鍍(evaporation)等方法，蒸鍍鋁等材料，但不限于此。

如圖20所示，在絕緣層形成步驟s1460中，在上表面和背面上蒸鍍作為絕緣膜的teos，利用等離子干式蝕刻法對與離子阱區(qū)域480相應(yīng)的teos進行構(gòu)圖而形成第一絕緣層2010、2020。

如圖21所示，在外部電極圖案形成步驟s1470中，為了在上表面和背面上形成dc電極420、430和rf電極440、450的外部電極部分，利用噴涂方法蒸鍍金屬薄膜2110、2120和teos2130、2140，利用等離子干式蝕刻法對外部電極部分進行構(gòu)圖。

如圖22所示，在離子阱區(qū)域貫穿步驟s1480中，對離子阱區(qū)域480所處的半導(dǎo)體基板410的相應(yīng)區(qū)域，進行各向異性等離子蝕刻(anisotropicdrie)工藝，從而上下貫穿硅基板410。

如圖23所示，在離子阱區(qū)域和激光貫穿路徑連接步驟s1490中，將圖22中對應(yīng)于離子阱區(qū)域480而貫穿的間隙部位2210通過各向同性(isotropic)drie，以能夠充分確保用于離子阱區(qū)域480的區(qū)域的方式確保undercut(離子阱區(qū)域的內(nèi)部被切的部分)，形成離子阱區(qū)域480，通過二氧化硅濕式蝕刻工藝，去除dc電極420、430和rf電極440、450的側(cè)面電極部分和外部電極部分的teos2130、2140。另外，在離子阱區(qū)域480形成步驟中，為了內(nèi)部電極1910、1920不與硅基板410區(qū)域接觸，執(zhí)行各向同性(isotropic)drie工藝以確保充分大小的undercut。

本實施例僅是為了舉例說明本實施例的技術(shù)思想，只要是本實施例所屬的技術(shù)領(lǐng)域的技術(shù)人員，在不超過本實施例的本質(zhì)特征的范圍內(nèi)，可進行各種修改和變形。因此，本實施例不是為了限定本實施例的技術(shù)思想而設(shè)的，而是用于對其進行說明，本實施例的技術(shù)思想的范圍不限于上述實施例。本實施例的保護范圍解釋要依據(jù)權(quán)利要求書，與其等同范圍內(nèi)的所有技術(shù)思想均被認為屬于本實施例的權(quán)利范圍。

【產(chǎn)業(yè)上利用可能性】

如上所述，本發(fā)明為了解決了現(xiàn)有三維離子阱芯片設(shè)計所具有的為了減少激光散射帶來的影響而導(dǎo)致離子阱裝置的大小受到限制的問題，具有可減少離子阱中使用的激光的散射帶來問題的效果，是十分有益的發(fā)明。

交叉參考相關(guān)申請

依據(jù)美國專利法119(a)條(35u.s.c.119(a))，本專利申請要求對2014年10月31日向韓國專利局提交的專利申請第10-2014-0149552號的優(yōu)先權(quán)，其所有內(nèi)容作為參考文獻包含在本專利申請中。同時，根據(jù)上述理由本專利申請同樣可以在美國以外的其他國家要求優(yōu)先權(quán)，因此其所有內(nèi)容作為參考文獻也包含在本專利申請中。