1.一種存儲器診斷電路，具備：
錯誤檢測糾正電路(3)，針對寫入到存儲器(2，11)并被讀取的數(shù)據(jù)進行N比特以上的錯誤檢測以及(N-1)比特以下的錯誤糾正；
第一數(shù)據(jù)緩存器(5)，保存從上述存儲器讀取并由上述錯誤檢測糾正電路進行了錯誤糾正后的數(shù)據(jù)；
第二數(shù)據(jù)緩存器(6)，直接保存從上述存儲器讀取的數(shù)據(jù)；
比較器(7)，將上述第一數(shù)據(jù)緩存器中所保存的數(shù)據(jù)的值與上述第二數(shù)據(jù)緩存器中所保存的數(shù)據(jù)的值進行比較；以及
錯誤檢測糾正監(jiān)視電路(8，9)；
在上述錯誤檢測糾正監(jiān)視電路中，
在上述比較器的比較結(jié)果是上述第一數(shù)據(jù)緩存器中所保存的數(shù)據(jù)的值與上述第二數(shù)據(jù)緩存器中所保存的數(shù)據(jù)的值有(N-1)比特以下不同，且確認上述錯誤檢測糾正電路進行了錯誤糾正的情況下，將上述第一數(shù)據(jù)緩存器中所保存的數(shù)據(jù)值設(shè)為有效；
在上述錯誤檢測糾正監(jiān)視電路中，
在i)上述比較器的比較結(jié)果是上述第一數(shù)據(jù)緩存器中所保存的數(shù)據(jù)的值以及上述第二數(shù)據(jù)緩存器中所保存的數(shù)據(jù)的值有(N-1)比特以下不同，且確認上述ECC電路沒有進行錯誤糾正，或者ii)上述第一數(shù)據(jù)緩存器中所保存的數(shù)據(jù)的值以及上述第二數(shù)據(jù)緩存器中所保存的數(shù)據(jù)的值(N-1)比特以下沒有不同，但確認上述錯誤檢測糾正電路進行了錯誤糾正，或者iii)上述比較器的比較結(jié)果是上述第一數(shù)據(jù)緩存器中所保存的數(shù)據(jù)的值以及上述第二數(shù)據(jù)緩存器中所保存的數(shù)據(jù)的值有N比特以上不同，或者iv)在確認上述錯誤檢測糾正電路進行了錯誤檢測的情況下，將上述第一數(shù)據(jù)緩存器中所保存的數(shù)據(jù)值設(shè)為無效，輸出異常信號，
其中，上述N為2以上的自然數(shù)。
2.如權(quán)利要求1所述的存儲器診斷電路，
上述錯誤檢測糾正電路構(gòu)成為，在上述第一數(shù)據(jù)緩存器中所保存的數(shù)據(jù)中沒有1比特以上的錯誤，用于進行與上述數(shù)據(jù)對應的錯誤檢測以及糾正的錯誤檢測用數(shù)據(jù)中有(N-1)比特以下的錯誤而進行了該糾正時，針對上述錯誤檢測糾正監(jiān)視電路屏蔽針對上述錯誤檢測用數(shù)據(jù)的上述錯誤糾正的執(zhí)行。
3.如權(quán)利要求1或2所述的存儲器診斷電路，
具備檢查數(shù)據(jù)存儲區(qū)域(12)，該檢查數(shù)據(jù)存儲區(qū)域(12)預先存儲有第一檢查數(shù)據(jù)、以及第二檢查數(shù)據(jù)，上述第一檢查數(shù)據(jù)被設(shè)定以使檢測及糾正對象的數(shù)據(jù)與用于針對上述數(shù)據(jù)進行錯誤檢測及糾正的錯誤檢測用數(shù)據(jù)的組合有(N-1)比特以下的錯誤，上述第二檢查數(shù)據(jù)被設(shè)定以使上述組合有N比特以上的錯誤；
上述錯誤檢測糾正監(jiān)視電路(8，9，10)，在啟動時，CPU從上述檢查數(shù)據(jù)存儲區(qū)域讀取上述第一檢查數(shù)據(jù)以及上述第二檢查數(shù)據(jù)，并執(zhí)行確認上述錯誤檢測糾正電路是否按預期進行動作的檢查序列時，上述錯誤檢測糾正監(jiān)視電路的功能被無效化。