1.一種處理器，包括：
通用處理器核；
一個或多個圖形處理器核，用于處理指令以執(zhí)行圖形操作；
具有至少一個數(shù)據(jù)通道的互連邏輯，用于互連所述一個或多個圖形處理器核，并將所述圖形處理器核與共享資源耦合；
其中所述互連邏輯實(shí)現(xiàn)在虛擬通道上所述圖形處理器核與所述共享資源之間的數(shù)據(jù)分布；以及
其中所述虛擬通道包含具有多個業(yè)務(wù)分類的可編程業(yè)務(wù)分類系統(tǒng)。
2.如權(quán)利要求1所述的處理器，其中所述至少一個數(shù)據(jù)通道是共享總線。
3.如權(quán)利要求1所述的處理器，其中所述互連邏輯包含多個數(shù)據(jù)通道。
4.如權(quán)利要求3所述的處理器，其中所述多個數(shù)據(jù)通道中的每個都是單獨(dú)時鐘門控總線，并且其中每個總線都使用早期指示來發(fā)信號通知傳入活動。
5.如權(quán)利要求1所述的處理器，其中所述共享資源是共享存儲器資源。
6.如權(quán)利要求5所述的處理器，其中所述共享存儲器資源是共享高速緩存。
7.如權(quán)利要求1所述的處理器，其中所述互連邏輯實(shí)現(xiàn)多個虛擬通道上的所述數(shù)據(jù)分布。
8.如權(quán)利要求7所述的處理器，其中所述多個虛擬通道基于可編程優(yōu)先級系統(tǒng)仲裁。
9.如權(quán)利要求7所述的處理器，其中所述可編程業(yè)務(wù)分類系統(tǒng)向所述多個虛擬通道中的單個虛擬通道指配所述多個業(yè)務(wù)分類的至少一個分類。
10.如權(quán)利要求1所述的處理器，其中所述多個業(yè)務(wù)分類包含可編程優(yōu)先級。
11.如權(quán)利要求10所述的處理器，其中所述可編程優(yōu)先級相對于所述多個虛擬通道的單個虛擬通道內(nèi)的業(yè)務(wù)分類。
12.如權(quán)利要求1所述的處理器，其中所述互連邏輯以比所述一個或多個圖形處理器核更高的頻率操作。
13.如權(quán)利要求1所述的處理器，其中所述一個或多個圖形處理器核包括三維（3D）集成電路堆疊，其包含多個圖形處理器核。
14.一種系統(tǒng)，包括：
包含多個核的處理器，至少一個核包含用于處理圖形指令的指令集，其中所述至少一個核經(jīng)由具有至少一個時鐘門控物理數(shù)據(jù)通道和一個或多個虛擬通道的互連邏輯與所述處理器上的共享資源耦合，每個虛擬通道攜帶具有多個可編程業(yè)務(wù)分類的數(shù)據(jù)，其中所述多個可編程業(yè)務(wù)分類中的每個都被指配給多個優(yōu)先化虛擬通道之一；以及
耦合到所述處理器的存儲器。
15.如權(quán)利要求14所述的系統(tǒng)，其中所述處理器包含三維（3D）集成電路堆疊，其包含多個圖形處理器核。
16.一種設(shè)備，包括：
用于確定對于從源節(jié)點(diǎn)到目標(biāo)節(jié)點(diǎn)的消息的多個節(jié)點(diǎn)共享總線上的通道存取狀況的部件，其中所述多個節(jié)點(diǎn)的至少一個與圖形處理器核耦合，并且所述節(jié)點(diǎn)的至少一個與共享資源耦合；
用于在第一數(shù)據(jù)通道上從所述源節(jié)點(diǎn)向目標(biāo)節(jié)點(diǎn)傳送消息的部件，其中所述消息包含具有第一優(yōu)先級的第一業(yè)務(wù)分類；
用于在與第一圖形處理器核耦合的第一數(shù)據(jù)總線連接器處接收所述消息的部件；以及
用于至少基于所述源節(jié)點(diǎn)和所述目標(biāo)節(jié)點(diǎn)將所述消息從第一數(shù)據(jù)通道切換到第二數(shù)據(jù)通道的部件。
17.如權(quán)利要求16所述的設(shè)備，其中用于確定通道存取的所述部件包括：
用于使用通道存取協(xié)議確定第三數(shù)據(jù)通道是否可用于傳送消息的部件；以及
用于在確定所述第三數(shù)據(jù)通道上的傳送被阻止之后在所述第一數(shù)據(jù)通道上傳送消息的部件。
18.如權(quán)利要求17所述的設(shè)備，其中所述第一、第二和第三數(shù)據(jù)通道是虛擬數(shù)據(jù)通道。
19.如權(quán)利要求17所述的設(shè)備，其中所述通道存取協(xié)議是時分多址協(xié)議。
20.如權(quán)利要求17所述的設(shè)備，其中所述通道存取協(xié)議是載波偵聽多路訪問協(xié)議。
21.如權(quán)利要求16-20中任一項(xiàng)所述的設(shè)備，進(jìn)一步包括至少一個三維（3D）集成電路堆疊，其包含多個圖形處理器核。
22.一種機(jī)器實(shí)現(xiàn)的方法，包括：
確定包含多個圖形處理器核的三維（3D）集成電路堆疊的多個節(jié)點(diǎn)共享總線上的通道存取狀況，所述通道存取狀況針對從源節(jié)點(diǎn)到目標(biāo)節(jié)點(diǎn)的消息，其中所述多個節(jié)點(diǎn)的至少一個與所述多個圖形處理器核中的至少一個耦合，并且所述節(jié)點(diǎn)的至少一個與共享資源耦合；
在第一數(shù)據(jù)通道上從所述源節(jié)點(diǎn)向目標(biāo)節(jié)點(diǎn)傳送消息，其中所述消息包含具有第一優(yōu)先級的第一業(yè)務(wù)分類；
在與第一圖形處理器核耦合的第一數(shù)據(jù)總線連接器處接收所述消息；以及
至少基于所述源節(jié)點(diǎn)和所述目標(biāo)節(jié)點(diǎn)將所述消息從第一數(shù)據(jù)通道切換到第二數(shù)據(jù)通道。
23.如權(quán)利要求22所述的方法，其中確定通道存取包括：
使用通道存取協(xié)議確定第三數(shù)據(jù)通道是否可用于傳送所述消息；以及
在確定在所述第三數(shù)據(jù)通道上的傳送被阻止之后在所述第一數(shù)據(jù)通道上傳送所述消息，其中所述通道存取協(xié)議包含時分多址和載波偵聽多路訪問中的一個或多個。
24.如權(quán)利要求23所述的方法，其中所述第一、第二和第三數(shù)據(jù)通道是虛擬數(shù)據(jù)通道。
25.一種機(jī)器可讀介質(zhì)，具有數(shù)據(jù)存儲在其上，所述數(shù)據(jù)如果由至少一個機(jī)器執(zhí)行則使所述至少一個機(jī)器制造至少一個集成電路以執(zhí)行如權(quán)利要求22-24中任一項(xiàng)所述的方法。