本發(fā)明涉及處理器技術(shù)領(lǐng)域，特別涉及一種處理器中斷機制的驗證方法及驗證裝置。

背景技術(shù)：

目前，超標(biāo)量處理器本身的設(shè)計復(fù)雜，并且多個流水線的指令執(zhí)行，而在超標(biāo)量處理器的驗證中，中斷會與處理器的各級流水和各種指令相結(jié)合，導(dǎo)致故驗證的復(fù)雜度較高。具體地，由于rtl(register-transferlevel，寄存器傳輸級)級的超標(biāo)量處理器每次發(fā)射并能提交多條指令，而處理器模型一般用c++，systemverilog等更高抽象級的語言描述為單條指令提交的參考模型，從而沒有具體的時序關(guān)系或者與rtl的實現(xiàn)不盡相同，在dut(deviceundertest，被測器件)若干條指令提交后記錄提交的個數(shù)，參考模型加上提交的指令條數(shù)，只對最后提交的指令條數(shù)的相應(yīng)的通用寄存器進(jìn)行對比，但是中斷是與時間相關(guān)的，只能在開始記錄已經(jīng)執(zhí)行提交的指令條數(shù)，在第n條參考模型與dut同時加中斷，才能保證dut與參考模型所執(zhí)行的指令與行為相同。

相關(guān)技術(shù)中，首先生成隨機指令，其次采樣dut中斷的相關(guān)信號作為參考模型比較指令條數(shù)的依據(jù)，比如啟動操作系統(tǒng)用真實的外設(shè)作為中斷等。然而，相關(guān)技術(shù)由于參考無法事先知道需要提交的指令條數(shù)，故需要采樣dut的中斷信號，但是如果參考模型采樣的中斷狀態(tài)與實際不符，易出現(xiàn)問題。例如，如果參考模型想在第n條指令添加中斷，那么如果第n條指令是多條提交指令的第二條，那么當(dāng)中斷到來時，之前的一條指令并未提交，中斷處理之后需要從第n條指令之前的那條指令開始運行，故處理器參考模型不能確定第n條指令是否是單個指令提交或者是多條指令提交的第一條，從而無法確定第n條指令是否適合加中斷。

具體而言，相關(guān)技術(shù)中的驗證方法在系統(tǒng)級起操作系統(tǒng)用外設(shè)作為中斷，但難以定位bug與調(diào)試，并且起操作系統(tǒng)時間較長，隨機度不夠；或者先寫好定向指令，隨機在中斷入口加中斷，參考模型采樣提交個數(shù)與dut的中斷等信號，但也面臨著隨機度不夠與采樣的dut信號本身存在問題的風(fēng)險，并且例外處理程序的處理過程需要較多的指令。

技術(shù)實現(xiàn)要素：

本發(fā)明旨在至少在一定程度上解決相關(guān)技術(shù)中的技術(shù)問題之一。

為此，本發(fā)明的一個目的在于提出一種處理器中斷機制的驗證方法，該驗證方法可以不受中斷的影響進(jìn)行數(shù)據(jù)對比，從而保證驗證結(jié)果的準(zhǔn)確性，提高驗證的可靠性。

本發(fā)明的另一個目的在于提出一種處理器中斷機制的驗證裝置。

為達(dá)到上述目的，本發(fā)明一方面實施例提出了一種處理器中斷機制的驗證方法，包括以下步驟：隨機生成定向指令序列；根據(jù)所述指令序列配置dut的打開中斷使能，并配置中斷處理入口；在中斷處理時，添加n條例外返回指令，以退出例外處理程序并且跳轉(zhuǎn)至被中斷取消的指令pc(programcounter，程序計數(shù)器)，以重新執(zhí)行驗證前的程序，其中，n為正整數(shù)；在多條指令提交時，對dut的寄存器的狀態(tài)進(jìn)行采樣；以及對dut加入隨機中斷，以得到加入所述隨機中斷對指令流水序列的影響結(jié)果。

本發(fā)明實施例的處理器中斷機制的驗證方法，通過指令序列配置dut的打開中斷使能，并配置中斷處理入口，從而對dut加入隨機中斷，以得到加入隨機中斷對指令流水序列的影響結(jié)果，通過對dut隨機加入中斷驗證中斷對dut的影響，并且可以不受中斷的影響進(jìn)行數(shù)據(jù)對比，從而保證驗證結(jié)果的準(zhǔn)確性，提高驗證的可靠性，簡單便捷。

另外，根據(jù)本發(fā)明上述實施例的處理器中斷機制的驗證方法還可以具有以下附加的技術(shù)特征：

在本發(fā)明的一個實施例中，所述配置中斷處理入口，進(jìn)一步包括：設(shè)置所述中斷處理入口與例外處理程序的入口不同。

進(jìn)一步地，在本發(fā)明的一個實施例中，通過訪存指令寫所述中斷處理入口地址的數(shù)據(jù)為eret指令的編碼。

另外，在本發(fā)明的一個實施例中，在對所述dut的寄存器狀態(tài)進(jìn)行采樣之后，還包括：對pc為中斷入口指令提交的寄存器的狀態(tài)信息進(jìn)行過濾。

進(jìn)一步地，在本發(fā)明的一個實施例中，其中，n為1。

為達(dá)到上述目的，本發(fā)明另一方面實施例提出了一種處理器中斷機制的驗證裝置，包括：生成模塊，用于隨機生成定向指令序列；配置模塊，用于根據(jù)所述指令序列配置dut的打開中斷使能，并配置中斷處理入口；添加模塊，在中斷處理時，用于添加n條例外返回指令，以退出例外處理程序并且跳轉(zhuǎn)至被中斷取消的指令pc，以重新執(zhí)行驗證前的程序，其中，n為正整數(shù)；采樣模塊，在多條指令提交時，用于對dut的寄存器的狀態(tài)進(jìn)行采樣；以及驗證模塊，用于對dut加入隨機中斷，以得到加入所述隨機中斷對指令流水序列的影響結(jié)果。

本發(fā)明實施例的處理器中斷機制的驗證裝置，通過指令序列配置dut的打開中斷使能，并配置中斷處理入口，從而對dut加入隨機中斷，以得到加入隨機中斷對指令流水序列的影響結(jié)果，通過對dut隨機加入中斷驗證中斷對dut的影響，并且可以不受中斷的影響 進(jìn)行數(shù)據(jù)對比，從而保證驗證結(jié)果的準(zhǔn)確性，提高驗證的可靠性，簡單易實現(xiàn)。

另外，根據(jù)本發(fā)明上述實施例的處理器中斷機制的驗證裝置還可以具有以下附加的技術(shù)特征：

在本發(fā)明的一個實施例中，，所述配置模塊還用于設(shè)置所述中斷處理入口與例外處理程序的入口不同。

進(jìn)一步地，在本發(fā)明的一個實施例中，通過訪存指令寫所述中斷處理入口地址的數(shù)據(jù)為eret指令的編碼。

另外，在本發(fā)明的一個實施例中，還包括：過濾模塊，用于對pc為中斷入口指令提交的寄存器的狀態(tài)信息進(jìn)行過濾。

進(jìn)一步地，在本發(fā)明的一個實施例中，其中，n為1。

附圖說明

本發(fā)明上述的和/或附加的方面和優(yōu)點從下面結(jié)合附圖對實施例的描述中將變得明顯和容易理解，其中：

圖1為根據(jù)本發(fā)明實施例的處理器中斷機制的驗證方法的流程圖；

圖2為根據(jù)本發(fā)明一個實施例的不加中斷的隨機指令驗證運行平臺示意圖；

圖3為根據(jù)本發(fā)明一個實施例的處理器參考模型函數(shù)調(diào)用示意圖；

圖4為根據(jù)本發(fā)明一個實施例的加入隨機中斷的隨機指令驗證運行平臺示意圖；

圖5為根據(jù)本發(fā)明實施例的處理器中斷機制的驗證裝置的結(jié)構(gòu)示意圖；以及

圖6為根據(jù)本發(fā)明一個具體實施例的處理器中斷機制的驗證裝置的結(jié)構(gòu)示意圖。

具體實施方式

下面詳細(xì)描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，旨在用于解釋本發(fā)明，而不能理解為對本發(fā)明的限制。

下面參照附圖描述根據(jù)本發(fā)明實施例提出的處理器中斷機制的驗證方法及驗證裝置，首先將參照附圖描述根據(jù)本發(fā)明實施例提出的處理器中斷機制的驗證方法。

圖1是本發(fā)明實施例的處理器中斷機制的驗證方法的流程圖

如圖1所示，該處理器中斷機制的驗證方法包括以下步驟：

在步驟s101中，隨機生成定向指令序列。

例如，對超標(biāo)量處理器進(jìn)行驗證時，首先待驗證dut(designundertest)超標(biāo)量處理器可以采用verilog代碼編寫，已有的參考模型可以采用systemverilog語言編寫，通 過systemverilog的uvm隨機驗證平臺連接的sequence先隨機出一種定向的指令序列。

在步驟s102中，根據(jù)指令序列配置dut的打開中斷使能，并配置中斷處理入口。

進(jìn)一步地，通過上述隨機出的定向的指令序列配置dut的打開中斷使能，并且配置中斷處理入口，因此發(fā)生中斷后不會干擾無中斷情況下的指令例外處理。

在本發(fā)明的一個實施例中，配置中斷處理入口，進(jìn)一步包括：設(shè)置中斷處理入口與例外處理程序的入口不同。

也就是說，需要將中斷處理的pc(programcounter)入口設(shè)置成與例外處理程序不同的入口，以使二者不會相互干擾，從而不會干擾無中斷情況下的指令例外處理。

進(jìn)一步地，在本發(fā)明的一個實施例中，通過訪存指令寫中斷處理入口地址的數(shù)據(jù)為eret指令的編碼。

可以理解的是，對將要進(jìn)入的例外處理程序的地址用訪存指令寫此中斷處理入口地址的數(shù)據(jù)為退出并返回中斷pc(mips為eret指令)的編碼。

在步驟s103中，在中斷處理時，添加n條例外返回指令，以退出例外處理程序并且跳轉(zhuǎn)至被中斷取消的指令pc，以重新執(zhí)行驗證前的程序，其中，n為正整數(shù)。優(yōu)選地，在本發(fā)明的一個實施例中，其中，n為1。

可以理解的是，中斷處理程序不應(yīng)該影響原有的寄存器的值，因此中斷處理可以只加一條例外返回指令，退出例外處理程序并且跳轉(zhuǎn)到被中斷取消的指令pc重新執(zhí)行之前的程序。即言，為了實現(xiàn)中斷處理程序不影響原有的寄存器的值，中斷處理只加一條執(zhí)行-即返回之前中斷未提交的例外處理返回指令，退出例外處理程序并且跳轉(zhuǎn)到被中斷取消的指令pc重新執(zhí)行之前的程序。

在步驟s104中，在多條指令提交時，對dut的寄存器的狀態(tài)進(jìn)行采樣。

另外，在本發(fā)明的一個實施例中，在對dut的寄存器狀態(tài)進(jìn)行采樣之后，還包括：對pc為中斷入口指令提交的寄存器的狀態(tài)信息進(jìn)行過濾。

可以理解的是，通過過濾掉參考模型沒有的中斷處理程序的指令，并將其它指令提交時的寄存器狀態(tài)送到scoreboard與參考模型的狀態(tài)進(jìn)行比較。

也就是說，在多條指令提交時，對dut的寄存器狀態(tài)進(jìn)行采樣，并過濾掉pc為中斷入口指令提交的寄存器狀態(tài)信息，因此對比的指令個數(shù)與不加中斷的參考模型提交的指令個數(shù)相同，從而能夠與不加中斷的參考模型進(jìn)行指令的正確性對比。

在步驟s105中，對dut加入隨機中斷，以得到加入隨機中斷對指令流水序列的影響結(jié)果。

可以理解的是，對于dut加入隨機中斷，進(jìn)入中斷處理程序的地址入口后，從而能夠避免改寫原有的指令寄存器狀態(tài)，即能夠立即返回到中斷到來之前的處理程序接 著繼續(xù)執(zhí)行。

也就是說，最終采樣dut寄存器值的模塊需要通過判斷pc的值改造剔除中斷處理程序指令的對比。在本發(fā)明的實施例中，通過對dut隨機的加入中斷，從而可以充分驗證加入中斷對指令流水序列的影響。

綜上所述，本發(fā)明實施例的驗證方法的目的為克服單條指令級的參考模型中無法預(yù)先定位超標(biāo)量處理器提交的指令個數(shù)，從而無法在參考模型中加中斷驗證的問題。本發(fā)明實施例的驗證方法能夠在原有的隨機指令驗證環(huán)境中加入隨機中斷，并且能夠檢查中斷是否對原有指令的執(zhí)行造成了錯誤的影響，核心思想為：如果中斷的到來不影響之后的程序與無中斷時執(zhí)行的結(jié)果相同，那么中斷可以加在任意時刻與任意次數(shù)。

具體地，對dut加中斷，而因為中斷的加入不會改變處理器之后運行的狀態(tài)，故參考模型無需加中斷正常執(zhí)行即可，不但能夠在保持原有指令隨機驗證平臺的基礎(chǔ)上加入隨機中斷，在任何指令執(zhí)行時均可發(fā)生中斷，保證了驗證的充分性，并且在原來的驗證環(huán)境下進(jìn)行簡單修改即可，并且參考模型并沒有加入中斷，參考模型無需獲取dut的狀態(tài)，保了參考模型的獨立性與正確性。

應(yīng)理解，步驟s101和步驟s105的設(shè)置僅為了描述的方便，而不用于限制方法的執(zhí)行順序。

下面以一個具體實施例對本發(fā)明的處理器中斷機制的驗證方法進(jìn)行詳細(xì)贅述。

圖2是根據(jù)本發(fā)明一個實施例的不加中斷的隨機指令驗證運行平臺示意圖。

在隨機指令的驗證平臺中，不加中斷的驗證平臺如圖2所示的驗證平臺。參考模型能夠在任何指令不加中斷的持續(xù)運行。

圖2的ref_core為參考模型。此模型為單條指令運行模型，執(zhí)行過程如圖3所示。起到了隨機指令與數(shù)據(jù)的作用，之后dut通過總線取得指令與數(shù)據(jù)后獨立運行。

具體地，首先ref_core在0時刻運行參考模型，其次ref_core通過圖2所示的指令隨機產(chǎn)生器取得指令與訪存數(shù)據(jù)，并在參考模型中計算跳轉(zhuǎn)指令的pc并隨機填充相應(yīng)的指令，以及計算訪存指令的地址并計算或隨機相應(yīng)的數(shù)據(jù)，最后將指令與數(shù)據(jù)填充將要獲取的總線模型的slavememory中，從而在參考模型運行完畢后，dut得到能夠運行的隨機的指令與數(shù)據(jù)。

在每條指令執(zhí)行完畢后的圖3所示的call_update_state的任務(wù)中并送到scordboard中與參考模型進(jìn)行比較。打包的寄存器狀態(tài)-包括通用定點寄存器、浮點寄存器、向量寄存器、pc、協(xié)處理器等mips協(xié)議中有的寄存器信息-打包并保存到scoreboard的隊列中。需要說明的是，在此scoreboard中已經(jīng)獲得了需要對比的數(shù)據(jù)信息。

其中，dut能夠通過總線獲取ref_core隨機的指令與數(shù)據(jù)并運行。在圖2采樣dut狀 態(tài)的模塊dut_status_monitor在指令提交時采樣dut的狀態(tài)寄存器，此采樣模塊可以通過提交的pc忽略例外處理程序所執(zhí)行的指令狀態(tài)，只采樣非中斷pc所執(zhí)行的指令的狀態(tài)。

此時dut可在任意時刻加入中斷并進(jìn)入例外處理程序，如圖4所示。

根據(jù)上述的描述，本文介紹了一種超標(biāo)量處理器中斷機制的驗證平臺實現(xiàn)，包含步驟如下：

s1，圖4的隨機程序調(diào)用打開中斷的config_sequence并且首先調(diào)用，包括填充定向程序，打開中斷使能，設(shè)置區(qū)別于例外的中斷處理入口。

s2，用訪存指令寫此中斷處理入口地址的數(shù)據(jù)為退出并返回中斷pc(mips為eret指令)的編碼。

s3，改造dut_status_monitor模塊，忽略采樣pc為中斷處理程序的pc的狀態(tài)。并采樣其pc提交的寄存器的狀態(tài)與參考模型進(jìn)行對比。

s4，圖4在config_sequence運行完畢后，中斷的sequence中加入隨機中斷interruptgenerator驅(qū)動dut，其延遲一個或多個指令平均執(zhí)行提交的時間隨即發(fā)生中斷。

進(jìn)一步地，下面對隨機中斷的運行與比較機制進(jìn)行詳細(xì)贅述。

在dut先運行的隨機環(huán)境中首先配置中斷使能，配置中斷向量模式使中斷處理入口，用訪存指令寫此中斷處理入口地址的數(shù)據(jù)為eret指令的編碼。在dut的slave_monitor中過濾地址為中斷處理pc的所采樣的數(shù)據(jù)，此時采樣的數(shù)據(jù)不發(fā)送到scoreboard進(jìn)行數(shù)據(jù)對比。將配置dut的指令打包成一個sequence，配置的sequence如圖4的config_sequence所示，并在所有的sequence中第一個執(zhí)行，則之后所有隨機的指令均能夠獲得相同的配置。

舉例而言，假設(shè)中斷隨機發(fā)生在第1000ns的時刻，此時在流水線發(fā)射的mips指令包括浮點指令add.fmt，定點指令daddiu，分支指令beq,訪存lw；如果中斷在此時能夠起作用使此4條指令不能提交，那么此時dutcp0(thesystemcoprocessor)的epc記錄此時未提交的第一條pc，進(jìn)入例外處理程序入口。例外處理程序只有一條指令eret,它不改變通用寄存器的值，直接將下一條pc指向發(fā)生例外的指令epc(exceptionprogramcounter)的值直接返回剛才發(fā)生例外的程序重新執(zhí)行。因此，此時除了epc其它的對比寄存器與未發(fā)生例外均為改變，則只要在scordboard屏蔽epc的對比就可以對比引入了中斷是否發(fā)生錯誤。

可以理解的是，本發(fā)明實施例的驗證方法相當(dāng)于具有一個獨立于中斷的比較模型，使得dut能夠隨機加入中斷，充分驗證中斷對dut的影響，從而能夠不受中斷的影響進(jìn)行數(shù)據(jù)對比，保證驗證結(jié)果的正確性。

根據(jù)本發(fā)明實施例的處理器中斷機制的驗證方法，通過指令序列配置dut的打開中斷使能，并配置中斷處理入口，從而對dut加入隨機中斷，以得到加入隨機中斷對指令流水 序列的影響結(jié)果，通過對dut隨機加入中斷驗證中斷對dut的影響，并且可以不受中斷的影響進(jìn)行數(shù)據(jù)對比，從而保證驗證結(jié)果的準(zhǔn)確性，提高驗證的可靠性，簡單便捷。具體地，處理器的參考模型能夠在任何指令不加中斷的持續(xù)運行，而處理器dut中斷設(shè)置特殊的入口與返回指令，不會改變處理器之后運行的狀態(tài)，從而不影響行為對比，不但能夠繼承的隨機指令驗證環(huán)境中加入隨機中斷，并且能避免采樣dut的信號，中斷的加入是否對原有指令的執(zhí)行造成了錯誤的影響的對比結(jié)果可信。

其次參照附圖描述根據(jù)本發(fā)明實施例提出的處理器中斷機制的驗證裝置。

圖5是本發(fā)明實施例的處理器中斷機制的驗證裝置的結(jié)構(gòu)示意圖。

如圖5所示，該處理器中斷機制的驗證裝置10包括：生成模塊100、配置模塊200、添加模塊300、采樣模塊400和驗證模塊500。

其中，生成模塊100用于隨機生成定向指令序列。配置模塊200用于根據(jù)指令序列配置dut的打開中斷使能，并配置中斷處理入口。在中斷處理時，添加模塊300用于添加n條例外返回指令，以退出例外處理程序并且跳轉(zhuǎn)至被中斷取消的指令pc，以重新執(zhí)行驗證前的程序，其中，n為正整數(shù)。在多條指令提交時，采樣模塊400用于對dut的寄存器的狀態(tài)進(jìn)行采樣。驗證模塊500用于對dut加入隨機中斷，以得到加入隨機中斷對指令流水序列的影響結(jié)果。本發(fā)明實施例的驗證裝置10可以通過對dut隨機加入中斷驗證中斷對dut的影響，并且可以不受中斷的影響進(jìn)行數(shù)據(jù)對比，從而保證驗證結(jié)果的準(zhǔn)確性，提高驗證的可靠性。

在本發(fā)明的一個實施例中，配置模塊200還用于設(shè)置中斷處理入口與例外處理程序的入口不同。也就是說，需要將中斷處理的pc(programcounter)入口設(shè)置成與例外處理程序不同的入口，以使二者不會相互干擾，從而不會干擾無中斷情況下的指令例外處理。

其中，在本發(fā)明的一個實施例中，通過訪存指令寫中斷處理入口地址的數(shù)據(jù)為eret指令的編碼?？梢岳斫獾氖牵瑢⒁M(jìn)入的例外處理程序的地址用訪存指令寫此中斷處理入口地址的數(shù)據(jù)為退出并返回中斷pc(mips為eret指令)的編碼。

另外，在本發(fā)明的一個實施例中，如圖6所示，本發(fā)明實施例的驗證裝置10還包括：過濾模塊600。其中，過濾模塊600用于對pc為中斷入口指令提交的寄存器的狀態(tài)信息進(jìn)行過濾?？梢岳斫獾氖牵ㄟ^過濾掉參考模型沒有的中斷處理程序的指令，并將其它指令提交時的寄存器狀態(tài)送到scoreboard與參考模型的狀態(tài)進(jìn)行比較。

可以理解的是，通過過濾掉參考模型沒有的中斷處理程序的指令，并將其它指令提交時的寄存器狀態(tài)送到scoreboard與參考模型的狀態(tài)進(jìn)行比較。

可選地，在本發(fā)明的一個實施例中，其中，n為1?？梢岳斫獾氖?，中斷處理程序不應(yīng)該影響原有的寄存器的值，因此中斷處理可以只加一條例外返回指令，退出例外處理程序 并且跳轉(zhuǎn)到被中斷取消的指令pc重新執(zhí)行之前的程序。即言，為了實現(xiàn)中斷處理程序不影響原有的寄存器的值，中斷處理只加一條執(zhí)行-即返回之前中斷未提交的例外處理返回指令，退出例外處理程序并且跳轉(zhuǎn)到被中斷取消的指令pc重新執(zhí)行之前的程序。

需要說明的是，前述對處理器中斷機制的驗證方法實施例的解釋說明也適用于該實施例的處理器中斷機制的驗證裝置，此處不再贅述。

根據(jù)本發(fā)明實施例的處理器中斷機制的驗證裝置，通過指令序列配置dut的打開中斷使能，并配置中斷處理入口，從而對dut加入隨機中斷，以得到加入隨機中斷對指令流水序列的影響結(jié)果，通過對dut隨機加入中斷驗證中斷對dut的影響，并且可以不受中斷的影響進(jìn)行數(shù)據(jù)對比，從而保證驗證結(jié)果的準(zhǔn)確性，提高驗證的可靠性，簡單便捷。具體地，處理器的參考模型能夠在任何指令不加中斷的持續(xù)運行，而處理器dut中斷設(shè)置特殊的入口與返回指令，不會改變處理器之后運行的狀態(tài)，從而不影響行為對比，不但能夠繼承的隨機指令驗證環(huán)境中加入隨機中斷，并且能避免采樣dut的信號，中斷的加入是否對原有指令的執(zhí)行造成了錯誤的影響的對比結(jié)果可信。

在本發(fā)明的描述中，需要理解的是，術(shù)語“中心”、“縱向”、“橫向”、“長度”、“寬度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底”“內(nèi)”、“外”、“順時針”、“逆時針”、“軸向”、“徑向”、“周向”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本發(fā)明的限制。

此外，術(shù)語“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術(shù)特征的數(shù)量。由此，限定有“第一”、“第二”的特征可以明示或者隱含地包括至少一個該特征。在本發(fā)明的描述中，“多個”的含義是至少兩個，例如兩個，三個等，除非另有明確具體的限定。

在本發(fā)明中，除非另有明確的規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”、“固定”等術(shù)語應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或成一體；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內(nèi)部的連通或兩個元件的相互作用關(guān)系，除非另有明確的限定。對于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語在本發(fā)明中的具體含義。

在本發(fā)明中，除非另有明確的規(guī)定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接觸，或第一和第二特征通過中間媒介間接接觸。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或僅僅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或僅僅表示第一特征水平高度小于第二 特征。

在本說明書的描述中，參考術(shù)語“一個實施例”、“一些實施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結(jié)合該實施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特點包含于本發(fā)明的至少一個實施例或示例中。在本說明書中，對上述術(shù)語的示意性表述不必須針對的是相同的實施例或示例。而且，描述的具體特征、結(jié)構(gòu)、材料或者特點可以在任一個或多個實施例或示例中以合適的方式結(jié)合。此外，在不相互矛盾的情況下，本領(lǐng)域的技術(shù)人員可以將本說明書中描述的不同實施例或示例以及不同實施例或示例的特征進(jìn)行結(jié)合和組合。

盡管上面已經(jīng)示出和描述了本發(fā)明的實施例，可以理解的是，上述實施例是示例性的，不能理解為對本發(fā)明的限制，本領(lǐng)域的普通技術(shù)人員在本發(fā)明的范圍內(nèi)可以對上述實施例進(jìn)行變化、修改、替換和變型。