本發(fā)明與多電腦切換器(Keyboard-Video-Mouse Switch；KVM Switch)有關(guān)，特別是關(guān)于一種能夠節(jié)省成本及提升固件更新效率的電子裝置、多電腦切換器及其固件更新方法。

背景技術(shù)：

請(qǐng)參照?qǐng)D1，圖1為傳統(tǒng)的具有遠(yuǎn)端管理功能的多電腦切換器(KVM over IP)的示意圖。如圖1所示，假設(shè)多電腦切換器KVM包括四組采樣電路SAM1～SAM4，每一組采樣電路SAM1～SAM4用以分別對(duì)一臺(tái)或多臺(tái)目標(biāo)電腦TC進(jìn)行采樣，并且每一組采樣電路SAM1～SAM4均分別設(shè)置有一個(gè)可程序化邏輯單元FPGA、一個(gè)開(kāi)關(guān)SW及一個(gè)閃存FM(Flash Memory)。中央處理器CPU(Central Processing Unit；CPU)除了耦接本身的閃存FM外，亦需耦接每一組采樣電路SAM1～SAM4的閃存FM。

當(dāng)中央處理器CPU通過(guò)網(wǎng)絡(luò)N接收到一固件更新資訊UG時(shí)，中央處理器CPU總共必須對(duì)五個(gè)閃存FM分別執(zhí)行固件更新資訊UG的寫(xiě)入(Write-In)程序，其包含抹除、燒錄及檢查等步驟，因此非常耗費(fèi)時(shí)間。尤其是當(dāng)多電腦切換器KVM所需進(jìn)行采樣的目標(biāo)電腦數(shù)愈來(lái)愈多時(shí)，多電腦切換器KVM也必須設(shè)置更多的采樣電路，如此造成中央處理器CPU執(zhí)行固件更新資訊UG的寫(xiě)入程序所耗費(fèi)的時(shí)間亦會(huì)愈來(lái)愈可觀，導(dǎo)致傳統(tǒng)的多電腦切換器KVM的固件更新效率變差，以及固件版本管理上的問(wèn)題。

另外，每一組采樣電路均需設(shè)置有一個(gè)開(kāi)關(guān)SW及一個(gè)閃存FM，也導(dǎo)致多電腦切換器KVM的硬件成本與體積上的浪費(fèi)，因此傳統(tǒng)的多電腦切換器有上述問(wèn)題均亟待克服。

技術(shù)實(shí)現(xiàn)要素：

因此，本發(fā)明提出一種電子裝置、多電腦切換器及其固件更新方法，以解決現(xiàn)有技術(shù)所遭遇到的上述問(wèn)題。

根據(jù)本發(fā)明的一具體實(shí)施例為一種多電腦切換器。在此實(shí)施例中，多電腦切換器耦接至多臺(tái)目標(biāo)電腦。多電腦切換器至少包括處理器模塊、儲(chǔ)存模塊、可程序化邏輯模塊及多個(gè)第一影像處理模塊。處理器模塊用以通過(guò)網(wǎng)絡(luò)接收更新資訊。儲(chǔ)存模塊耦接至處理器模塊。處理器模塊對(duì)儲(chǔ)存模塊執(zhí)行寫(xiě)入程序以將更新資訊儲(chǔ)存于儲(chǔ)存模塊內(nèi)?？沙绦蚧壿嬆K耦接至儲(chǔ)存模塊。該多個(gè)第一影像處理模塊中的第一影像處理模塊耦接于可程序化邏輯模塊與該多臺(tái)目標(biāo)電腦中的至少一臺(tái)目標(biāo)電腦之間，用以通過(guò)可程序化邏輯模塊自儲(chǔ)存模塊讀取更新資訊并對(duì)該至少一臺(tái)目標(biāo)電腦進(jìn)行影像處理。

在一實(shí)施例中，可程序化邏輯模塊為現(xiàn)場(chǎng)可程序化閘極陣列(Field-Programmable Gate Array；FPGA)或是復(fù)雜可程序化邏輯裝置(Complex Programmable Logic Device；CPLD)。

在一實(shí)施例中，第一影像處理模塊包括影像處理電路。影像處理電路至少包括可程序化邏輯單元。可程序化邏輯單元設(shè)置于影像處理電路上并且耦接于可程序化邏輯模塊與該至少一臺(tái)目標(biāo)電腦之間，用以通過(guò)可程序化邏輯模塊自儲(chǔ)存模塊讀取更新資訊并對(duì)該至少一臺(tái)目標(biāo)電腦進(jìn)行影像處理。

在一實(shí)施例中，可程序化邏輯單元為現(xiàn)場(chǎng)可程序化閘極陣列(Field-Programmable Gate Array；FPGA)或是復(fù)雜可程序化邏輯裝置(Complex Programmable Logic Device；CPLD)。

在一實(shí)施例中，該可程序化邏輯單元由現(xiàn)場(chǎng)可程序化閘極陣列(Field-Programmable Gate Array；FPGA)或復(fù)雜可程序化邏輯裝置(Complex Programmable Logic Device；CPLD)所組成的族群中所選出。

在一實(shí)施例中，儲(chǔ)存模塊為閃存(Flash Memory)。

在一實(shí)施例中，處理器模塊為中央處理器(Central Processing Unit； CPU)。

在一實(shí)施例中，多電腦切換器進(jìn)一步包括切換模塊，分別耦接至處理器模塊、儲(chǔ)存模塊及可程序化邏輯模塊，用以選擇性地切換處理器模塊或可程序化邏輯模塊耦接至儲(chǔ)存模塊。

在一實(shí)施例中，于寫(xiě)入(Write-In)模式下，切換模塊切換成處理器模塊耦接至儲(chǔ)存模塊，致使處理器模塊能對(duì)儲(chǔ)存模塊執(zhí)行寫(xiě)入程序以將更新資訊儲(chǔ)存于儲(chǔ)存模塊內(nèi)。

在一實(shí)施例中，于讀取(Read-Out)模式下，切換模塊切換成可程序化邏輯模塊耦接至儲(chǔ)存模塊，致使可程序化邏輯模塊能自儲(chǔ)存模塊讀取更新資訊。

在一實(shí)施例中，切換模塊與儲(chǔ)存模塊之間通過(guò)序列周邊界面(Serial Peripheral Interface；SPI)進(jìn)行信號(hào)傳輸。

在一實(shí)施例中，處理器模塊通過(guò)網(wǎng)絡(luò)所接收到的更新資訊包括第一資訊及第二資訊，于第一影像處理模塊通過(guò)可程序化邏輯模塊自儲(chǔ)存模塊讀取更新資訊的過(guò)程中，可程序化邏輯模塊會(huì)接收第一資訊且第一影像處理模塊會(huì)接收第二資訊。

在一實(shí)施例中，該多個(gè)第一影像處理模塊分別通過(guò)可程序化邏輯模塊自儲(chǔ)存模塊讀取更新資訊。

在一實(shí)施例中，多電腦切換器進(jìn)一步包括多個(gè)第二影像處理模塊，分別耦接至第一影像處理模塊并自第一影像處理模塊接收更新資訊。

根據(jù)本發(fā)明的另一具體實(shí)施例為一種多電腦切換器的固件更新方法。在此實(shí)施例中，多電腦切換器至少包括處理器模塊、儲(chǔ)存模塊、可程序化邏輯模塊及多個(gè)第一影像處理模塊，該多個(gè)第一影像處理模塊中的第一影像處理模塊耦接于可程序化邏輯模塊與多臺(tái)目標(biāo)電腦中的至少一臺(tái)目標(biāo)電腦之間。該固件更新方法至少包括下列步驟：(a)由處理器模塊通過(guò)網(wǎng)絡(luò)接收更新資訊；(b)由處理器模塊對(duì)儲(chǔ)存模塊執(zhí)行寫(xiě)入程序以將更新資訊儲(chǔ)存于儲(chǔ)存模塊內(nèi)；以及(c)由第一影像處理模塊通過(guò)可程序化邏輯模塊自儲(chǔ)存模塊讀取更新 資訊并對(duì)該至少一臺(tái)目標(biāo)電腦進(jìn)行影像處理。

在一實(shí)施例中，于步驟(b)及步驟(c)之前，該固件更新方法還包括下列步驟：(b’)選擇性地切換該處理器模塊或該可程序化邏輯模塊耦接至該儲(chǔ)存模塊。

在一實(shí)施例中，于一寫(xiě)入模式下，步驟(b’)切換成該處理器模塊耦接至該儲(chǔ)存模塊，以使得該固件更新方法能執(zhí)行步驟(b)。

在一實(shí)施例中，于一讀取模式下，步驟(b’)切換成該可程序化邏輯模塊耦接至該儲(chǔ)存模塊，以使得該固件更新方法能執(zhí)行步驟(c)。

在一實(shí)施例中，該處理器模塊通過(guò)該網(wǎng)絡(luò)所接收到的該更新資訊包括一第一資訊及一第二資訊，于步驟(c)的過(guò)程中，該可程序化邏輯模塊會(huì)接收該第一資訊且該第一影像處理模塊會(huì)接收該第二資訊。

根據(jù)本發(fā)明的另一具體實(shí)施例為一種電子裝置。在此實(shí)施例中，電子裝置至少包括處理器模塊、儲(chǔ)存模塊、第一功能模塊及第二功能模塊。處理器模塊用以通過(guò)網(wǎng)絡(luò)接收更新資訊。儲(chǔ)存模塊耦接至處理器模塊。處理器模塊對(duì)儲(chǔ)存模塊執(zhí)行寫(xiě)入程序以將更新資訊儲(chǔ)存于儲(chǔ)存模塊內(nèi)。第一功能模塊具有可執(zhí)行第一功能的可程序化邏輯元件，耦接至儲(chǔ)存模塊，并用以執(zhí)行第一功能。第二功能模塊具有至少一可執(zhí)行第二功能的可程序化邏輯元件，其中該至少一可程序化邏輯元件耦合于第一功能模塊的可程序化邏輯元件，用以通過(guò)第一功能模塊的可程序化邏輯元件自儲(chǔ)存模塊讀取更新資訊。其中，第一功能模塊的可程序化邏輯元件與第二功能模塊的該至少一可程序化邏輯元件之間通過(guò)序列周邊界面(Serial Peripheral Interface；SPI)進(jìn)行信號(hào)傳輸。

在一實(shí)施例中，該多個(gè)第一影像處理模塊分別通過(guò)該可程序化邏輯模塊自該儲(chǔ)存模塊讀取該更新資訊。

在一實(shí)施例中，如上所述的固件更新方法，其進(jìn)一步包括下列步驟：(e)將多個(gè)第二影像處理模塊分別耦接至該第一影像處理模塊；以及(f)由該多個(gè)第二影像處理模塊分別自該第一影像處理模塊接收該更新資訊。

相較于現(xiàn)有技術(shù)，根據(jù)本發(fā)明的電子裝置、多電腦切換器及其固件更新 方法具有下列優(yōu)點(diǎn)：

(1)由于本發(fā)明的多電腦切換器中的所有可程序化邏輯單元均共用同一個(gè)儲(chǔ)存模塊，所以每一組影像處理電路上的可程序化邏輯單元不需再各自搭配一個(gè)開(kāi)關(guān)與一個(gè)儲(chǔ)存模塊，并且所有上游的可程序化邏輯單元與下游的可程序化邏輯單元之間亦無(wú)任何多路復(fù)用器(multiplexer)的設(shè)置，故可大幅節(jié)省成本及體積、以及簡(jiǎn)化電路設(shè)計(jì)的復(fù)雜度。

(2)無(wú)論本發(fā)明的多電腦切換器包括多少組影像處理電路及可程序化邏輯單元，當(dāng)多電腦切換器的處理器模塊通過(guò)網(wǎng)絡(luò)接收到一更新資訊時(shí)，處理器模塊都只需要對(duì)該共用的儲(chǔ)存模塊執(zhí)行一次更新資訊的寫(xiě)入程序而已，故可大幅縮短整個(gè)更新資訊寫(xiě)入程序所耗費(fèi)的時(shí)間，有效提升多電腦切換器進(jìn)行固件更新的效率。

(3)由于每一組影像處理電路上的可程序化邏輯單元同時(shí)讀取該共用的儲(chǔ)存模塊所儲(chǔ)存的更新資訊，所以即使影像處理電路與可程序化邏輯單元的數(shù)目大幅增加，亦不會(huì)造成讀取時(shí)間的增加，使得多電腦切換器具有非常好的擴(kuò)充性。

關(guān)于本發(fā)明的優(yōu)點(diǎn)與精神可以通過(guò)以下的具體實(shí)施方式及所附附圖得到進(jìn)一步的了解。

附圖說(shuō)明

圖1為傳統(tǒng)的具有遠(yuǎn)端管理功能的多電腦切換器(KVM over IP)的示意圖；

圖2為根據(jù)本發(fā)明的一具體實(shí)施例的多電腦切換器的示意圖；

圖3A為圖2中的多電腦切換器的詳細(xì)功能方塊圖；

圖3B為圖3A的詳細(xì)連接關(guān)系；

圖3C為圖3B的相關(guān)腳位上的信號(hào)；

圖4A為根據(jù)本發(fā)明的另一具體實(shí)施例的多電腦切換器的示意圖；

圖4B為圖4A的詳細(xì)連接關(guān)系；

圖4C為根據(jù)本發(fā)明的另一具體實(shí)施例的電子裝置的示意圖；

圖5為根據(jù)本發(fā)明的另一具體實(shí)施例的多電腦切換器的固件更新方法的流程圖。

主要組件符號(hào)說(shuō)明

KVM、1、1’：多電腦切換器

10、40：處理器模塊

11、41：切換模塊

12、42：儲(chǔ)存模塊

14：可程序化邏輯模塊

16：第一影像處理模塊

18：第二影像處理模塊

SAM1～SAM4、160、180：影像處理電路

FPGA：可程序化邏輯單元

TC、2：目標(biāo)電腦

N：網(wǎng)絡(luò)

UG：更新資訊

3：中控電腦

30：熒幕

31：鍵盤(pán)

32：鼠標(biāo)

4：電子裝置

44：第一功能模塊

46：第二功能模塊

48：第三功能模塊

D1：第一資訊

D2：第二資訊

D3：第三資訊

CPU：中央處理器

SW：開(kāi)關(guān)

FM：閃存

PROG B、DOUT、INIT B、DONE、DIN、Data、Clock：腳位

D0、D7：資訊

S10～S24：流程步驟

具體實(shí)施方式

根據(jù)本發(fā)明的一較佳具體實(shí)施例為一種多電腦切換器，但本發(fā)明不以此為限。在此實(shí)施例中，多電腦切換器為具有遠(yuǎn)端管理功能的多電腦切換器(KVM over IP)，可讓使用者通過(guò)網(wǎng)絡(luò)存取遠(yuǎn)端電腦或伺服器的數(shù)字視頻、音頻及虛擬媒體信號(hào)，但不以此為限。

請(qǐng)參照?qǐng)D2，圖2為此實(shí)施例的多電腦切換器的示意圖。如圖2所示，多電腦切換器1分別耦接至多臺(tái)目標(biāo)電腦2，并且可通過(guò)網(wǎng)絡(luò)N接收一更新資訊UG。多電腦切換器1會(huì)分別對(duì)該多臺(tái)目標(biāo)電腦2所輸出的一或多路影像信號(hào)進(jìn)行采樣(Sampling)、影像處理及壓縮后轉(zhuǎn)換為相對(duì)應(yīng)的影像數(shù)據(jù)，以便將影像數(shù)據(jù)通過(guò)網(wǎng)絡(luò)N傳送至遠(yuǎn)端的中控電腦3。另一方面，多電腦切換器1亦可將來(lái)自中控電腦3的鍵盤(pán)/鼠標(biāo)網(wǎng)絡(luò)封包還原為目標(biāo)電腦2可讀的鍵盤(pán)/鼠標(biāo)信號(hào)。如此一來(lái)，中控電腦3便可通過(guò)網(wǎng)絡(luò)N及多電腦切換器1管理及控制多臺(tái)目標(biāo)電腦2。

于實(shí)際應(yīng)用中，多電腦切換器1所耦接的目標(biāo)電腦2的數(shù)目可隨其硬件限制及實(shí)際需要而改變，并無(wú)特定的限制；目標(biāo)電腦2可以是一般常見(jiàn)的個(gè)人電腦(PC)、伺服器(Server)或工作站(Workstation)，并無(wú)特定的限制；多電腦切換器1通過(guò)網(wǎng)絡(luò)N所接收到的更新資訊UG可以是一固件更新資訊，但不以此為限；網(wǎng)絡(luò)N的種類并無(wú)特定的限制，可以是一般常見(jiàn)的以太網(wǎng)絡(luò)(Ethernet)、區(qū)域網(wǎng)絡(luò)(Local Area Network；LAN)或網(wǎng)際網(wǎng)絡(luò)(Internet)。

接著，請(qǐng)參照?qǐng)D3A，圖3A為圖2中的多電腦切換器1的詳細(xì)功能方塊圖。如圖3A所示，多電腦切換器1包括處理器模塊10、切換模塊11、儲(chǔ)存模塊12、可程序化邏輯模塊14及多個(gè)第一影像處理模塊16。每個(gè)第一影像處理模塊16均分別包括影像處理電路160且影像處理電路160至少包括可程序化邏輯單元FPGA。

其中，處理器模塊10耦接切換模塊11；切換模塊11分別耦接處理器模塊10、儲(chǔ)存模塊12及可程序化邏輯模塊14；儲(chǔ)存模塊12耦接切換模塊11。亦即，儲(chǔ)存模塊12可通過(guò)切換模塊11耦接處理器模塊10或是可程序化邏輯模塊14。另外，可程序化邏輯模塊14再以并聯(lián)的方式耦接該多個(gè)第一影像處理模塊16。于每個(gè)第一影像處理模塊16中，可程序化邏輯單元FPGA設(shè)置于影像處理電路160上并且耦接于可程序化邏輯模塊14與至少一臺(tái)目標(biāo)電腦2之間。另外，通常該多臺(tái)目標(biāo)電腦2的數(shù)量(例如為M個(gè))會(huì)大于該多個(gè)第一影像處理模塊16的數(shù)量(例如為N個(gè))，因此在該多個(gè)第一影像處理模塊16與該多臺(tái)目標(biāo)電腦2之間可能具有一切換電路，用以由該多臺(tái)目標(biāo)電腦2選出對(duì)應(yīng)于第一影像處理模塊16的數(shù)量的目標(biāo)電腦(例如由M個(gè)中選出N個(gè)；M大于N)以進(jìn)行影像處理。在一較佳實(shí)施例中，該切換電路可為一矩陣式切換器，但不以此為限。

于此實(shí)施例中，處理器模塊10通過(guò)網(wǎng)絡(luò)N接收更新資訊UG。實(shí)際上，更新資訊UG可至少包括一第一資訊D1及一第二資訊D2。其中，第一資訊D1可以是對(duì)應(yīng)于可程序化邏輯模塊14的固件更新資訊且第二資訊D2可以是對(duì)應(yīng)于該多個(gè)第一影像處理模塊16的固件更新資訊，但不以此為限。

于實(shí)際應(yīng)用中，處理器模塊10可以是中央處理器(Central Processing Unit；CPU)；儲(chǔ)存模塊12可以是閃存(Flash Memory)；可程序化邏輯模塊14與每個(gè)第一影像處理模塊16中的可程序化邏輯單元FPGA均可以是現(xiàn)場(chǎng)可程序化閘極陣列(Field-Programmable Gate Array；FPGA)，但均不以此為限。

此外，切換模塊11與儲(chǔ)存模塊12之間可通過(guò)一序列周邊界面(Serial Peripheral Interface；SPI)進(jìn)行信號(hào)傳輸；可程序化邏輯模塊14與每個(gè)第一影 像處理模塊16中的可程序化邏輯單元FPGA之間亦可通過(guò)序列周邊界面(SPI)進(jìn)行信號(hào)傳輸；可程序化邏輯模塊14與切換模塊11之間亦可通過(guò)序列周邊界面進(jìn)行信號(hào)傳輸，但均不以此為限。另外，在多電腦切換器1中可能更具有其他使用其他通信協(xié)議的元件，例如一USB控制器(未顯示)。該USB控制器亦可通過(guò)可程序化邏輯模塊14耦接至處理器模塊10，并由可程序化邏輯模塊14先轉(zhuǎn)換來(lái)自該USB控制器的相關(guān)數(shù)據(jù)，以減輕處理器模塊10對(duì)于協(xié)議轉(zhuǎn)換的負(fù)擔(dān)。

于此實(shí)施例中，切換模塊11用以于多電腦切換器1的不同操作模式下選擇性地切換處理器模塊10或可程序化邏輯模塊14耦接至儲(chǔ)存模塊12。當(dāng)處理器模塊10通過(guò)網(wǎng)絡(luò)N接收到更新資訊UG時(shí)，多電腦切換器1會(huì)操作于一寫(xiě)入(Write-In)模式。于多電腦切換器1的寫(xiě)入模式下，切換模塊11會(huì)切換成處理器模塊10耦接至儲(chǔ)存模塊12，其使得處理器模塊10可對(duì)儲(chǔ)存模塊12執(zhí)行寫(xiě)入程序以將更新資訊UG儲(chǔ)存于儲(chǔ)存模塊12內(nèi)。

值得注意的是，由于本發(fā)明所提出的多電腦切換器1進(jìn)行固件更新程序時(shí)，僅需對(duì)“單一個(gè)儲(chǔ)存模塊12”執(zhí)行“單一次更新資訊UG的寫(xiě)入程序”即可，不必如同圖1所示的現(xiàn)有技術(shù)一樣需對(duì)“多個(gè)閃存FM”執(zhí)行“復(fù)數(shù)次固件更新資訊UG的寫(xiě)入程序”，故本發(fā)明的多電腦切換器1可大幅縮短整個(gè)更新資訊寫(xiě)入程序所耗費(fèi)的時(shí)間，有效提升多電腦切換器1進(jìn)行固件更新的效率。

當(dāng)整個(gè)更新資訊寫(xiě)入程序完成后，多電腦切換器1會(huì)操作于一讀取(Read-Out)模式下。于多電腦切換器1的讀取模式下，切換模塊11會(huì)切換成可程序化邏輯模塊14耦接至儲(chǔ)存模塊12，其使得可程序化邏輯模塊14可以自儲(chǔ)存模塊12讀取更新資訊UG，并依據(jù)更新資訊UG重新進(jìn)行設(shè)定。

當(dāng)可程序化邏輯模塊14自儲(chǔ)存模塊12讀取到更新資訊UG時(shí)，每個(gè)第一影像處理模塊16中的可程序化邏輯單元FPGA可同時(shí)自可程序化邏輯模塊14讀取更新資訊UG，并分別對(duì)各自耦接的至少一臺(tái)目標(biāo)電腦2進(jìn)行影像處理。

請(qǐng)同時(shí)參閱圖3B及圖3C，更詳細(xì)地說(shuō)，處理器模塊10通過(guò)PROG B腳位同時(shí)對(duì)多個(gè)第一影像處理模塊16中的可程序化邏輯單元FPGA進(jìn)行重設(shè)，之后(在一段規(guī)定的時(shí)間內(nèi))每個(gè)可程序化邏輯單元FPGA便會(huì)通過(guò)INIT B腳位告訴處理器模塊10其已經(jīng)準(zhǔn)備好(例如均將電位拉高，但不以此為限)。接下來(lái)，由于可程序化邏輯單元FPGA的DIN腳位對(duì)應(yīng)至可程序化邏輯模塊14的DOUT腳位，每個(gè)可程序化邏輯單元FPGA便可經(jīng)由其與可程序化邏輯模塊14之間的Data腳位與Clock腳位讀取更新資訊UG的全部或一部分(例如第二資訊D2)。最后，每個(gè)可程序化邏輯單元FPGA會(huì)通過(guò)DONE腳位告訴處理器模塊10其已經(jīng)將更新資訊UG收妥(例如均將電位拉高，但不以此為限)。

在上述重設(shè)可程序化邏輯單元FPGA的過(guò)程中，如果有任何一個(gè)可程序化邏輯單元FPGA發(fā)生了錯(cuò)誤，上述INIT B腳位的電位便無(wú)法為高，處理器模塊10可以據(jù)此知道有至少一個(gè)可程序化邏輯單元FPGA發(fā)生了重設(shè)上的錯(cuò)誤。同樣的，在上述可程序化邏輯單元FPGA讀取該更新資訊UG的過(guò)程中，如果有任何一個(gè)可程序化邏輯單元FPGA發(fā)生了錯(cuò)誤，上述DONE腳位的電位便無(wú)法為高，處理器模塊10可以據(jù)此知道有至少一個(gè)可程序化邏輯單元FPGA發(fā)生了讀取上的錯(cuò)誤，便會(huì)使全部的可程序化邏輯單元FPGA重新進(jìn)行讀取該更新資訊UG。

于實(shí)際應(yīng)用中，假設(shè)更新資訊UG中的第一資訊D1對(duì)應(yīng)于可程序化邏輯模塊14且更新資訊UG中的第二資訊D2對(duì)應(yīng)于該多個(gè)第一影像處理模塊16，則當(dāng)可程序化邏輯模塊14自儲(chǔ)存模塊12讀取到更新資訊UG時(shí)，可程序化邏輯模塊14會(huì)接收更新資訊UG中相對(duì)應(yīng)的第一資訊D1并依據(jù)第一資訊D1重新進(jìn)行設(shè)定(固件更新)；之后，當(dāng)每個(gè)第一影像處理模塊16中的可程序化邏輯單元FPGA同時(shí)自可程序化邏輯模塊14讀取更新資訊UG時(shí)，每個(gè)第一影像處理模塊16中的可程序化邏輯單元FPGA均會(huì)依據(jù)更新資訊UG中的第二資訊D2重新進(jìn)行設(shè)定(固件更新)。

需說(shuō)明的是，圖3A的多電腦切換器1進(jìn)行整個(gè)更新資訊讀取程序所耗 費(fèi)的時(shí)間總共包括可程序化邏輯模塊14自儲(chǔ)存模塊12讀取更新資訊UG所耗費(fèi)的時(shí)間T1與每個(gè)第一影像處理模塊16中的可程序化邏輯單元FPGA同時(shí)自可程序化邏輯模塊14讀取更新資訊UG所耗費(fèi)的時(shí)間T2，仍比整個(gè)更新資訊寫(xiě)入程序所耗費(fèi)的時(shí)間短很多，因此整個(gè)更新資訊寫(xiě)入及讀取程序的速度會(huì)比圖1所示的現(xiàn)有技術(shù)來(lái)得快很多。

此外，由于可程序化邏輯模塊14以并連方式耦接多個(gè)第一影像處理模塊16，因此每個(gè)第一影像處理模塊16中的可程序化邏輯單元FPGA“同時(shí)”自可程序化邏輯模塊14讀取更新資訊UG，即使第一影像處理模塊16與其可程序化邏輯單元FPGA的數(shù)目大幅增加，亦不會(huì)造成整體讀取時(shí)間的增加，使得本發(fā)明的多電腦切換器1具有非常好的“縱向”擴(kuò)充性。亦即即使再大幅度增加第一影像處理模塊16的數(shù)量，亦不會(huì)增加圖3的多電腦切換器1進(jìn)行整個(gè)更新資訊讀取程序所耗費(fèi)的時(shí)間。

因此，接下來(lái)將以另一實(shí)施例對(duì)本發(fā)明的多電腦切換器的擴(kuò)充性作進(jìn)一步說(shuō)明。

請(qǐng)參照?qǐng)D4A，圖4A為本發(fā)明的另一具體實(shí)施例的多電腦切換器的詳細(xì)功能方塊圖。比較圖4A與圖3A可知：圖4A中的多電腦切換器1’比起圖3A中的多電腦切換器1還多設(shè)置有多個(gè)第二影像處理模塊18。如圖4A所示，該多個(gè)第二影像處理模塊18會(huì)以并聯(lián)方式再分別耦接至該多個(gè)第一影像處理模塊16中的同一個(gè)第一影像處理模塊16，因此每個(gè)第二影像處理模塊18中的可程序化邏輯單元FPGA均可同時(shí)自第一影像處理模塊16中的可程序化邏輯單元FPGA讀取更新資訊UG，并分別對(duì)其耦接的目標(biāo)電腦2進(jìn)行影像處理。實(shí)際上，該多個(gè)第二影像處理模塊18與該第一影像處理模塊16之間可通過(guò)序列周邊界面(SPI)進(jìn)行信號(hào)傳輸，但不以此為限。

請(qǐng)同時(shí)參閱圖4B，更詳細(xì)地說(shuō)，處理器模塊10通過(guò)PROG B腳位同時(shí)對(duì)多個(gè)第二影像處理模塊18中的可程序化邏輯單元FPGA進(jìn)行重設(shè)，之后(在一段規(guī)定的時(shí)間內(nèi))每個(gè)可程序化邏輯單元FPGA便會(huì)通過(guò)INIT B腳位告訴處理器模塊10其已經(jīng)準(zhǔn)備好(例如均將電位拉高，但不以此為限)。接下來(lái)， 由于第二影像處理模塊18的FPGA的DIN腳位對(duì)應(yīng)至第一影像處理模塊16的FPGA的DOUT腳位，每個(gè)第二影像處理模塊18的FPGA便可經(jīng)由其與第一影像處理模塊16的FPGA之間的Data腳位與Clock腳位讀取該更新資訊UG的全部或一部分(例如第三資訊D3)。最后，每一個(gè)第二影像處理模塊18的FPGA會(huì)通過(guò)DONE腳位告訴處理器模塊10其已經(jīng)將更新資訊UG收妥(例如均將電位拉高，但不以此為限)。

此時(shí)，圖4A中的多電腦切換器1’進(jìn)行整個(gè)更新資訊讀取程序所耗費(fèi)的時(shí)間除了包括可程序化邏輯模塊14自儲(chǔ)存模塊12讀取更新資訊UG所耗費(fèi)的時(shí)間與每個(gè)第一影像處理模塊16中的可程序化邏輯單元FPGA同時(shí)自可程序化邏輯模塊14讀取更新資訊UG所耗費(fèi)的時(shí)間之外，還包括每個(gè)第二影像處理模塊18中的可程序化邏輯單元FPGA同時(shí)自第一影像處理模塊16中的可程序化邏輯單元FPGA讀取更新資訊UG所耗費(fèi)的時(shí)間。雖然圖4中的多電腦切換器1’進(jìn)行整個(gè)更新資訊讀取程序所耗費(fèi)的時(shí)間會(huì)較圖3中的多電腦切換器1進(jìn)行整個(gè)更新資訊讀取程序所耗費(fèi)的時(shí)間來(lái)得長(zhǎng)，但由于讀取速度遠(yuǎn)大于寫(xiě)入速度，所以整個(gè)更新資訊寫(xiě)入及讀取程序的速度還是會(huì)比圖1所示的現(xiàn)有技術(shù)來(lái)得快很多。

需說(shuō)明的是，假設(shè)更新資訊UG更包含第一資訊D1、第二資訊D2及第三資訊D3，其中第二資訊D2對(duì)應(yīng)于該多個(gè)第一影像處理模塊16之外，第三資訊D3對(duì)應(yīng)于該多個(gè)第二影像處理模塊18。當(dāng)每個(gè)第二影像處理模塊18中的可程序化邏輯單元FPGA同時(shí)自該第一影像處理模塊16中的可程序化邏輯單元FPGA讀取更新資訊UG時(shí)，每個(gè)第二影像處理模塊18中的可程序化邏輯單元FPGA均會(huì)接收更新資訊UG中的第三資訊D3。亦即，每個(gè)第二影像處理模塊18均可同時(shí)通過(guò)同一個(gè)第一影像處理模塊16進(jìn)行固件更新。

綜合圖3A與圖4A可推知：本發(fā)明的多電腦切換器具有相當(dāng)好的縱向與橫向擴(kuò)充性。其中橫向擴(kuò)充性指本發(fā)明的多電腦切換器可繼續(xù)通過(guò)上述方式向外再依序擴(kuò)充多個(gè)第三影像處理模塊(或是非影像處理處理用途的其他 功能模塊)、多個(gè)第四影像處理模塊(或是非影像處理用途的其他功能模塊)…。并且由于儲(chǔ)存模塊的讀取速度遠(yuǎn)大于寫(xiě)入速度，所以本發(fā)明的多電腦切換器進(jìn)行整個(gè)更新資訊寫(xiě)入及讀取程序的速度還是會(huì)比圖1所示的現(xiàn)有技術(shù)來(lái)得快，故有助于固件更新效率的提升。

值得注意的是，除了多電腦切換器外，本發(fā)明的上述概念(包含上述的架構(gòu)及固件更新方法)亦適用于具有多個(gè)可程序化邏輯元件(例如FPGA或是CPLD)的其他電子裝置中，且該多個(gè)可程序化邏輯元件更可依據(jù)其功能不同而劃分為多個(gè)功能模塊，該多個(gè)功能模塊所具備的功能并不限于前述的協(xié)議轉(zhuǎn)換或是影像處理。若將與前述切換模塊11直接連接的至少一個(gè)可程序化邏輯元件視為“第一功能模塊”；其余未與前述切換模塊11直接連接的至少一個(gè)可程序化邏輯元件分別視為“第二功能模塊”(但其直接連接至第一功能模塊中的某個(gè)可程序化邏輯元件)、“第三功能模塊”…，且第三功能模塊通過(guò)第二功能模塊的某個(gè)可程序化邏輯元件耦接至第一功能模塊時(shí)，第三功能模塊可通過(guò)第二功能模塊依據(jù)上述說(shuō)明進(jìn)行固件更新且第二功能模塊亦可通過(guò)第一功能模塊依據(jù)上述說(shuō)明進(jìn)行固件更新。

舉例而言，如圖4C所示，假設(shè)電子裝置4包括處理器模塊40、切換模塊41、儲(chǔ)存模塊42、第一功能模塊44、第二功能模塊46及第三功能模塊48。其中，儲(chǔ)存模塊42通過(guò)切換模塊41耦接處理器模塊40；第一功能模塊44通過(guò)切換模塊41耦接儲(chǔ)存模塊42；第二功能模塊46耦接第一功能模塊44；第三功能模塊48耦接第二功能模塊46。

處理器模塊40用以通過(guò)網(wǎng)絡(luò)N接收更新資訊UG并通過(guò)切換模塊41對(duì)儲(chǔ)存模塊42執(zhí)行寫(xiě)入程序以將更新資訊UG儲(chǔ)存于儲(chǔ)存模塊42內(nèi)。第一功能模塊44具有可執(zhí)行第一功能的可程序化邏輯元件FPGA，并用以執(zhí)行第一功能。第二功能模塊46具有可執(zhí)行第二功能的至少一可程序化邏輯元件FPGA。第三功能模塊48具有可執(zhí)行第三功能的至少一可程序化邏輯元件FPGA。

第二功能模塊46的至少一可程序化邏輯元件FPGA耦接至第一功能模 塊44的可程序化邏輯元件FPGA，用以通過(guò)第一功能模塊44的可程序化邏輯元件FPGA自儲(chǔ)存模塊42讀取更新資訊UG，以進(jìn)行固件更新。實(shí)際應(yīng)用中，第一功能模塊44的可程序化邏輯元件FPGA與第二功能模塊46的至少一可程序化邏輯元件FPGA之間可通過(guò)序列周邊界面(SPI)進(jìn)行信號(hào)傳輸，但不以此為限。

同理，第三功能模塊48的至少一可程序化邏輯元件FPGA耦接至第二功能模塊46的至少一可程序化邏輯元件FPGA，由于第二功能模塊46的至少一可程序化邏輯元件FPGA已通過(guò)第一功能模塊44的可程序化邏輯元件FPGA自儲(chǔ)存模塊42讀取更新資訊UG，因此，第三功能模塊48的至少一可程序化邏輯元件FPGA可自第二功能模塊46的至少一可程序化邏輯元件FPGA讀取更新資訊UG，以進(jìn)行固件更新。實(shí)際應(yīng)用中，第三功能模塊48的至少一可程序化邏輯元件FPGA與第二功能模塊46的至少一可程序化邏輯元件FPGA之間可通過(guò)序列周邊界面(SPI)進(jìn)行信號(hào)傳輸，但不以此為限。

根據(jù)本發(fā)明的另一具體實(shí)施例為一種多電腦切換器的固件更新方法。于此實(shí)施例中，該多電腦切換器的固件更新方法用以對(duì)一多電腦切換器進(jìn)行固件的更新，并且該多電腦切換器為具有遠(yuǎn)端管理功能的多電腦切換器(KVM over IP)，可讓使用者通過(guò)網(wǎng)絡(luò)存取遠(yuǎn)端電腦或工作站的數(shù)字視頻、音頻及虛擬媒體信號(hào)，但不以此為限。

多電腦切換器至少包括處理器模塊、儲(chǔ)存模塊、可程序化邏輯模塊及多個(gè)第一影像處理模塊。該多個(gè)第一影像處理模塊中的第一影像處理模塊耦接于可程序化邏輯模塊與多臺(tái)目標(biāo)電腦中的至少一臺(tái)目標(biāo)電腦之間。

請(qǐng)參照?qǐng)D5，圖5為此實(shí)施例的多電腦切換器的固件更新方法的流程圖。如圖5所示，于步驟S10中，由處理器模塊通過(guò)網(wǎng)絡(luò)接收更新資訊。于步驟S12中，該方法判斷多電腦切換器操作于寫(xiě)入(Write-In)模式下或讀取(Read-Out)模式下。

若步驟S12的判斷結(jié)果為多電腦切換器操作于寫(xiě)入模式下，則該方法執(zhí)行步驟S14，切換成處理器模塊耦接至儲(chǔ)存模塊。接著，該方法執(zhí)行步驟S18， 由處理器模塊對(duì)儲(chǔ)存模塊執(zhí)行寫(xiě)入程序以將更新資訊儲(chǔ)存于儲(chǔ)存模塊內(nèi)。

若步驟S12的判斷結(jié)果為多電腦切換器操作于讀取模式下，則該方法執(zhí)行步驟S16，切換成可程序化邏輯模塊耦接至儲(chǔ)存模塊。接著，該方法執(zhí)行步驟S20，由第一影像處理模塊通過(guò)可程序化邏輯模塊自儲(chǔ)存模塊讀取更新資訊并對(duì)該至少一臺(tái)目標(biāo)電腦進(jìn)行影像處理。

于實(shí)際應(yīng)用中，假設(shè)于步驟S10中處理器模塊通過(guò)網(wǎng)絡(luò)所接收到的更新資訊包括一第一資訊及一第二資訊，并且第一資訊對(duì)應(yīng)于可程序化邏輯模塊且第二資訊對(duì)應(yīng)于該多個(gè)第一影像處理模塊，則于步驟S20中，可程序化邏輯模塊會(huì)接收第一資訊且第一影像處理模塊會(huì)接收第二資訊。

需說(shuō)明的是，于步驟S20中，由于每個(gè)第一影像處理模塊會(huì)“同時(shí)”自可程序化邏輯模塊讀取更新資訊，因此即使第一影像處理模塊的數(shù)目大幅增加，亦不會(huì)造成整體讀取時(shí)間的增加，故本發(fā)明的多電腦切換器具有非常好的“縱向”擴(kuò)充性。因此，在步驟S20之后，該方法亦可更包括步驟S22及S24，將多個(gè)第二影像處理模塊分別耦接至第一影像處理模塊，以及由該多個(gè)第二影像處理模塊分別自第一影像處理模塊接收更新資訊。

相較于現(xiàn)有技術(shù)，根據(jù)本發(fā)明的電子裝置、多電腦切換器及其固件更新方法具有下列優(yōu)點(diǎn)：

(1)由于本發(fā)明的多電腦切換器中的所有可程序化邏輯單元均共用同一個(gè)儲(chǔ)存模塊，所以每一組影像處理電路上的可程序化邏輯單元不需再各自搭配一個(gè)開(kāi)關(guān)與一個(gè)儲(chǔ)存模塊，并且所有上游的可程序化邏輯單元與下游的可程序化邏輯單元之間亦無(wú)任何多路復(fù)用器(multiplexer)的設(shè)置，故可大幅節(jié)省成本及體積、以及簡(jiǎn)化電路設(shè)計(jì)的復(fù)雜度。

(2)無(wú)論本發(fā)明的多電腦切換器包括多少組影像處理電路及可程序化邏輯單元，當(dāng)多電腦切換器的處理器模塊通過(guò)網(wǎng)絡(luò)接收到一更新資訊時(shí)，處理器模塊都只需要對(duì)該共用的儲(chǔ)存模塊執(zhí)行一次更新資訊的寫(xiě)入程序而已，故可大幅縮短整個(gè)更新資訊寫(xiě)入程序所耗費(fèi)的時(shí)間，有效提升多電腦切換器進(jìn)行固件更新的效率。

(3)由于每一組影像處理電路上的可程序化邏輯單元同時(shí)讀取該共用的儲(chǔ)存模塊所儲(chǔ)存的更新資訊，所以即使影像處理電路與可程序化邏輯單元的數(shù)目大幅增加，亦不會(huì)造成讀取時(shí)間的增加，使得多電腦切換器具有非常好的擴(kuò)充性。

通過(guò)以上較佳具體實(shí)施例的詳述，是希望能更加清楚描述本發(fā)明的特征與精神，而并非以上述所公開(kāi)的較佳具體實(shí)施例來(lái)對(duì)本發(fā)明的范疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排于本發(fā)明所欲申請(qǐng)的權(quán)利要求的范疇內(nèi)。