一種pci總線轉(zhuǎn)本地總線通用電路的制作方法
【專利摘要】本實(shí)用新型公開了一種PCI總線轉(zhuǎn)本地總線通用電路，所述電路包括PCI總線橋電路和本地總線轉(zhuǎn)換電路，其中：所述PCI總線橋電路，由PCI總線連接器、EEPROM芯片、PCI總線橋芯片和時(shí)鐘電路組成；所述本地總線轉(zhuǎn)換電路，由可編程邏輯器件、時(shí)鐘電路和JTAG在線調(diào)試電路組成。本實(shí)用新型PCI總線轉(zhuǎn)本地總線通用電路能夠?qū)崿F(xiàn)PCI總線與本地總線之間的數(shù)據(jù)通訊，根據(jù)本地總線特點(diǎn)實(shí)現(xiàn)PCI總線資源的動(dòng)態(tài)分配。
【專利說(shuō)明】一種PCI總線轉(zhuǎn)本地總線通用電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于測(cè)控【技術(shù)領(lǐng)域】，更具體地，涉及一種PCI總線轉(zhuǎn)本地總線通用電路。

【背景技術(shù)】
[0002]PCI 總線是 Peripheral Component Interconnect (外設(shè)部件互聯(lián)標(biāo)準(zhǔn))的縮寫，該總線規(guī)范創(chuàng)立至今已經(jīng)成為了計(jì)算機(jī)的一種標(biāo)準(zhǔn)總線，該總線采用地址、數(shù)據(jù)總線分時(shí)復(fù)用的方式實(shí)現(xiàn)，并且實(shí)現(xiàn)了即插即用，即當(dāng)板卡插入系統(tǒng)時(shí)，系統(tǒng)會(huì)自動(dòng)對(duì)板卡所需資源進(jìn)行分配，與以往的ISA(Industry Standard Architecture)總線的復(fù)雜手動(dòng)配置相比工作可靠、使用方便。
[0003]目前PCI憑借自身的優(yōu)勢(shì)已經(jīng)廣泛應(yīng)用于通用計(jì)算機(jī)、工控機(jī)和測(cè)試設(shè)備中，由于PCI總線不能夠直接對(duì)本地總線的硬件資源進(jìn)行訪問(wèn)和控制，需要設(shè)計(jì)專門的PCI總線橋電路實(shí)現(xiàn)PCI總線與本地總線的數(shù)據(jù)交換，目前應(yīng)用的橋電路主要包括PLX公司設(shè)計(jì)的PCI橋電路芯片和通過(guò)數(shù)據(jù)信號(hào)處理(Digital Signal Processing,DSP)或現(xiàn)場(chǎng)可編程門陣列(Field Programmable Logic Device, FPGA)實(shí)現(xiàn)的時(shí)序轉(zhuǎn)換電路，但種類較多、設(shè)計(jì)復(fù)雜。
實(shí)用新型內(nèi)容
[0004]針對(duì)現(xiàn)有技術(shù)的以上缺陷或改進(jìn)需求，本實(shí)用新型提供了一種PCI總線轉(zhuǎn)本地總線通用電路，實(shí)現(xiàn)PCI總線與本地總線之間的數(shù)據(jù)通訊，根據(jù)本地總線特點(diǎn)實(shí)現(xiàn)PCI總線資源的動(dòng)態(tài)分配。
[0005]本實(shí)用新型提供了一種PCI總線轉(zhuǎn)本地總線通用電路，所述電路包括PCI總線橋電路和本地總線轉(zhuǎn)換電路，其中:
[0006]所述PCI總線橋電路，由PCI總線連接器、帶電可擦可編程只讀存儲(chǔ)器(Electrically Erasable Programmable Read-Only Memory, EEPR0M)芯片、PCI 總線橋芯片和時(shí)鐘電路組成，其中:
[0007]所述PCI總線連接器用于將PCI總線的控制總線信號(hào)、地址總線信號(hào)、數(shù)據(jù)總線信號(hào)、中斷控制信號(hào)、時(shí)鐘信號(hào)和供電電壓通路引入PCI總線橋芯片，上述各PCI總線信號(hào)通過(guò)匹配后進(jìn)入PCI總線橋芯片；
[0008]所述PCI總線橋芯片用于實(shí)現(xiàn)PCI總線的控制總線信號(hào)、地址總線信號(hào)、數(shù)據(jù)總線信號(hào)、中斷控制信號(hào)的轉(zhuǎn)換，該芯片在與PCI總線進(jìn)行數(shù)據(jù)交互時(shí)執(zhí)行PCI總線時(shí)序標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)包含所有總線上的信號(hào)傳輸協(xié)議，按照該協(xié)議方式完成與PCI總線的數(shù)據(jù)交換后，再按照橋電路定義的本地總線時(shí)序與外圍設(shè)備進(jìn)行通訊，在此過(guò)程中實(shí)現(xiàn)PCI總線與本地總線的通訊和數(shù)據(jù)轉(zhuǎn)換；
[0009]所述EEPROM芯片中包含有使用通用編程器進(jìn)行的編程設(shè)置，所述編程設(shè)置的內(nèi)容包括PCI總線橋電路識(shí)別信息、PCI總線10資源分配信息、內(nèi)存資源分配信息、中斷資源分配信息、通訊模式選擇信息，當(dāng)所述PCI總線轉(zhuǎn)本地總線通用電路上電后所述PCI總線橋芯片讀取所述EEPROM芯片中的設(shè)置信息，在PCI總線系統(tǒng)進(jìn)入B1S時(shí)，進(jìn)行相應(yīng)的資源參數(shù)設(shè)置，從而完成PCI總線的動(dòng)態(tài)資源分配，建立PCI總線橋芯片與PCI總線控制系統(tǒng)的通訊；
[0010]所述第一時(shí)鐘電路為PCI總線橋芯片提供時(shí)鐘基準(zhǔn)，PCI總線橋電路時(shí)序以該時(shí)鐘頻率為基準(zhǔn)頻率；
[0011]所述本地總線轉(zhuǎn)換電路，由可編程邏輯器件、時(shí)鐘電路和JTAG在線調(diào)試電路組成，其中:
[0012]所述可編程邏輯器件用于實(shí)現(xiàn)所述PCI總線橋電路的控制總線信號(hào)、數(shù)據(jù)總線信號(hào)和地址總線信號(hào)的轉(zhuǎn)換、譯碼，通過(guò)對(duì)可編程邏輯器件的資源編譯，實(shí)現(xiàn)本地總線的地址譯碼、總線時(shí)序信號(hào)控制和數(shù)據(jù)總線傳輸，將本地總線的外圍設(shè)備資源信息和數(shù)據(jù)內(nèi)容傳遞給所述PCI總線橋電路的接口 ；
[0013]所述第二時(shí)鐘電路為可編程邏輯器件提供時(shí)鐘基準(zhǔn)和計(jì)時(shí)基準(zhǔn)，實(shí)現(xiàn)定時(shí)器功倉(cāng)泛;
[0014]所述JTAG在線調(diào)試電路用于實(shí)現(xiàn)所述可編程邏輯器件的在線編程。
[0015]本實(shí)用新型的一個(gè)實(shí)施例中，所述EEPROM芯片安裝在DIP封裝的插座上，可進(jìn)行插拔安裝，方便后續(xù)對(duì)電路資源的再分配和調(diào)試。
[0016]本實(shí)用新型的一個(gè)實(shí)施例中，所述PCI總線橋芯片為PLX9030橋電路芯片。
[0017]本實(shí)用新型的一個(gè)實(shí)施例中，所述可編程邏輯器件為EPM1270T144I5可編程CPLD。
[0018]本實(shí)用新型提供的PCI總線轉(zhuǎn)本地總線通用電路，能夠?qū)崿F(xiàn)PCI總線與本地總線外圍設(shè)備資源的映射與數(shù)據(jù)交互，硬件設(shè)計(jì)通用化、模塊化程度高，可移植性好，通過(guò)EEPROM可輕松實(shí)現(xiàn)對(duì)PCI系統(tǒng)1資源、內(nèi)存資源和中斷資源的分配。

【專利附圖】

【附圖說(shuō)明】
[0019]圖1是本實(shí)用新型實(shí)施例中PCI總線橋電路結(jié)構(gòu)示意圖；
[0020]圖2是本實(shí)用新型實(shí)施例中本地總線轉(zhuǎn)換電路結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0021]為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。此外，下面所描述的本實(shí)用新型各個(gè)實(shí)施方式中所涉及到的技術(shù)特征只要彼此之間未構(gòu)成沖突就可以相互組合。
[0022]PCI總線規(guī)范創(chuàng)立至今已經(jīng)成為了計(jì)算機(jī)的一種標(biāo)準(zhǔn)總線，該總線采用地址、數(shù)據(jù)總線分時(shí)復(fù)用的方式實(shí)現(xiàn)，并且實(shí)現(xiàn)了即插即用，即當(dāng)板卡插入系統(tǒng)時(shí)，系統(tǒng)會(huì)自動(dòng)對(duì)板卡所需資源進(jìn)行分配，與以往的指令集架構(gòu)(ISA, Instruct1n Set Architecture)總線的復(fù)雜手動(dòng)配置相比工作可靠、使用方便。
[0023]目前PCI憑借自身的優(yōu)勢(shì)已經(jīng)廣泛應(yīng)用于通用計(jì)算機(jī)、工控機(jī)和測(cè)試設(shè)備中，同時(shí)為了提高總線資源的利用率，需采用總線轉(zhuǎn)換的方式實(shí)現(xiàn)PCI總線對(duì)本地總線的硬件資源的訪問(wèn)和控制，所以設(shè)計(jì)專門的PCI橋電路實(shí)現(xiàn)PCI總線與本地總線的數(shù)據(jù)交換是非常有意義的，目前應(yīng)用的橋電路主要包括PLX公司設(shè)計(jì)的PCI橋電路芯片和通過(guò)DSP或FPGA實(shí)現(xiàn)的時(shí)序轉(zhuǎn)換電路，但這些電路芯片種類較多、設(shè)計(jì)復(fù)雜，不利于實(shí)現(xiàn)通用設(shè)計(jì)。
[0024]本實(shí)用新型中使用PLX9030橋電路芯片進(jìn)行設(shè)計(jì)，時(shí)序控制信號(hào)采用跳線設(shè)置，可實(shí)現(xiàn)不同工作模式需要，PLX9030完成PCI總線時(shí)序轉(zhuǎn)換后，按照橋芯片協(xié)議，通過(guò)CPLD實(shí)現(xiàn)PCI總線對(duì)本地總線的開關(guān)量、模擬量輸入、輸出、通訊數(shù)據(jù)轉(zhuǎn)換、外圍芯片時(shí)序控制等功能。
[0025]該電路的創(chuàng)造點(diǎn)在于使用PLX9030橋芯片+EPM1270T144I5復(fù)雜可編程邏輯器件(Complex Programmable Logic Device,CPLD)芯片實(shí)現(xiàn)了 PCI總線到本地總線的轉(zhuǎn)換，該電路可直接移植到其它PCI總線板卡設(shè)計(jì)中，同時(shí)采用跳線方式實(shí)現(xiàn)多個(gè)總線工作模式轉(zhuǎn)換，電路通用化設(shè)計(jì)程度高，減少了后續(xù)硬件開發(fā)成本。
[0026]圖1為本實(shí)用新型實(shí)施例中PCI總線橋電路結(jié)構(gòu)示意圖，PCI總線橋電路主要由PCI總線連接器J401、EEPR0M芯片U3、PCI總線橋芯片U402和第一時(shí)鐘電路組成，所述PCI總線連接器J401用于將PCI總線的控制總線信號(hào)、地址總線信號(hào)、數(shù)據(jù)總線信號(hào)、中斷控制信號(hào)、時(shí)鐘信號(hào)和供電電壓通路引入PCI總線橋芯片，上述各PCI總線信號(hào)通過(guò)匹配后進(jìn)入PCI總線橋芯片；所述PCI總線橋芯片U402用于實(shí)現(xiàn)PCI總線的控制總線信號(hào)、地址總線信號(hào)、數(shù)據(jù)總線信號(hào)、中斷控制信號(hào)的轉(zhuǎn)換，該芯片在與PCI總線進(jìn)行數(shù)據(jù)交互時(shí)執(zhí)行PCI總線時(shí)序標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)包含所有總線上的信號(hào)傳輸協(xié)議，按照該協(xié)議方式完成與PCI總線的數(shù)據(jù)交換后，再按照橋電路定義的本地總線時(shí)序與外圍設(shè)備進(jìn)行通訊，在此過(guò)程中實(shí)現(xiàn)PCI總線與本地總線的通訊和數(shù)據(jù)轉(zhuǎn)換；
[0027]所述EEPROM芯片U3中包含有使用通用編程器進(jìn)行的編程設(shè)置，所述編程設(shè)置的內(nèi)容包括PCI總線橋電路識(shí)別信息、PCI總線1資源分配信息、內(nèi)存資源分配信息、中斷資源分配信息、通訊模式選擇信息，當(dāng)所述PCI總線轉(zhuǎn)本地總線通用電路上電后所述PCI總線橋芯片讀取所述EEPROM芯片中的設(shè)置信息，在PCI總線系統(tǒng)進(jìn)入B1S時(shí)，進(jìn)行相應(yīng)的資源參數(shù)設(shè)置，從而完成PCI總線的動(dòng)態(tài)資源分配，建立PCI總線橋芯片與PCI總線控制系統(tǒng)的通訊；
[0028]所述第一時(shí)鐘電路Gl為PCI總線橋芯片提供時(shí)鐘基準(zhǔn)，PCI總線橋電路時(shí)序以該時(shí)鐘頻率為基準(zhǔn)頻率；
[0029]圖2為本實(shí)用新型實(shí)施例中本地總線轉(zhuǎn)換電路結(jié)構(gòu)示意圖，所述本地總線轉(zhuǎn)換電路，由可編程邏輯器件U401、時(shí)鐘電路Gl和JTAG在線調(diào)試電路組成，其中:
[0030]所述可編程邏輯器件U401用于實(shí)現(xiàn)所述PCI總線橋電路的控制總線信號(hào)、數(shù)據(jù)總線信號(hào)和地址總線信號(hào)的轉(zhuǎn)換、譯碼，通過(guò)對(duì)可編程邏輯器件的資源編譯，實(shí)現(xiàn)本地總線的地址譯碼、總線時(shí)序信號(hào)控制和數(shù)據(jù)總線傳輸，將本地總線的外圍設(shè)備資源信息和數(shù)據(jù)內(nèi)容傳遞給所述PCI總線橋電路的接口 ；
[0031]所述第二時(shí)鐘電路為可編程邏輯器件提供時(shí)鐘基準(zhǔn)和計(jì)時(shí)基準(zhǔn)，實(shí)現(xiàn)定時(shí)器功倉(cāng)泛;
[0032]所述JTAG在線調(diào)試電路用于實(shí)現(xiàn)所述可編程邏輯器件的在線編程。
[0033]本領(lǐng)域的技術(shù)人員容易理解，以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種PCI總線轉(zhuǎn)本地總線通用電路，其特征在于，所述電路包括PCI總線橋電路和本地總線轉(zhuǎn)換電路，其中: 所述PCI總線橋電路，由PCI總線連接器、EEPROM芯片、PCI總線橋芯片和第一時(shí)鐘電路組成，其中: 所述PCI總線連接器用于將PCI總線的控制總線信號(hào)、地址總線信號(hào)、數(shù)據(jù)總線信號(hào)、中斷控制信號(hào)、時(shí)鐘信號(hào)和供電電壓通路引入PCI總線橋芯片，上述各PCI總線信號(hào)通過(guò)匹配后進(jìn)入PCI總線橋芯片； 所述PCI總線橋芯片用于實(shí)現(xiàn)PCI總線的控制總線信號(hào)、地址總線信號(hào)、數(shù)據(jù)總線信號(hào)、中斷控制信號(hào)的轉(zhuǎn)換，該芯片在與PCI總線進(jìn)行數(shù)據(jù)交互時(shí)執(zhí)行PCI總線時(shí)序標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)包含所有總線上的信號(hào)傳輸協(xié)議，按照該協(xié)議方式完成與PCI總線的數(shù)據(jù)交換后，再按照橋電路定義的本地總線時(shí)序與外圍設(shè)備進(jìn)行通訊，在此過(guò)程中實(shí)現(xiàn)PCI總線與本地總線的通訊和數(shù)據(jù)轉(zhuǎn)換； 所述EEPROM芯片中包含有使用通用編程器進(jìn)行的編程設(shè)置，所述編程設(shè)置的內(nèi)容包括PCI總線橋電路識(shí)別信息、PCI總線1資源分配信息、內(nèi)存資源分配信息、中斷資源分配信息、通訊模式選擇信息，當(dāng)所述PCI總線轉(zhuǎn)本地總線通用電路上電后所述PCI總線橋芯片讀取所述EEPROM芯片中的設(shè)置信息，在PCI總線系統(tǒng)進(jìn)入B1S時(shí)，進(jìn)行相應(yīng)的資源參數(shù)設(shè)置，從而完成PCI總線的動(dòng)態(tài)資源分配，建立PCI總線橋芯片與PCI總線控制系統(tǒng)的通訊； 所述第一時(shí)鐘電路為PCI總線橋芯片提供時(shí)鐘基準(zhǔn)，PCI總線橋電路時(shí)序以該時(shí)鐘頻率為基準(zhǔn)頻率； 所述本地總線轉(zhuǎn)換電路，由可編程邏輯器件、第二時(shí)鐘電路和JTAG在線調(diào)試電路組成，其中: 所述可編程邏輯器件用于實(shí)現(xiàn)所述PCI總線橋電路的控制總線信號(hào)、數(shù)據(jù)總線信號(hào)和地址總線信號(hào)的轉(zhuǎn)換、譯碼，通過(guò)對(duì)可編程邏輯器件的資源編譯，實(shí)現(xiàn)本地總線的地址譯碼、總線時(shí)序信號(hào)控制和數(shù)據(jù)總線傳輸，將本地總線的外圍設(shè)備資源信息和數(shù)據(jù)內(nèi)容傳遞給所述PCI總線橋電路的接口 ； 所述第二時(shí)鐘電路為可編程邏輯器件提供時(shí)鐘基準(zhǔn)和計(jì)時(shí)基準(zhǔn)，實(shí)現(xiàn)定時(shí)器功能； 所述JTAG在線調(diào)試電路用于實(shí)現(xiàn)所述可編程邏輯器件的在線編程。
2.如權(quán)利要求1所述的PCI總線轉(zhuǎn)本地總線通用電路，其特征在于，所述EEPROM芯片安裝在DIP封裝的插座上，可進(jìn)行插拔安裝，方便后續(xù)對(duì)電路資源的再分配和調(diào)試。
3.如權(quán)利要求1或2所述的PCI總線轉(zhuǎn)本地總線通用電路，其特征在于，所述PCI總線橋芯片為PLX9030橋電路芯片。
4.如權(quán)利要求1或2所述的PCI總線轉(zhuǎn)本地總線通用電路，其特征在于，所述可編程邏輯器件為EPM1270T144I5可編程CPLD。
【文檔編號(hào)】G06F13/40GK204066106SQ201420489158
【公開日】2014年12月31日 申請(qǐng)日期:2014年8月27日 優(yōu)先權(quán)日:2014年8月27日
【發(fā)明者】劉成強(qiáng), 屈汝祥, 胡喬朋, 張豪兵 申請(qǐng)人:湖北三江航天紅峰控制有限公司