Arinc429總線測(cè)試卡的制作方法
【專利摘要】本實(shí)用新型提供了一種ARINC429總線測(cè)試卡，總線數(shù)據(jù)接口連接在設(shè)備和FPGA數(shù)據(jù)轉(zhuǎn)換模塊之間，進(jìn)行429信號(hào)的串并轉(zhuǎn)換，F(xiàn)PGA數(shù)據(jù)轉(zhuǎn)換模塊連接DSP控制模塊，進(jìn)行429信號(hào)和DSP控制模塊所需數(shù)據(jù)模式之間的轉(zhuǎn)換，DSP控制模塊進(jìn)行信號(hào)處理，RAM連接DSP控制模塊，用于存儲(chǔ)DSP控制模塊的控制程序及暫存數(shù)據(jù)，DSP控制模塊通過PCI接口模塊連接上位機(jī)。本實(shí)用新型在機(jī)載設(shè)備上使用，具有較高的可靠性、靈活性和通用性。
【專利說明】ARINC429總線測(cè)試卡

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種總線測(cè)試卡。

【背景技術(shù)】
[0002]ARINC429總線在航空領(lǐng)域有著廣泛的使用，該總線采用差分?jǐn)?shù)據(jù)傳輸方式。由于ARINC429總線設(shè)備的應(yīng)用領(lǐng)域比較特殊，因此需要較高的可靠性，所以其測(cè)試設(shè)備也顯得尤為重要。而現(xiàn)在的總線設(shè)備的檢測(cè)大都采用專用的測(cè)試設(shè)備，它的靈活性和通用性差。


【發(fā)明內(nèi)容】

[0003]為了克服現(xiàn)有技術(shù)的不足，本發(fā)明提供一種ARINC429總線測(cè)試卡，在機(jī)載設(shè)備上使用，具有較高的可靠性、靈活性和通用性。
[0004]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:包括PCI接口模塊、DSP控制模塊、RAM、FPGA數(shù)據(jù)轉(zhuǎn)換模塊和總線數(shù)據(jù)接口，總線數(shù)據(jù)接口連接在設(shè)備和FPGA數(shù)據(jù)轉(zhuǎn)換模塊之間，進(jìn)行429信號(hào)的串并轉(zhuǎn)換，F(xiàn)PGA數(shù)據(jù)轉(zhuǎn)換模塊連接DSP控制模塊，進(jìn)行429信號(hào)和DSP控制模塊所需數(shù)據(jù)模式之間的轉(zhuǎn)換，DSP控制模塊進(jìn)行信號(hào)處理，RAM連接DSP控制模塊，用于存儲(chǔ)DSP控制模塊的控制程序及暫存數(shù)據(jù)，DSP控制模塊通過PCI接口模塊連接上位機(jī)。
[0005]所述的RAM選用SDRAM。
[0006]所述的DSP控制模塊采用TMS320C621IB芯片。
[0007]所述的總線數(shù)據(jù)接口采用HI8582芯片。
[0008]所述的FPGA 選用 EP1C6。
[0009]所述的PCI接口模塊選用PCI2040。
[0010]本發(fā)明的有益效果是:采用FPGA和DSP結(jié)合的原理，使得電路的時(shí)序控制能力和信號(hào)處理的能力都增強(qiáng)，邏輯控制電路主要采用FPGA實(shí)現(xiàn)，這樣的好處是制成的板卡靈活度高，集成度好，易于以后的功能擴(kuò)展及開發(fā)，只要硬件連接正確，以后調(diào)制起來也很方便，只需要更新、修改FPGA程序就可以完成邏輯電路的調(diào)整，實(shí)現(xiàn)了硬件的軟件化，接口器件選用HOLT公司的ARINC429總線接口芯片HI8582，其內(nèi)部有兩路接收通道和一路發(fā)送通道，無需驅(qū)動(dòng)芯片可直接與429總線連接。本發(fā)明適合多種飛機(jī)型號(hào)和測(cè)試設(shè)備。

【專利附圖】

【附圖說明】
[0011]圖1是本發(fā)明429總線測(cè)試卡板卡工作原理框圖；
[0012]圖中，1、PCI接口模塊；2、DSP控制模塊；3、RAM ;4、FPGA數(shù)據(jù)轉(zhuǎn)換模塊；5、總線數(shù)據(jù)接口。

【具體實(shí)施方式】
[0013]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說明，本發(fā)明包括但不僅限于下述實(shí)施例。
[0014]利用DSP進(jìn)行數(shù)據(jù)處理和控制，本產(chǎn)品實(shí)現(xiàn)了 PC與429測(cè)試設(shè)備之間數(shù)據(jù)的發(fā)送和接收。當(dāng)測(cè)試設(shè)備有數(shù)據(jù)從429總線上傳輸時(shí)，429收發(fā)模塊能夠準(zhǔn)確的將其接收，并把它送到DSP，經(jīng)DSP處理后，向上位PC機(jī)發(fā)送；當(dāng)上位PC機(jī)的數(shù)據(jù)傳輸?shù)絹頃r(shí)，由DSP進(jìn)行處理后，控制429收發(fā)模塊將數(shù)據(jù)傳到429總線上。Arinc429總線測(cè)試板卡，包括PCI接口模塊1、DSP控制模塊2、RAM3、FPGA數(shù)據(jù)轉(zhuǎn)換模塊4、總線數(shù)據(jù)接口 5，從設(shè)備傳輸過來的429信號(hào)經(jīng)過總線數(shù)據(jù)接口 5進(jìn)行將串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，送入FPGA數(shù)據(jù)轉(zhuǎn)換模塊4進(jìn)行DSP所需要的數(shù)據(jù)模式進(jìn)行轉(zhuǎn)換，之后送入DSP控制模塊2進(jìn)行數(shù)據(jù)的處理，RAM3模塊選用SDRAM，當(dāng)板卡上電后，DSP程序通過主機(jī)下載到SDRAM中執(zhí)行，同時(shí)暫存數(shù)據(jù)也可以放在SDRAM中，常用數(shù)據(jù)可以放在片內(nèi)RAM中以提高執(zhí)行效率。DSP將數(shù)據(jù)處理后經(jīng)過PCI接口模塊I將數(shù)據(jù)傳送給上位機(jī),下傳的數(shù)據(jù)的工作過程和上傳數(shù)據(jù)的工作過程相反。
[0015]本發(fā)明是用在航空航天設(shè)備中的關(guān)于ARINC429的總線測(cè)試卡，DSP選用TI公司的DSP芯片TMS320C6211B作為控制核心；FPGA選用ALTERA公司的cyclone系列EP1C6，用來控制429數(shù)據(jù)收發(fā)芯片時(shí)序邏輯；429數(shù)據(jù)收發(fā)由8片H1-8582完成，每片H1-8582內(nèi)有I路數(shù)據(jù)發(fā)送通道和2路收據(jù)收發(fā)通道；RAM的作用是對(duì)收發(fā)數(shù)據(jù)進(jìn)行存儲(chǔ)，并將存儲(chǔ)的數(shù)據(jù)整塊搬移，以減少CPU占用；PCI接口部分選用芯片PCI2040，用于DSP與上位機(jī)PCI接口之間的橋接。當(dāng)總線數(shù)據(jù)從數(shù)據(jù)接口傳輸過來時(shí)，經(jīng)過FPGA進(jìn)行數(shù)據(jù)的轉(zhuǎn)換送給DSP進(jìn)行數(shù)據(jù)處理，處理后的數(shù)據(jù)經(jīng)過PCI總線傳輸給上位機(jī)顯示；上位機(jī)的數(shù)據(jù)通過PCI接口下傳給DSP，經(jīng)過技術(shù)的處理送給FPGA進(jìn)行轉(zhuǎn)換，之后通過429數(shù)據(jù)接口傳送給機(jī)載設(shè)備。
[0016]本實(shí)例中PCI接口模塊I中使用TI公司的PCI2040作為接口電路。PCI2040芯片符合PCI2.2規(guī)范，提供和PCI接口的全部邏輯，用戶接口簡(jiǎn)單方便，使用后可避開復(fù)雜的PCI接口設(shè)計(jì)，而將設(shè)計(jì)重點(diǎn)轉(zhuǎn)向上位機(jī)的驅(qū)動(dòng)設(shè)計(jì)。上位機(jī)PCI總線驅(qū)動(dòng)程序用WDM驅(qū)動(dòng)程序模式編寫，用 DriverStud1 或 Windriver 開發(fā)。它可以在 windows98、windows2000、windows XP下使用。DSP控制模塊2實(shí)現(xiàn)的選擇時(shí)應(yīng)遵循:算法格式、數(shù)據(jù)寬度、DSP速度，存儲(chǔ)器管理、開發(fā)的簡(jiǎn)便性、電源管理和功耗、成本因素等方面。根據(jù)本測(cè)試板卡的要求，選用TI公司的TMS320C6211B作為核心控制器。RAM3選用SDRAM既可當(dāng)程序存儲(chǔ)器，又可以作為數(shù)據(jù)存儲(chǔ)器。當(dāng)板卡上電后，DSP程序通過主機(jī)下載到SDRAM中執(zhí)行，同時(shí)暫存數(shù)據(jù)也可以放在SDRAM中，常用數(shù)據(jù)可以放在片內(nèi)RAM中以提高執(zhí)行效率。FPGA內(nèi)部設(shè)置一些狀態(tài)控制寄存器(CSR)，用以實(shí)現(xiàn)DSP對(duì)FPGA的控制。FPGA4與H1-8582連接是:HI_8582的控制信號(hào)，接FPGA的I/O 口。HICLK為H1-8582工作的系統(tǒng)時(shí)鐘，該時(shí)鐘通過FPGA的I/O引腳輸出，頻率為IMHz。BDO?BD15為數(shù)據(jù)總線，通過該總線，F(xiàn)PGA先后分兩次將數(shù)據(jù)送入H1-8582，H1-8582將數(shù)據(jù)轉(zhuǎn)化為ARINC429形式數(shù)據(jù)并將數(shù)據(jù)以串行方式發(fā)送到429總線上。總線數(shù)據(jù)模塊5中的H1-8582完成16位數(shù)據(jù)總線和ARINC429數(shù)據(jù)總線之間的接口。
【權(quán)利要求】
1.一種ARINC429總線測(cè)試卡，包括PCI接口模塊、DSP控制模塊、RAM、FPGA數(shù)據(jù)轉(zhuǎn)換模塊和總線數(shù)據(jù)接口，其特征在于:總線數(shù)據(jù)接口連接在設(shè)備和FPGA數(shù)據(jù)轉(zhuǎn)換模塊之間，進(jìn)行429信號(hào)的串并轉(zhuǎn)換，F(xiàn)PGA數(shù)據(jù)轉(zhuǎn)換模塊連接DSP控制模塊，進(jìn)行429信號(hào)和DSP控制模塊所需數(shù)據(jù)模式之間的轉(zhuǎn)換，DSP控制模塊進(jìn)行信號(hào)處理，RAM連接DSP控制模塊，用于存儲(chǔ)DSP控制模塊的控制程序及暫存數(shù)據(jù)，DSP控制模塊通過PCI接口模塊連接上位機(jī)。
2.根據(jù)權(quán)利要求1所述的ARINC429總線測(cè)試卡，其特征在于:所述的RAM選用SDRAM。
3.根據(jù)權(quán)利要求1所述的ARINC429總線測(cè)試卡，其特征在于:所述的DSP控制模塊采用 TMS320C6211B 芯片。
4.根據(jù)權(quán)利要求1所述的ARINC429總線測(cè)試卡，其特征在于:所述的總線數(shù)據(jù)接口采用HI8582芯片。
5.根據(jù)權(quán)利要求1所述的ARINC429總線測(cè)試卡，其特征在于:所述的FPGA選用EP1C6。
6.根據(jù)權(quán)利要求1所述的ARINC429總線測(cè)試卡，其特征在于:所述的PCI接口模塊選用 PCI2040。
【文檔編號(hào)】G06F11/22GK203950300SQ201420336661
【公開日】2014年11月19日 申請(qǐng)日期:2014年6月23日 優(yōu)先權(quán)日:2014年6月23日
【發(fā)明者】車遠(yuǎn) 申請(qǐng)人:西安方元明科技發(fā)展有限公司