芯片復(fù)位方法、被控芯片和嵌入式系統(tǒng)的制作方法
【專利摘要】本申請公開了一種芯片復(fù)位方法，包括：被控芯片檢測到內(nèi)部通用異步收發(fā)器UART采樣到接收數(shù)據(jù)RXD線上的低電平時，控制內(nèi)部計時器開始計時；以及，檢測到所述RXD線上的低電平持續(xù)時間超出預(yù)設(shè)值時，觸發(fā)內(nèi)部復(fù)位電路，以降低嵌入式系統(tǒng)的通信成本。此外，本申請還公開了一種被控芯片和嵌入式系統(tǒng)。
【專利說明】芯片復(fù)位方法、被控芯片和嵌入式系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及芯片設(shè)計【技術(shù)領(lǐng)域】，更具體地說，涉及芯片復(fù)位方法、被控芯片和嵌入 式系統(tǒng)。

【背景技術(shù)】
[0002] 在嵌入式系統(tǒng)中，主控芯片通常是通過SPI (Serial Peripheral Interface,串行 外設(shè)接口）或 UART(Universal Asynchronous Receiver/Transmitter，通用異步收發(fā)器） 與被控芯片通信，同時通過復(fù)位口控制被控芯片的復(fù)位。
[0003] 其中，所述SPI至少需要3?4根傳輸線，所述UART至少需要2根傳輸線，所述復(fù) 位口需要1根傳輸線，因此，在SPI通信協(xié)議下至少需要占用主控芯片4?5個I/O接口，且 在有強(qiáng)弱電隔離需求時，還需要為每一個I/O接口單獨配置1個光耦合器，通信成本較高； 而即便在UART通信協(xié)議下也至少需要占用主控芯片3個I/O接口和3個光耦合器，通信成 本雖略有降低但仍難以接受。


【發(fā)明內(nèi)容】

[0004] 有鑒于此，本發(fā)明提供一種芯片復(fù)位方法、被控芯片和嵌入式系統(tǒng)，以降低嵌入式 系統(tǒng)的通信成本。
[0005] 一種芯片復(fù)位方法包括：
[0006] 被控芯片檢測到內(nèi)部通用異步收發(fā)器UART采樣到接收數(shù)據(jù)RXD線上的低電平時， 控制內(nèi)部計時器開始計時；以及，檢測到所述RXD線上的低電平持續(xù)時間超出預(yù)設(shè)值時，觸 發(fā)內(nèi)部復(fù)位電路。
[0007] 其中，所述預(yù)設(shè)值不小于所述UART傳輸1幀數(shù)據(jù)所需的時間。
[0008] -種被控芯片，包括：UART、復(fù)位電路、計時器、與所述計時器相連的時鐘模塊，以 及分別與所述UART、所述復(fù)位電路和所述計時器相連的邏輯控制單元；
[0009] 其中，所述邏輯控制單元用于在檢測到所述UART采樣到RXD線上的低電平時，控 制所述計時器開始計時；以及，在檢測到所述RXD線上的低電平持續(xù)時間超出預(yù)設(shè)值時，觸 發(fā)所述復(fù)位電路。
[0010] 其中，所述預(yù)設(shè)值不小于所述UART傳輸1幀數(shù)據(jù)所需的時間。
[0011] -種嵌入式系統(tǒng)，包括：上述任一被控芯片和與所述被控芯片相連的主控芯片； 其中，所述主控芯片拉低所述RXD線上的電平的持續(xù)時間不低于所述預(yù)設(shè)值。
[0012] 其中，所述預(yù)設(shè)值不小于所述UART傳輸1幀數(shù)據(jù)所需的時間。
[0013] 其中，所述主控芯片拉低所述RXD線上的電平的持續(xù)時間=所述預(yù)設(shè)值 *(1+10% ) 〇
[0014] 可選地，所述嵌入式系統(tǒng)還包括：連接于所述主控芯片的UART與所述被控芯片的 UART之間的光耦合器。
[0015] 從上述的技術(shù)方案可以看出，本發(fā)明遵循UART通信協(xié)議，被控芯片在接收到傳輸 線上傳送來的低電平時開始計時，當(dāng)所述低電平持續(xù)時間超出預(yù)設(shè)值時，說明主控芯片當(dāng) 前并未與被控芯片通信，而是想要復(fù)位被控芯片，于是本發(fā)明令被控制芯片自行生成復(fù)位 信號并傳送給內(nèi)部復(fù)位電路，以節(jié)約主控芯片1個I/O接口（即復(fù)位口），且在有強(qiáng)弱電隔 離需求的場合，還能夠同時節(jié)省1個光耦合器，大大降低了通信成本。

【專利附圖】

【附圖說明】
[0016] 為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù) 提供的附圖獲得其他的附圖。
[0017] 圖1為本發(fā)明實施例公開的一種芯片復(fù)位方法流程圖；
[0018] 圖2為本發(fā)明實施例公開的一種被控芯片結(jié)構(gòu)示意圖；
[0019] 圖3為本發(fā)明實施例公開的一種嵌入式系統(tǒng)結(jié)構(gòu)不意圖。

【具體實施方式】
[0020] 為了引用和清楚起見，下文中使用的技術(shù)名詞、簡寫或縮寫總結(jié)如下：
[0021] TXD :Transmitted data，發(fā)送數(shù)據(jù)；
[0022] RXD :Received data，接收數(shù)據(jù)；
[0023] UART :Universal Asynchronous Receiver/Transmitter，通用異步收發(fā)器。
[0024] 下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；?本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他 實施例，都屬于本發(fā)明保護(hù)的范圍。
[0025] 參見圖1，本發(fā)明實施例公開了一種芯片復(fù)位方法，以降低嵌入式系統(tǒng)的通信成 本，包括：
[0026] 步驟101 :被控芯片檢測內(nèi)部UART是否采樣到RXD線上的低電平；當(dāng)所述UART采 樣到所述RXD線上的低電平時，進(jìn)入步驟102 ;否則返回步驟101 ;
[0027] 步驟102 :被控芯片控制內(nèi)部計時器開始計時；
[0028] 步驟103 :被控芯片檢測所述RXD線上的低電平持續(xù)時間是否超出預(yù)設(shè)值，當(dāng)所述 RXD線上的低電平持續(xù)時間超出所述預(yù)設(shè)值時，進(jìn)入步驟104,否則返回步驟103 ;
[0029] 步驟104 :被控芯片觸發(fā)內(nèi)部復(fù)位電路。
[0030] 本實施例遵循UART通信協(xié)議，被控芯片在接收到傳輸線上傳送來的低電平時開 始計時，當(dāng)所述低電平持續(xù)時間超出預(yù)設(shè)值時，說明主控芯片當(dāng)前并未與被控芯片通信，而 是想要復(fù)位被控芯片，于是本實施例令被控制芯片自行生成復(fù)位信號并傳送給內(nèi)部復(fù)位電 路，以便節(jié)省主控芯片1個I/O接口（即復(fù)位口），且在有強(qiáng)弱電隔離需求的場合，還能夠同 時節(jié)省1個光耦合器，大大降低通信成本。
[0031] 為了清楚的描述本實施例所述的技術(shù)方案，下面結(jié)合異步通信的特點，對本方案 進(jìn)行詳述。
[0032] 在異步通信中，數(shù)據(jù)通常以字符（或字節(jié)）為單位組成字符幀傳送。字符幀由發(fā) 送端逐幀發(fā)送，通過傳輸線被接收端逐幀接收。發(fā)送端和接收端可以由各自的時鐘來控制 數(shù)據(jù)的發(fā)送和接收，這兩個時鐘源彼此獨立，互不同步。
[0033] 發(fā)送端和接收端是依靠預(yù)先設(shè)定的字符幀格式來協(xié)調(diào)數(shù)據(jù)的發(fā)送和接收的，具體 為：傳輸線在空閑時為高電平邏輯"1"，每當(dāng)接收端接收到傳輸線上發(fā)送來的低電平邏輯 "〇"（字符幀中的起始位）時，就知道發(fā)送端已開始發(fā)送，每當(dāng)接收端接收到字符幀中的停 止位時，就知道一幀字符信息已發(fā)送完畢。
[0034] 在異步通信中，字符幀格式和波特率是兩個重要指標(biāo)，由用戶根據(jù)實際情況選定。
[0035] (1)字符幀。字符幀由起始位、數(shù)據(jù)位、奇偶校驗位和停止位等四部分組成，其中：
[0036] ①起始位：位于字符幀開頭，只占1位，始終為低電平邏輯"0"，用于向接收端表示 發(fā)送端開始發(fā)送一幀信息。
[0037] ②數(shù)據(jù)位：緊跟起始位之后，用戶根據(jù)情況可選5位、6位、7位或8位，低位在前高 位在后。
[0038] ③奇偶校驗位：位于數(shù)據(jù)位后，只占 1位，用于表征異步通信采用奇校驗還是偶校 驗，以此來校驗數(shù)據(jù)傳送的正確性。
[0039] ④停止位：位于字符幀末尾，為高電平邏輯"1"，通?？扇?位、1.5位或2位，用于 向接收端表示一幀字符信息已發(fā)送完畢，也為發(fā)送下一幀字符做準(zhǔn)備。
[0040] (2)波特率。波特率的定義為每秒鐘傳送的二進(jìn)制碼的位數(shù)，用于表征數(shù)據(jù)傳輸?shù)?速度。一般情況下，UART的通訊速率為600比特/秒?200千比特/秒，在需要進(jìn)行強(qiáng)弱 電隔離的場合，考慮到光耦合器的可靠通信速度，UART的最高通訊速率不超過9600比特/ 秒。通常，被控芯片的UART利用兩根傳輸線（包括用于接收數(shù)據(jù)的RXD線和用于發(fā)送數(shù)據(jù) 的TXD線）實現(xiàn)數(shù)據(jù)的收發(fā)。
[0041] 基于以上描述的異步通信的特點，可知：
[0042] 鑒于傳輸線空閑時始終為高電平邏輯" 1"，字符幀的起始位為低電平邏輯"0"，字 符幀的停止位為高電平邏輯"1"，那么，當(dāng)被控芯片接收低電平邏輯"〇"的持續(xù)時間超過 UART傳輸1幀數(shù)據(jù)所需的時間時，就可確認(rèn)主控芯片當(dāng)前并未與被控芯片通信，而是想要 控制被控芯片復(fù)位；既然如此，本方案便令被控芯片自行復(fù)位，這樣，不僅可以節(jié)省主控芯 片的1個復(fù)位口，還可以在有強(qiáng)弱電隔離需求的場合，同時節(jié)省1個光耦合器，大大降低通 信成本。
[0043] 其中，所述UART傳輸1幀數(shù)據(jù)所需的時間的長短由UART的最小通信速率決定，所 述UART傳輸1幀數(shù)據(jù)所需的時間=1幀數(shù)據(jù)的長度/UART的最小通信速率。在步驟103 中，所述預(yù)設(shè)值不小于所述UART傳輸1幀數(shù)據(jù)所需的時間。
[0044] 參見圖2,本發(fā)明實施例還公開了一種被控芯片，包括UART10、復(fù)位電路20、計時 器30、時鐘模塊40和邏輯控制單元50 ;
[0045] 其中，時鐘模塊40與計時器30相連，用于產(chǎn)生可靠的、不依賴于外部晶振輸入的 時鐘信號，并將所述時鐘信號提供給計時器30 ;
[0046] 邏輯控制單元50分別與UART10、復(fù)位電路20和計時器30相連，用于在檢測到 UART10采樣到RXD線上的低電平時，控制計時器30開始計時；以及，在檢測到所述RXD線 上的低電平持續(xù)時間超出預(yù)設(shè)值時，觸發(fā)復(fù)位電路20,實現(xiàn)自動復(fù)位。
[0047] 其中，所述預(yù)設(shè)值不小于所述UART傳輸1幀數(shù)據(jù)所需的時間。
[0048] 本發(fā)明實施例還公開了一種嵌入式系統(tǒng)，包括上述任一被控芯片100和與被控芯 片100相連的主控芯片200 ;其中，主控芯片200拉低被控芯片100的UART的RXD線上電 平的持續(xù)時間不低于預(yù)設(shè)值。
[0049] 其中，所述預(yù)設(shè)值不小于所述UART傳輸1幀數(shù)據(jù)所需的時間。
[0050] 設(shè)主控芯片200拉低被控芯片100的UART的RXD線上電平的持續(xù)時間為T1，所述 預(yù)設(shè)值為T2,若ΤΙ < T2,則被控芯片100檢測到的所述RXD線上的低電平持續(xù)時間永遠(yuǎn)超 出預(yù)設(shè)值，因而被控芯片100無法自行復(fù)位；只有在T1彡T2時，被控芯片100才可以實現(xiàn) 自行復(fù)位。
[0051] 其中，考慮到被控芯片100和主控芯片200采用不同的時鐘模塊，可能會存在頻率 差（一般不會超過10% )，因此需要賦予T1 一定的裕度，如保證ΤΙ = T2*(l+10% )。
[0052] 此外，在有強(qiáng)弱電隔離需求的場合，為保證通訊的可靠性，還需要在主控芯片200 的UART與被控芯片100的UART之間增設(shè)光耦合器300 (仍參見圖3)，光耦合器300至少包 括兩個，一個設(shè)置在主控芯片200的UART的TXD線與被控芯片100的UART的RXD線之間， 另一個設(shè)置在主控芯片200的UART的RXD線與被控芯片100的UART的TXD線之間。
[0053] 綜上所述，本發(fā)明遵循UART通信協(xié)議，被控芯片在接收到傳輸線上傳送來的低電 平時開始計時，當(dāng)所述低電平持續(xù)時間超出預(yù)設(shè)值時，說明主控芯片當(dāng)前并未與被控芯片 通信，而是想要復(fù)位被控芯片，于是本發(fā)明令被控制芯片自行生成復(fù)位信號并傳送給內(nèi)部 復(fù)位電路，以節(jié)約主控芯片1個I/O接口（即復(fù)位口），且在有強(qiáng)弱電隔離需求的場合，還能 夠同時節(jié)省1個光耦合器，大大降低了通信成本。
[0054] 本說明書中各個實施例采用遞進(jìn)的方式描述，每個實施例重點說明的都是與其他 實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對于實施例公開的被控 芯片和嵌入式系統(tǒng)而言，由于其與實施例公開的方法相對應(yīng)，所以描述的比較簡單，相關(guān)之 處參見方法部分說明即可。
[0055] 對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。 對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的 一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明 將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一 致的最寬的范圍。
【權(quán)利要求】
1. 一種芯片復(fù)位方法，其特征在于，包括： 被控芯片檢測到內(nèi)部通用異步收發(fā)器UART采樣到接收數(shù)據(jù)RXD線上的低電平時，控制 內(nèi)部計時器開始計時；以及，檢測到所述RXD線上的低電平持續(xù)時間超出預(yù)設(shè)值時，觸發(fā)內(nèi) 部復(fù)位電路。
2. 根據(jù)權(quán)利要求1所述的芯片復(fù)位方法，其特征在于，所述預(yù)設(shè)值不小于所述UART傳 輸1幀數(shù)據(jù)所需的時間。
3. -種被控芯片，其特征在于，包括：UART、復(fù)位電路、計時器、與所述計時器相連的時 鐘模塊，以及分別與所述UART、所述復(fù)位電路和所述計時器相連的邏輯控制單元； 其中，所述邏輯控制單元用于在檢測到所述UART采樣到RXD線上的低電平時，控制所 述計時器開始計時；以及，在檢測到所述RXD線上的低電平持續(xù)時間超出預(yù)設(shè)值時，觸發(fā)所 述復(fù)位電路。
4. 根據(jù)權(quán)利要求3所述的被控芯片，其特征在于，所述預(yù)設(shè)值不小于所述UART傳輸1 幀數(shù)據(jù)所需的時間。
5. -種嵌入式系統(tǒng)，其特征在于，包括：權(quán)利要求3或4所述的被控芯片和與所述被控 芯片相連的主控芯片； 其中，所述主控芯片拉低所述RXD線上的電平的持續(xù)時間不低于所述預(yù)設(shè)值。
6. 根據(jù)權(quán)利要求5所述的嵌入式系統(tǒng)，其特征在于，所述預(yù)設(shè)值不小于所述UART傳輸 1幀數(shù)據(jù)所需的時間。
7. 根據(jù)權(quán)利要求5或6所述的嵌入式系統(tǒng)，其特征在于，所述主控芯片拉低所述RXD線 上的電平的持續(xù)時間=所述預(yù)設(shè)值*(1+10% )。
8. 根據(jù)權(quán)利要求5所述的嵌入式系統(tǒng)，其特征在于，還包括：連接于所述主控芯片的 UART與所述被控芯片的UART之間的光耦合器。
【文檔編號】G06F9/445GK104123169SQ201410401840
【公開日】2014年10月29日 申請日期:2014年8月14日 優(yōu)先權(quán)日:2014年8月14日
【發(fā)明者】門長有, 楊昆 申請人:萬高(杭州)科技有限公司