測試結(jié)構(gòu)及其版圖生成方法
【專利摘要】本發(fā)明提供了一種測試結(jié)構(gòu)，包括襯底以及所述襯底上的n×m個陣列的子MOS結(jié)構(gòu)，每一所述子MOS結(jié)構(gòu)包括柵極以及有源區(qū)；第i行、第j列的所述子MOS結(jié)構(gòu)還包括柵極通孔以及有源區(qū)通孔；n≥3，m≥3，1＜i＜n，1＜j＜m，n、m、i、j均為正整數(shù)。本發(fā)明還提供一種測試結(jié)構(gòu)的版圖生成方法。在所述測試結(jié)構(gòu)中，第i行、第j列的所述子MOS結(jié)構(gòu)作為待測試的MOS管，其余的所述子MOS結(jié)構(gòu)作為冗余MOS管，提高所述測試結(jié)構(gòu)中的圖形密度分布的均勻型，使得所述測試結(jié)構(gòu)在制備過程中，避免受化學(xué)機(jī)械研磨和刻蝕等工藝的影響大，從而提高可靠性測試的結(jié)果的準(zhǔn)確度。
【專利說明】測試結(jié)構(gòu)及其版圖生成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，特別涉及一種測試結(jié)構(gòu)及其版圖生成方法。
【背景技術(shù)】
[0002]隨著CMOS半導(dǎo)體制造技術(shù)工藝特征尺寸縮小，為滿足功能和高成品率的要求，需針對工藝波動進(jìn)行工藝監(jiān)控。目前，最常用的方法及時電性測試，因此，需要制備專門的測試結(jié)構(gòu)，以進(jìn)行工藝監(jiān)控。
[0003]在現(xiàn)有技術(shù)中，MOS管的測試結(jié)構(gòu)中的圖形密度分布不均勻，使得MOS管的測試結(jié)構(gòu)在制備過程中，受化學(xué)機(jī)械研磨和刻蝕等工藝的影響較大，從而使得電性測試的結(jié)果不準(zhǔn)確；并且，現(xiàn)有的 測試結(jié)構(gòu)的版圖中的每一個圖形(patten)均為版圖設(shè)計人員手工繪制出來的，圖形間的形狀和尺寸存在差異，從而進(jìn)一步影響電性測試的結(jié)果。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種測試結(jié)構(gòu)及其版圖生成方法，提高電性測試的準(zhǔn)確性。
[0005]為解決上述技術(shù)問題，本發(fā)明提供一種測試結(jié)構(gòu)，包括襯底以及所述襯底上的nXm個陣列的子MOS結(jié)構(gòu),每一所述子MOS結(jié)構(gòu)包括:
[0006]有源區(qū)，設(shè)置于所述襯底上；
[0007]柵極，設(shè)置于所述有源區(qū)上；
[0008]其中，第i行、第j列的所述子MOS結(jié)構(gòu)還包括:
[0009]柵極通孔，設(shè)置于所述柵極上；
[0010]有源區(qū)通孔，設(shè)置于所述有源區(qū)上；
[0011]η ≥ 3, m ≥ 3,1 < i < n, I < j < m, n、m、1、j 均為正整數(shù)。
[0012]進(jìn)一步的，在所述測試結(jié)構(gòu)中，所述柵極的寬度為Wg，所述柵極的長度為Lg，所述有源區(qū)的寬度為Wa，所述有源區(qū)的長度為La，所述測試結(jié)構(gòu)遵循通孔工藝固定尺寸，Wa >Wg, La < Lg，所述柵極通孔的尺寸為所述通孔工藝固定尺寸，所述有源區(qū)通孔的尺寸為所述通孔工藝固定尺寸。
[0013]進(jìn)一步的，在所述測試結(jié)構(gòu)中，每一所述子MOS結(jié)構(gòu)還包括:
[0014]兩個冗余柵極，設(shè)置于所述有源區(qū)上，所述柵極的兩側(cè)分別各排列一個所述冗余柵極。
[0015]進(jìn)一步的，在所述測試結(jié)構(gòu)中，所述冗余柵極的寬度為Wdg，所述冗余柵極的長度為 Ldg, Wa > Wdg, La < Ldg。
[0016]進(jìn)一步的,在所述測試結(jié)構(gòu)中，η為奇數(shù)，i = (n+1)/2 ；n為偶數(shù)，i = n/2或i =n/2+1。
[0017]進(jìn)一步的,在所述測試結(jié)構(gòu)中，m為奇數(shù)，j = (m+l)/2 ;m為偶數(shù)，j = m/2或j =m/2+1。[0018]根據(jù)本發(fā)明的另一面，本發(fā)明還提供一種所述測試結(jié)構(gòu)的版圖生成方法，包括:
[0019]在一陣列鍵入模塊中鍵入子MOS結(jié)構(gòu)的陣列數(shù)量為nXm ；
[0020]一陣列計算模塊根據(jù)η以及I < i < η計算得到i的值，并根據(jù)m以及I < j < m計算得到j(luò)的值。
[0021]進(jìn)一步的，在所述測試結(jié)構(gòu)的版圖生成方法中，還包括:
[0022]在一柵極鍵入模塊中鍵入所述柵極的寬度為Wg和所述有源區(qū)的長度為La ；
[0023]一柵極計算模塊根據(jù)Wg以及Wa > Wg計算得到Wa的值，并根據(jù)La以及La < Lg計算得到Lg的值，Wa為所述有源區(qū)的寬度，Lg為所述柵極的長度；
[0024]一工藝固定參數(shù)模塊中存儲有所述測試結(jié)構(gòu)遵循的通孔工藝固定尺寸，一通孔設(shè)計模塊將所述柵極通孔的尺寸設(shè)置為所述通孔工藝固定尺寸，并將所述有源區(qū)通孔的尺寸設(shè)置為所述通孔工藝固定尺寸。
[0025]進(jìn)一步的，在所述測試結(jié)構(gòu)的版圖生成方法中，每一所述子MOS結(jié)構(gòu)還包括兩個冗余柵極，設(shè)置于所述有源區(qū)上，所述柵極的兩側(cè)分別各排列一個所述冗余柵極；所述的測試結(jié)構(gòu)的版圖生成方法還包括:
[0026]一冗余柵極設(shè)置模塊在所述柵極的兩側(cè)分別設(shè)置一個所述冗余柵極，所述冗余柵極到所述柵極的距離為預(yù) 設(shè)固定值。
[0027]進(jìn)一步的，在所述測試結(jié)構(gòu)的版圖生成方法中，所述冗余柵極設(shè)置模塊根據(jù)Wg計算得到Wdg的值，并根據(jù)La和La < Ldg計算得到Ldg的值，Wdg為所述冗余柵極的寬度，Ldg為所述冗余柵極的長度。
[0028]進(jìn)一步的，在所述測試結(jié)構(gòu)的版圖生成方法中，所述陣列計算模塊判斷η為奇數(shù)，則所述陣列計算模塊根據(jù)i = (n+1) /2計算得到i的值；所述陣列計算模塊判斷η為偶數(shù)，則所述陣列計算模塊根據(jù)i = n/2或i = n/2+l計算得到i的值。
[0029]進(jìn)一步的，在所述測試結(jié)構(gòu)的版圖生成方法中，所述陣列計算模塊判斷m為奇數(shù)，則所述陣列計算模塊根據(jù)j = (m+1) /2計算得到j(luò)的值；所述陣列計算模塊判斷m為偶數(shù)，則所述陣列計算模塊根據(jù)j = m/2或j = m/2+l計算得到j(luò)的值。
[0030]與現(xiàn)有技術(shù)相比，本發(fā)明提供的測試結(jié)構(gòu)及其版圖生成方法具有以下優(yōu)點:
[0031]1.在本發(fā)明提供的測試結(jié)構(gòu)中，所述測試結(jié)構(gòu)包括襯底以及所述襯底上的nXm個陣列的子MOS結(jié)構(gòu)，每一所述子MOS結(jié)構(gòu)包括:柵極，設(shè)置于所述有源區(qū)上；有源區(qū)，設(shè)置于所述有源區(qū)上；其中，第i行、第j列的所述子MOS結(jié)構(gòu)還包括:柵極通孔，設(shè)置于所述柵極上；有源區(qū)通孔，設(shè)置于所述有源區(qū)上；n≥3，m≥3，1 < i < n，l < j < m，n、m、1、j均為正整數(shù)，與現(xiàn)有技術(shù)相比，第i行、第j列的所述子MOS結(jié)構(gòu)作為待測試的MOS管，其余的所述子MOS結(jié)構(gòu)作為冗余MOS管，提高所述測試結(jié)構(gòu)周圍的圖形密度分布的均勻性，使得所述測試結(jié)構(gòu)在制備過程中，避免受化學(xué)機(jī)械研磨和刻蝕等工藝的影響大，從而提高電性測試的結(jié)果的準(zhǔn)確度。
[0032]2.在本發(fā)明提供的測試結(jié)構(gòu)的版圖生成方法中，包括:在一陣列鍵入模塊中鍵入子MOS結(jié)構(gòu)的陣列數(shù)量為nXm ;—陣列計算模塊根據(jù)η以及I < i < η計算得到i的值，并根據(jù)m以及I < j <m計算得到j(luò)的值，與現(xiàn)有技術(shù)相比，所述測試結(jié)構(gòu)根據(jù)特定的規(guī)則自動生成，避免手工繪制過程中存在的圖形間的形狀和尺寸的差異，從而進(jìn)一步提高電性測試的結(jié)果。【專利附圖】

【附圖說明】
[0033]圖1是本發(fā)明一實施例的測試結(jié)構(gòu)示意圖；
[0034]圖2是本發(fā)明一實施例的測試結(jié)構(gòu)的版圖生成方法的流程圖。
【具體實施方式】
[0035]下面將結(jié)合示意圖對本發(fā)明的測試結(jié)構(gòu)及其版圖生成方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。
[0036]為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因為它們會使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實際實施例的開發(fā)中，必須做出大量實施細(xì)節(jié)以實現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費(fèi)時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0037]在下列段落中參照附 圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0038]本發(fā)明的核心思想在于，提供一種測試結(jié)構(gòu)中，所述測試結(jié)構(gòu)包括襯底以及所述襯底上的nXm個陣列的子MOS結(jié)構(gòu)，每一所述子MOS結(jié)構(gòu)包括:有源區(qū)，設(shè)置于所述襯底上；柵極，設(shè)置于所述有源區(qū)上；其中，第i行、第j列的所述子MOS結(jié)構(gòu)還包括:柵極通孔，設(shè)置于所述柵極上；有源區(qū)通孔，設(shè)置于所述有源區(qū)上；n≥3，m≥3，I < i < n，I < j < m，n、m、1、j均為正整數(shù)。其中，第i行、第j列的所述子MOS結(jié)構(gòu)作為待測試的MOS管，其余的所述子MOS結(jié)構(gòu)作為冗余MOS管，提高所述測試結(jié)構(gòu)周圍的圖形密度分布的均勻型，使得所述測試結(jié)構(gòu)在制備過程中，避免受化學(xué)機(jī)械研磨和刻蝕等工藝的影響大，從而提高電性測試結(jié)果的準(zhǔn)確度。
[0039]根據(jù)本發(fā)明的核心思想，本發(fā)明還提供一種測試結(jié)構(gòu)的版圖生成方法，包括以下步驟:
[0040]步驟Sll:在一陣列鍵入模塊中鍵入子MOS結(jié)構(gòu)的陣列數(shù)量為nXm ；
[0041]步驟S12:—陣列計算模塊根據(jù)η以及I < i < η計算得到i的值，并根據(jù)m以及I < j < m計算得到j(luò)的值。
[0042]所述測試結(jié)構(gòu)根據(jù)特定的規(guī)則自動生成，避免手工繪制過程中存在的圖形間的形狀和尺寸的差異，從而進(jìn)一步提高電性測試結(jié)果的準(zhǔn)確性。
[0043]以下列舉本發(fā)明的幾個實施例，以清楚說明本發(fā)明的內(nèi)容，應(yīng)當(dāng)明確的是，本發(fā)明的內(nèi)容并不限制于以下實施例，其它通過本領(lǐng)域普通技術(shù)人員的常規(guī)技術(shù)手段的改進(jìn)亦在本發(fā)明的思想范圍之內(nèi)。
[0044]以下結(jié)合圖1說明本實施例中的測試結(jié)構(gòu)。如圖1所述，所述測試結(jié)構(gòu)包括襯底100以及所述襯底100上的nXm個陣列的子MOS結(jié)構(gòu)200，其中，所述襯底100還可以包括阱區(qū)110和注入?yún)^(qū)120等。[0045]每一所述子MOS結(jié)構(gòu)200包括柵極210以及有源區(qū)220，其中，所述柵極210設(shè)置于所述有源區(qū)220上，所述有源區(qū)220設(shè)置于所述襯底100中。所述柵極200的寬度為Wg，所述柵極200的長度為Lg，所述有源區(qū)220的寬度為Wa，所述有源區(qū)220的長度為La，所述測試結(jié)構(gòu)遵循通孔工藝固定尺寸(即在特定的工藝中，如90nm節(jié)點的工藝，所述測試中的通孔的特征尺寸為某個預(yù)定值，此為本領(lǐng)域的技術(shù)人員可以理解的)，Wa > Wg, La < Lg，所述柵極通孔310的尺寸為所述通孔工藝固定尺寸，所述有源區(qū)通孔230的尺寸為所述通孔工藝固定尺寸。
[0046]較佳的，每一所述子MOS結(jié)構(gòu)200還包括兩個冗余柵極230，所述冗余柵極230設(shè)置于所述有源區(qū)220上，所述柵極210的兩側(cè)分別各排列一個所述冗余柵極220，在所述測試結(jié)構(gòu)的制備過程中，所述冗余柵極230的設(shè)置有利于提高所述柵極210的制備的可靠性。所述冗余柵極230的寬度為Wdg，所述冗余柵極230的長度為Ldg，Wa > Wdg, La < Ldg。
[0047]其中，第i行、第j列的所述子MOS結(jié)構(gòu)200作為待測試的MOS管，所以還包括柵極通孔310和有源區(qū)通孔320，所述柵極通孔310設(shè)置于所述柵極310上，在所述測試結(jié)構(gòu)進(jìn)行測試時，所述柵極通孔310用于向所述柵極310通電。所述有源區(qū)通孔320設(shè)置于所述有源區(qū)220上，在所述測試結(jié)構(gòu)進(jìn)行測試時，所述有源區(qū)通孔320用于向所述有源區(qū)220通電。
[0048]其中，η≥3, m≥3,1 < i < n, I < j < m, n、m、1、j均為正整數(shù)。較佳的,待測試的MOS管為陣列中心部位的所述子MOS結(jié)構(gòu)200，當(dāng)η為奇數(shù)時，i = (n+l)/2，例如，所述陣列共有7行，i = 4 ;當(dāng)η為偶數(shù)時，i = n/2或i = n/2+l,例如,所述陣列共有8行，i=4或i = 5。當(dāng)m為奇數(shù)時，j = (m+1)/2,例如,所述陣列共有9列，i = 5 ；m為偶數(shù)，j=m/2或j = m/2+l,例如,所述陣列共有10列，i = 5或i = 6。
[0049]另外，所述測試結(jié)構(gòu)還可以包括體區(qū)130以及體區(qū)通孔330，此為本領(lǐng)域的技術(shù)人員可以理解的，在此不作贅述。
[0050]當(dāng)所述測試結(jié)構(gòu)進(jìn)行測試時，第i行、第j列的所述子MOS結(jié)構(gòu)200作為待測試的MOS管，其余的所述子MOS結(jié)構(gòu)200作為冗余MOS管，提高所述測試結(jié)構(gòu)中的圖形密度分布的均勻型，使得所述測試結(jié)構(gòu)在制備過程中，避免受化學(xué)機(jī)械研磨和刻蝕等工藝的影響大，從而提高電性測試結(jié)果的準(zhǔn)確度。
[0051]以下參考圖2具體說明本發(fā)明的測試結(jié)構(gòu)的版圖生成方法。
[0052]首先，進(jìn)行步驟S11，在一陣列鍵入模塊中鍵入子MOS結(jié)構(gòu)200的陣列數(shù)量為nXm,
[0053]接著，進(jìn)行步驟S12，一陣列計算模塊根據(jù)η以及I < i < η計算得到i的值，并根據(jù)m以及I < j < m計算得到j(luò)的值。
[0054]優(yōu)選的，所述陣列計算模塊判斷η為奇數(shù)，則所述陣列計算模塊根據(jù)i = (n+1) /2計算得到i的值；所述陣列計算模塊判斷η為偶數(shù)，則所述陣列計算模塊根據(jù)i = n/2或i=n/2+l計算得到i的值。所述陣列計算模塊判斷m為奇數(shù)，則所述陣列計算模塊根據(jù)j=(m+1) /2計算得到j(luò)的值；所述陣列計算模塊判斷m為偶數(shù)，則所述陣列計算模塊根據(jù)j=m/2或j = m/2+l計算得到j(luò)的值。
[0055]此外，在本實施例中，在一柵極鍵入模塊中鍵入所述柵極210的寬度為Wg和所述有源區(qū)220的長度為La，一柵極計算模塊根據(jù)Wg以及Wa > Wg計算得到Wa的值，并根據(jù)La以及La < Lg計算得到Lg的值，Wa為所述有源區(qū)220的寬度，Lg為所述柵極210的長度。一工藝固定參數(shù)模塊中存儲有所述測試結(jié)構(gòu)遵循的通孔工藝固定尺寸，一通孔設(shè)計模塊將所述柵極通孔310的尺寸設(shè)置為所述通孔工藝固定尺寸，并將所述有源區(qū)通孔320的尺寸設(shè)置為所述通孔工藝固定尺寸。
[0056]一冗余柵極設(shè)置模塊在所述柵極210的兩側(cè)分別設(shè)置一個所述冗余柵極230。所述冗余柵極設(shè)置模塊根據(jù)Wa和Wa > Wdg計算得到Wdg的值,并根據(jù)Ldg和La < Ldg計算得到Wdg的值，Wdg為所述冗余柵極220的寬度，Ldg為所述冗余柵極220的長度。
[0057]此外，所述測試結(jié)構(gòu)的版圖生成方法還包括鍵入所述有源區(qū)220的深度、注入?yún)^(qū)120的尺寸、阱區(qū)110的尺寸、相鄰的所述子MOS結(jié)構(gòu)200之間的距離等等，此為本領(lǐng)域的技術(shù)人員可以理解的，在此不作贅述。
[0058]此外，所述測試結(jié)構(gòu)的版圖生成方法還包括計算所述有源區(qū)通孔320到冗余柵極230的距離、所述有源區(qū)通孔320到柵極310的距離，一般的，上述兩個距離相等。所述冗余柵極230到柵極310的距離大于所述有源區(qū)通孔320的尺寸。
[0059]綜上所述，本發(fā)明提供一種測試結(jié)構(gòu)及其版圖生成方法，與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點:
[0060]1.在本發(fā)明提 供的測試結(jié)構(gòu)中，所述測試結(jié)構(gòu)包括襯底以及所述襯底上的nXm個陣列的子MOS結(jié)構(gòu)，每一所述子MOS結(jié)構(gòu)包括:有源區(qū)，設(shè)置于所述襯底上；柵極，設(shè)置于所述有源區(qū)上；其中，第i行、第j列的所述子MOS結(jié)構(gòu)還包括:柵極通孔，設(shè)置于所述柵極上；有源區(qū)通孔，設(shè)置于所述有源區(qū)上；n≥3，m≥3，1 < i < n，l < j < m，n、m、1、j均為正整數(shù)，與現(xiàn)有技術(shù)相比，第i行、第j列的所述子MOS結(jié)構(gòu)作為待測試的MOS管，其余的所述子MOS結(jié)構(gòu)作為冗余MOS管，提高所述測試結(jié)構(gòu)周圍的圖形密度分布的均勻型，使得所述測試結(jié)構(gòu)在制備過程中，避免受化學(xué)機(jī)械研磨和刻蝕等工藝的影響大，從而提高可靠性測試的結(jié)果的準(zhǔn)確度。
[0061]2.在本發(fā)明提供的測試結(jié)構(gòu)的版圖生成方法中，包括:在一陣列鍵入模塊中鍵入子MOS結(jié)構(gòu)的陣列數(shù)量為nXm ;—陣列計算模塊根據(jù)η以及I < i < η計算得到i的值，并根據(jù)m以及I < j <m計算得到j(luò)的值，與現(xiàn)有技術(shù)相比，所述測試結(jié)構(gòu)根據(jù)特定的規(guī)則自動生成，避免手工繪制過程中存在的圖形間的形狀和尺寸的差異，從而進(jìn)一步提高可靠性測試的結(jié)果。
[0062]顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1.一種測試結(jié)構(gòu)，其特征在于，包括襯底以及所述襯底上的nXm個陣列的子MOS結(jié)構(gòu)，每一所述子MOS結(jié)構(gòu)包括: 有源區(qū)，設(shè)置于所述襯底上； 柵極，設(shè)置于所述有源區(qū)上； 其中，第i行、第j列的所述子MOS結(jié)構(gòu)還包括: 柵極通孔，設(shè)置于所述柵極上； 有源區(qū)通孔，設(shè)置于所述有源區(qū)上；
η ≥ 3, m ≥ 3,1 < i < n, I < j < m, n、m、1、j 均為正整數(shù)。
2.如權(quán)利要求1所述的測試結(jié)構(gòu)，其特征在于，所述柵極的寬度為Wg，所述柵極的長度為Lg，所述有源區(qū)的寬度為Wa，所述有源區(qū)的長度為La，所述測試結(jié)構(gòu)遵循通孔工藝固定尺寸，Wa >Wg，La< Lg，所述柵極通孔的尺寸為所述通孔工藝固定尺寸，所述有源區(qū)通孔的尺寸為所述通孔工藝固定尺寸。
3.如權(quán)利要求2所述的測試結(jié)構(gòu)，其特征在于，每一所述子MOS結(jié)構(gòu)還包括: 兩個冗余柵極，設(shè)置于所述有源區(qū)上，所述柵極的兩側(cè)分別各排列一個所述冗余柵極。
4.如權(quán)利要求3所述的測試結(jié)構(gòu)，其特征在于，所述冗余柵極的寬度為Wdg，所述冗余柵極的長度為Ldg, Wa > Wdg, La < Ldg0
5.如權(quán)利要求1所述的測試結(jié)構(gòu)，其特征在于，η為奇數(shù),i= (n+l)/2 ;n為偶數(shù)，i =n/2 或 i = n/2+l0
6.如權(quán)利要求1所述的測試結(jié)構(gòu)，其特征在于，m為奇數(shù),j= (m+l)/2 ;m為偶數(shù),j =m/2 或 j = m/2+1。
7.—種如權(quán)利要求1所述的測試結(jié)構(gòu)的版圖生成方法，其特征在于，包括: 在一陣列鍵入模塊中鍵入子MOS結(jié)構(gòu)的陣列數(shù)量為nXm ； 一陣列計算模塊根據(jù)η以及I< i < η計算得到i的值,并根據(jù)m以及I< j < m計算得到j(luò)的值。
8.如權(quán)利要求7所述的測試結(jié)構(gòu)的版圖生成方法，其特征在于， 在一柵極鍵入模塊中鍵入所述柵極的寬度為Wg和所述有源區(qū)的長度為La ； 一柵極計算模塊根據(jù)Wg以及Wa > Wg計算得到Wa的值，并根據(jù)La以及La < Lg計算得到Lg的值，Wa為所述有源區(qū)的寬度，Lg為所述柵極的長度； 一工藝固定參數(shù)模塊中存儲有所述測試結(jié)構(gòu)遵循的通孔工藝固定尺寸，一通孔設(shè)計模塊將所述柵極通孔的尺寸設(shè)置為所述通孔工藝固定尺寸，并將所述有源區(qū)通孔的尺寸設(shè)置為所述通孔工藝固定尺寸。
9.如權(quán)利要求8所述的測試結(jié)構(gòu)的版圖生成方法，其特征在于，每一所述子MOS結(jié)構(gòu)還包括兩個冗余柵極，設(shè)置于所述有源區(qū)上，所述柵極的兩側(cè)分別各排列一個所述冗余柵極；所述的測試結(jié)構(gòu)的版圖生成方法還包括: 一冗余柵極設(shè)置模塊在所述柵極的兩側(cè)分別設(shè)置一個所述冗余柵極，所述冗余柵極到所述柵極的距離為預(yù)設(shè)固定值。
10.如權(quán)利要求9所述的測試結(jié)構(gòu)的版圖生成方法，其特征在于，所述冗余柵極設(shè)置模塊根據(jù)Wg計算得到Wdg的值,并根據(jù)Ldg和La < Ldg計算得到Ldg的值,Wdg為所述冗余柵極的寬度，Ldg為所述冗余柵極的長度。
11.如權(quán)利要求7所述的測試結(jié)構(gòu)的版圖生成方法，其特征在于，所述陣列計算模塊判斷η為奇數(shù)，則所述陣列計算模塊根據(jù)i = (n+1) /2計算得到i的值；所述陣列計算模塊判斷η為偶數(shù)，則所述陣列計算模塊根據(jù)i = n/2或i = n/2+l計算得到i的值。
12.如權(quán)利要求7所述的測試結(jié)構(gòu)的版圖生成方法，其特征在于，所述陣列計算模塊判斷m為奇數(shù)，則所述陣列 計算模塊根據(jù)j = (m+1) /2計算得到j(luò)的值；所述陣列計算模塊判斷m為偶數(shù)，則所述陣列計算模塊根據(jù)j = m/2或j = m/2+l計算得到j(luò)的值。
【文檔編號】G06F17/50GK103970946SQ201410182131
【公開日】2014年8月6日 申請日期:2014年4月30日 優(yōu)先權(quán)日:2014年4月30日
【發(fā)明者】崔叢叢, 劉梅, 馬杰 申請人:上海華力微電子有限公司