一種多處理器通信網(wǎng)關(guān)的制作方法
【專利摘要】本發(fā)明涉及一種多處理器通信網(wǎng)關(guān)，包括兩個(gè)NiosII處理器、Mutex硬核、RAM；兩個(gè)所述NiosII處理器為兩個(gè)32位RISC軟核微處理器，所述Mutex硬核與兩個(gè)所述NiosII處理器相連接，兩個(gè)所述NiosII處理器均采用查詢方式實(shí)現(xiàn)對(duì)所述Mutex硬核進(jìn)行訪問(wèn)；所述RAM僅作為一個(gè)設(shè)備掛載到Avalon總線上。本發(fā)明的有益效果是：通過(guò)本發(fā)明使得通信接口種類、數(shù)量和通信容量、通信響應(yīng)時(shí)間等方面得到了較大的提高。
【專利說(shuō)明】一種多處理器通信網(wǎng)關(guān)
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種通信網(wǎng)關(guān)，尤其涉及一種多處理器通信網(wǎng)關(guān)。
【背景技術(shù)】
[0002]通信網(wǎng)關(guān)在許多通信系統(tǒng)中大量應(yīng)用，然而，目前主要的通信網(wǎng)關(guān)為單處理器系統(tǒng)，在通信接口種類、數(shù)量和通信容量、通信響應(yīng)時(shí)間等方面受到制約和限制。

【發(fā)明內(nèi)容】

[0003]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種多處理器通信網(wǎng)關(guān)，解決現(xiàn)有技術(shù)的不足。
[0004]本發(fā)明解決上述技術(shù)問(wèn)題的技術(shù)方案如下:一種多處理器通信網(wǎng)關(guān)，包括兩個(gè)NiosII處理器、Mutex硬核、RAM ;兩個(gè)所述NiosII處理器為兩個(gè)32位RISC軟核微處理器，所述Mutex硬核與兩個(gè)所述NiosII處理器相連接,兩個(gè)所述NiosII處理器均采用查詢方式實(shí)現(xiàn)對(duì)所述Mutex硬核進(jìn)行訪問(wèn)；所述RAM僅作為一個(gè)設(shè)備掛載到Avalon總線上。
[0005]本發(fā)明的有益效果是:通過(guò)本發(fā)明使得通信接口種類、數(shù)量和通信容量、通信響應(yīng)時(shí)間等方面得到了較大的提高。
[0006]進(jìn)一步:單個(gè)所述NiosII處理器每次對(duì)所述RAM操作之前都要首先取得所述Mutex硬核的所有權(quán),操作完之后立即放棄對(duì)所述Mutex硬核的所有權(quán),避免單個(gè)所述NiosII處理器對(duì)所述Mut ex硬核及共享資源的獨(dú)占。單個(gè)所述NiosII處理器需要有任務(wù)通過(guò)循環(huán)不斷檢查共享數(shù)據(jù)區(qū)標(biāo)志位flag，等待其它所述NiosII處理器送來(lái)消息，以便激活自身系統(tǒng)掛起的任務(wù)，執(zhí)行下一步工作。
【專利附圖】

【附圖說(shuō)明】
[0007]圖1為本發(fā)明結(jié)構(gòu)圖；
[0008]圖2為本發(fā)明的Mutex核的雙核通信流程圖。
【具體實(shí)施方式】
[0009]以下結(jié)合附圖對(duì)本發(fā)明的原理和特征進(jìn)行描述，所舉實(shí)例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。
[0010]由于通信鏈路多、流量大、實(shí)時(shí)性要求高等，單純依靠提升微處理器系統(tǒng)時(shí)鐘的方法已經(jīng)不能滿足系統(tǒng)的需要，采用多個(gè)處理器系統(tǒng)是最好的方案，多處理器間要協(xié)同工作就必須交換數(shù)據(jù)。
[0011]如圖1所示,一種多處理器通信網(wǎng)關(guān),其包括兩個(gè)NiosII處理器、Mutex硬核、RAM ；其兩個(gè)NiosII處理器為兩個(gè)32位RISC軟核微處理器，Mutex硬核與兩個(gè)RISC軟核微處理器相連接，實(shí)現(xiàn)兩個(gè)NiosII處理器對(duì)RAM共享資源的互斥訪問(wèn)，兩個(gè)NiosII處理器均采用查詢方式實(shí)現(xiàn)對(duì)Mutex硬核進(jìn)行訪問(wèn)。RAM僅作為一個(gè)設(shè)備掛載到Avalon總線上。[0012]如圖2所示,采用NiosII HAL環(huán)境下對(duì)Mutex硬核訪問(wèn)的函數(shù)對(duì)Mutex硬核進(jìn)行打開(kāi)、加鎖、解鎖以及判斷Mutex硬屬主等操作。使用Mutex硬核控制RAM,單個(gè)NiosII處理器每次對(duì)RAM操作之前都要首先取得Mutex硬核的所有權(quán)，操作完之后立即放棄對(duì)Mutex硬核的所有權(quán)，避免單個(gè)NiosII處理器對(duì)Mutex硬核及共享資源的獨(dú)占。采用設(shè)計(jì)的交換數(shù)據(jù)結(jié)構(gòu)作為NiosII處理器間通信的消息，在查詢方式下，單個(gè)NiosII處理器需要有任務(wù)通過(guò)循環(huán)不斷檢查共享數(shù)據(jù)區(qū)標(biāo)志位flag，等待其它NiosII處理器送來(lái)消息，以便激活自身系統(tǒng)掛起的任務(wù)，執(zhí)行下一步工作。
[0013]以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種多處理器通信網(wǎng)關(guān)，其特征在于:包括兩個(gè)Nios II處理器、Mutex硬核、RAM;兩個(gè)所述NiosII處理器為兩個(gè)32位RISC軟核微處理器，所述Mutex硬核與兩個(gè)所述NiosII處理器相連接，兩個(gè)所述NiosII處理器均采用查詢方式實(shí)現(xiàn)對(duì)所述Mutex硬核進(jìn)行訪問(wèn)；所述RAM僅作為一個(gè)設(shè)備掛載到Avalon總線上。
2.根據(jù)權(quán)利要求1所述一種多處理器通信網(wǎng)關(guān)，其特征在于:單個(gè)所述NiosII處理器每次對(duì)所述RAM操作之前都要首先取得所述Mutex硬核的所有權(quán)，操作完之后立即放棄對(duì)所述Mutex硬核的所有權(quán),避免單個(gè)所述NiosII處理器對(duì)所述Mutex硬核及共享資源的獨(dú)占。單個(gè)所述NiosII處理器需要有任務(wù)通過(guò)循環(huán)不斷檢查共享數(shù)據(jù)區(qū)標(biāo)志位flag，等待其它所述NiosII處理器送來(lái)消息，以便激活自身系統(tǒng)掛起的任務(wù)，執(zhí)行下一步工作。
【文檔編號(hào)】G06F15/163GK103944812SQ201410147016
【公開(kāi)日】2014年7月23日 申請(qǐng)日期:2014年4月14日 優(yōu)先權(quán)日:2014年4月14日
【發(fā)明者】張薇, 邱傳飛, 邵智超, 劉軍先, 魏長(zhǎng)軍, 涂建華, 婁小芳, 朱成文, 田微晴, 譚項(xiàng)林 申請(qǐng)人:張薇