技術編號：6543606
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種多處理器通信網關，包括兩個NiosII處理器、Mutex硬核、RAM；兩個所述NiosII處理器為兩個32位RISC軟核微處理器，所述Mutex硬核與兩個所述NiosII處理器相連接，兩個所述NiosII處理器均采用查詢方式實現(xiàn)對所述Mutex硬核進行訪問；所述RAM僅作為一個設備掛載到Avalon總線上。本發(fā)明的有益效果是通過本發(fā)明使得通信接口種類、數(shù)量和通信容量、通信響應時間等方面得到了較大的提高。專利說明一種多處理器通信網關[0001 ...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。