集成電路及其操作方法以及包括集成電路的系統(tǒng)的制作方法【專利摘要】提供了一種操作集成電路的方法。所述方法包括：從第二存儲(chǔ)設(shè)備接收數(shù)據(jù)塊偏移量，使用該數(shù)據(jù)塊偏移量獲得目標(biāo)條目地址，并且基于目標(biāo)條目地址讀取第一存儲(chǔ)設(shè)備中存儲(chǔ)的緩存器描述符中所包括的多個(gè)條目當(dāng)中的條目。該方法還包括：使用在所述條目中包括的物理地址從所述第一存儲(chǔ)設(shè)備中包括的多個(gè)數(shù)據(jù)緩存器當(dāng)中的一數(shù)據(jù)緩存器讀取數(shù)據(jù)，并將該數(shù)據(jù)傳送到第二存儲(chǔ)設(shè)備?！緦＠f明】集成電路及其操作方法以及包括集成電路的系統(tǒng)[0001]相關(guān)申請(qǐng)的交叉引用[0002]本申請(qǐng)要求于2013年2月28日提交的第10-2013-0022168號(hào)韓國專利申請(qǐng)的優(yōu)先權(quán),其公開內(nèi)容通過引用全部合并于此?！?br>技術(shù)領(lǐng)域：
】[0003]與本發(fā)明構(gòu)思的示例性實(shí)施例一致的方法和裝置涉及集成電路，更具體地，涉及用于基于數(shù)據(jù)塊偏移量計(jì)算緩存器描述符(bufferdescriptor)的多個(gè)條目之一的目標(biāo)條目地址的集成電路?！?br>背景技術(shù)：
】[0004]快閃存儲(chǔ)器設(shè)備以預(yù)定大小的單位，例如，以塊為單位執(zhí)行編程操作和讀取操作。緩存器描述符被用于映射多個(gè)存儲(chǔ)器設(shè)備的數(shù)據(jù)輸入/輸出所必需的地址。控制存儲(chǔ)器設(shè)備的數(shù)據(jù)輸入/輸出的控制器使用緩存器描述符映射必需的地址，并訪問與作為映射結(jié)果而獲得的地址相對(duì)應(yīng)的存儲(chǔ)器設(shè)備的區(qū)域?！?br/>發(fā)明內(nèi)容】[0005]根據(jù)示例性實(shí)施例的一方面，提供一種操作集成電路的方法。所述方法包括:從第二存儲(chǔ)設(shè)備接收數(shù)據(jù)塊偏移量，使用該數(shù)據(jù)塊偏移量獲得目標(biāo)條目地址，以及基于目標(biāo)條目地址讀取第一存儲(chǔ)設(shè)備中存儲(chǔ)的緩存器描述符中所包括的多個(gè)條目當(dāng)中的條目。[0006]該方法還可以包括:使用在所述條目中包括的物理地址從第一存儲(chǔ)設(shè)備中包括的多個(gè)數(shù)據(jù)緩存器當(dāng)中的一數(shù)據(jù)緩存器讀取數(shù)據(jù)，并將該數(shù)據(jù)發(fā)送到第二存儲(chǔ)設(shè)備。[0007]該方法還可以包括:使用寄存器將每個(gè)指示數(shù)據(jù)緩存器的大小并被包括在條目之一中的多個(gè)值設(shè)置成相同的?？商鎿Q地，該方法還可以包括:與所述數(shù)據(jù)塊偏移量一起接收讀取的數(shù)據(jù)，并且使用在所述條目中包括的物理地址將該讀取的數(shù)據(jù)寫入到第一存儲(chǔ)設(shè)備中包括的多個(gè)數(shù)據(jù)緩存器當(dāng)中的一數(shù)據(jù)緩存器中。[0008]獲得目標(biāo)條目地址可以包括:計(jì)算數(shù)據(jù)塊偏移量除以數(shù)據(jù)緩存器大小的整數(shù)商，并且使用ESA=BD+QXES計(jì)算目標(biāo)條目地址，其中，ESA是目標(biāo)條目地址，BD是緩存器描述符的起始地址，Q是整數(shù)商，并且ES是每個(gè)條目的大小。[0009]該方法還可以包括:與數(shù)據(jù)塊偏移量一起接收數(shù)據(jù)大??；基于目標(biāo)條目地址以及數(shù)據(jù)大小與數(shù)據(jù)緩存器大小的比來計(jì)算目標(biāo)條目地址的相鄰條目地址；以及基于根據(jù)目標(biāo)條目地址讀取的條目中包括的物理地址從第一存儲(chǔ)設(shè)備中包括的多個(gè)數(shù)據(jù)緩存器當(dāng)中的一數(shù)據(jù)緩存器讀取數(shù)據(jù)并將該數(shù)據(jù)發(fā)送到第二存儲(chǔ)設(shè)備，同時(shí)根據(jù)該相鄰條目地址讀取相鄰條目。[0010]該方法還可以包括:與數(shù)據(jù)塊偏移量一起接收數(shù)據(jù)大小和讀取的數(shù)據(jù)，基于目標(biāo)條目地址以及數(shù)據(jù)大小與數(shù)據(jù)緩存器的大小的比計(jì)算目標(biāo)條目地址的相鄰條目地址，并且基于根據(jù)該目標(biāo)條目地址讀取的條目中包括的物理地址將該讀取的數(shù)據(jù)寫入到該第一存儲(chǔ)設(shè)備中包括的多個(gè)數(shù)據(jù)緩存器當(dāng)中的一數(shù)據(jù)緩存器，同時(shí)根據(jù)該相鄰條目地址讀取相鄰條目。[0011]根據(jù)另一個(gè)示例性實(shí)施例的一方面，提供一種集成電路，其包括:控制邏輯電路，被配置成使用從第二存儲(chǔ)設(shè)備接收的數(shù)據(jù)塊偏移量獲得目標(biāo)條目地址；以及第一直接存儲(chǔ)器訪問(DMA)控制器，被配置成基于該目標(biāo)條目地址讀取第一存儲(chǔ)設(shè)備中存儲(chǔ)的緩存器描述符所包括的多個(gè)條目當(dāng)中的條目。[0012]該第一DMA控制器可以使用所述條目中包括的物理地址訪問該第一存儲(chǔ)設(shè)備中包括的多個(gè)數(shù)據(jù)緩存器當(dāng)中的數(shù)據(jù)緩存器以執(zhí)行寫入操作或讀取操作。[0013]所述集成電路還可以包括第二DMA控制器，其被配置成使用所述條目中包括的物理地址從該第一存儲(chǔ)設(shè)備中包括的多個(gè)數(shù)據(jù)緩存器當(dāng)中的一數(shù)據(jù)緩存器讀取數(shù)據(jù)，以及將所述數(shù)據(jù)發(fā)送到該第二存儲(chǔ)設(shè)備。[0014]可替換地，所述集成電路還可以包括第二DMA控制器，其被配置成，當(dāng)與所述數(shù)據(jù)塊偏移量一起接收到讀取的數(shù)據(jù)時(shí)，使用所述條目中包括的物理地址將該讀取的數(shù)據(jù)寫入到所述第一存儲(chǔ)設(shè)備中包括的多個(gè)數(shù)據(jù)緩存器當(dāng)中的一數(shù)據(jù)緩存器。[0015]所述集成電路可以是JEDECJESD223中定義的通用閃存(universalflashstorage，UFS)主機(jī)控制器接口。所述緩存器描述符可以是JEDECJESD223中定義的物理區(qū)域描述表(physicalregiondescriptiontable,PRDT)?！緦＠綀D】【附圖說明】[0016]通過參照附圖詳細(xì)描述示例性實(shí)施例，上述和其他方面將變得更加清楚，附圖中:[0017]圖1是根據(jù)示例性實(shí)施例的電子系統(tǒng)的框圖；[0018]圖2是根據(jù)示例性實(shí)施例的圖1中圖示的包括數(shù)據(jù)緩存器區(qū)、緩存器描述符區(qū)以及存儲(chǔ)器內(nèi)核的電子系統(tǒng)的存儲(chǔ)器映射的示圖；[0019]圖3是根據(jù)示例性實(shí)施例的在數(shù)據(jù)寫入操作中的數(shù)據(jù)流的示圖；[0020]圖4是根據(jù)示例性實(shí)施例的用于說明執(zhí)行圖3中圖示的數(shù)據(jù)寫入操作的電子系統(tǒng)的操作的數(shù)據(jù)表的示圖；[0021]圖5是根據(jù)示例性實(shí)施例的在數(shù)據(jù)讀取操作中的數(shù)據(jù)流的示圖；[0022]圖6是根據(jù)示例性實(shí)施例的圖1中圖示的包括數(shù)據(jù)緩存器區(qū)、緩存器描述符區(qū)以及存儲(chǔ)器內(nèi)核的電子系統(tǒng)的存儲(chǔ)器映射的示圖；[0023]圖7是根據(jù)示例性實(shí)施例的在數(shù)據(jù)寫入操作中的數(shù)據(jù)流的示圖；[0024]圖8是根據(jù)示例性實(shí)施例的用于說明執(zhí)行圖7中圖示的數(shù)據(jù)寫入操作的電子系統(tǒng)的操作的數(shù)據(jù)表的示圖；[0025]圖9是根據(jù)示例性實(shí)施例的在數(shù)據(jù)讀取操作中的數(shù)據(jù)流的示圖；[0026]圖10是根據(jù)示例性實(shí)施例的數(shù)據(jù)寫入方法的流程圖；[0027]圖11是根據(jù)示例性實(shí)施例的數(shù)據(jù)讀取方法的流程圖；以及[0028]圖12是根據(jù)示例性實(shí)施例的電子系統(tǒng)的框圖?！揪唧w實(shí)施方式】[0029]現(xiàn)在將參照示出了示例性實(shí)施例的附圖更充分地描述本發(fā)明構(gòu)思。然而，本發(fā)明構(gòu)思可以以許多不同的形式來具體實(shí)現(xiàn)，不應(yīng)被解釋為局限于此處闡述的實(shí)施例。相反，提供這些實(shí)施例是為了使本公開全面和完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明構(gòu)思的范圍。附圖中，為清楚起見，可能放大了層和區(qū)域的大小及相對(duì)大小。相同的參考標(biāo)記始終指代相同的元素。[0030]將會(huì)理解，當(dāng)一個(gè)元件被稱為“連接”或“耦接”到另一元件時(shí)，它可以直接連接或耦接到所述另一元件，或者也可以存在居間的元件。相反，當(dāng)一個(gè)元件被稱為“直接連接”或“直接耦接”到另一元件時(shí)，不存在居間的元件。此處使用的術(shù)語“和/或”包括相關(guān)列出項(xiàng)目中的任何一個(gè)以及其中的一個(gè)或多個(gè)的所有組合，并且術(shù)語“和/或”可以縮寫為“/”。[0031]將會(huì)理解，盡管此處可能使用詞語第一、第二等等來描述不同的元素，但這些元素不應(yīng)受到這些詞語的限制。這些詞語僅僅用于將一個(gè)元素與另一個(gè)元素區(qū)分開來。例如，第一信號(hào)可以被稱為第二信號(hào)，類似地，第二信號(hào)也可以被稱為第一信號(hào)，這樣做不會(huì)偏離本公開的教導(dǎo)。[0032]此處使用的術(shù)語僅僅是為了描述特定實(shí)施例，并非意圖限制本發(fā)明構(gòu)思。此處使用的單數(shù)形式“一”意圖也包括復(fù)數(shù)形式，除非上下文明確給出相反指示。還將理解，當(dāng)在本說明書中使用詞語“包括”和/或“包含”時(shí)，表明存在所描述的特征、區(qū)域、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、區(qū)域、整體、步驟、操作、元件、組件和/或它們的組合。[0033]除非另外定義，否則此處使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)所具有的含義與本發(fā)明構(gòu)思所屬領(lǐng)域的普通技術(shù)人員通常理解的含義相同。還將理解，諸如常用詞典中定義的那些術(shù)語應(yīng)該被解釋為所具有的含義與它們?cè)谙嚓P(guān)領(lǐng)域和/或本申請(qǐng)的上下文中的含義一致，而不應(yīng)理想化地或過分形式化地對(duì)其進(jìn)行解釋，除非此處明確地如此定義。[0034]圖1是根據(jù)不例性實(shí)施例的電子系統(tǒng)100的框圖。電子系統(tǒng)100包括第一存儲(chǔ)設(shè)備200、控制器300以及第二存儲(chǔ)設(shè)備400。電子系統(tǒng)100可以被實(shí)現(xiàn)為個(gè)人計(jì)算機(jī)(PC)、數(shù)據(jù)服務(wù)器、便攜式電子系統(tǒng)或另外的電子系統(tǒng)。[0035]可被稱為移動(dòng)設(shè)備的便攜式電子系統(tǒng)可以被實(shí)現(xiàn)為便攜式計(jì)算機(jī)、移動(dòng)電話、智能電話、平板PC、個(gè)人數(shù)字助理(PDA)、企業(yè)數(shù)字助理(enterprisedigitalassistant,EDA)、數(shù)字靜態(tài)攝像機(jī)、數(shù)字視頻攝像機(jī)、便攜式多媒體播放器(PMP)、個(gè)人導(dǎo)航設(shè)備或便攜式導(dǎo)航設(shè)備(PND)、掌上游戲機(jī)、移動(dòng)互聯(lián)網(wǎng)設(shè)備或電子書。電子系統(tǒng)可以被實(shí)現(xiàn)為數(shù)字電視(TV)或網(wǎng)際協(xié)議TV(IPTV)0[0036]第一存儲(chǔ)設(shè)備200包括數(shù)據(jù)緩存器區(qū)210和緩存器描述符區(qū)230，數(shù)據(jù)緩存器區(qū)210包括多個(gè)數(shù)據(jù)緩存器，緩存器描述符區(qū)230包括多個(gè)條目。第一存儲(chǔ)設(shè)備200還可以包括從區(qū)域210和230讀取數(shù)據(jù)或向區(qū)域210和230寫入數(shù)據(jù)的訪問控制電路(未示出)。[0037]第一存儲(chǔ)設(shè)備200可以由易失性存儲(chǔ)器設(shè)備或非易失性存儲(chǔ)器設(shè)備來實(shí)現(xiàn)。易失性存儲(chǔ)器設(shè)備可以使用動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)RAM(SRAM)、閘流晶體管RAM(thyristorRAM,T-RAM)、零電容RAM(zerocapacitorRAM,Z-RAM)或雙晶體管RAM(twintransistorRAM,TTRAM)來實(shí)現(xiàn)。[0038]非易失性存儲(chǔ)器設(shè)備可以使用電可擦除可編程只讀存儲(chǔ)器(EEPROM)、快閃存儲(chǔ)器、磁性RAM(MRAM)、自旋轉(zhuǎn)移矩MRAM、導(dǎo)電橋接RAM(conductivebridgingRAM，CBRAM)、鐵電RAM(ferroelectricRAM,FeRAM)、相變RAM(phase-changeRAM,PRAM)、電阻式RAM(resistiveRAM,RRAM)、納米管RRAM、聚合物RAM(polymerRAM,PoRAM)、納米浮柵存儲(chǔ)器(nanofloatinggatememory,NFGM)、全息存儲(chǔ)器、分子電子存儲(chǔ)器件或絕緣電阻變化式存儲(chǔ)器來實(shí)現(xiàn)。[0039]控制器300可以控制在第一存儲(chǔ)設(shè)備200和第二存儲(chǔ)設(shè)備400之間傳送的數(shù)據(jù)?？刂破?00可以通過集成電路或片上系統(tǒng)(SoC)來實(shí)現(xiàn)。如圖12中所示，控制器300可以被實(shí)現(xiàn)為應(yīng)用處理器的一部分。[0040]第一存儲(chǔ)設(shè)備200和控制器300可以在單個(gè)集成電路或單個(gè)SoC中一起實(shí)現(xiàn)。此時(shí)，第一存儲(chǔ)設(shè)備200可以使用SRAM來實(shí)現(xiàn)。[0041]控制器300可以包括控制邏輯電路310、第一直接存儲(chǔ)器訪問(DMA)控制器330、第二DMA控制器350和第一接口370?？刂七壿嬰娐?10可以使用從第二存儲(chǔ)設(shè)備400輸出的數(shù)據(jù)包中包括的數(shù)據(jù)塊偏移量來計(jì)算緩存器描述符中包括的目標(biāo)條目的目標(biāo)條目地址ESA。控制邏輯電路310可以控制第一DMA控制器330、第二DMA控制器350和第一接口370的操作。[0042]第一DMA控制器330可以基于目標(biāo)條目地址ESA，讀取第一存儲(chǔ)設(shè)備200的緩存器描述符區(qū)230中存儲(chǔ)的緩存器描述符中所包括的多個(gè)條目當(dāng)中的條目ENT，并且可以將條目ENT或者條目ENT中包括的物理地址PA發(fā)送到第二DMA控制器350。第一DMA控制器330只讀取緩存器描述符區(qū)230中存儲(chǔ)的緩存器描述符中所包括的條目ENT，而不是讀取整個(gè)緩存器描述符。[0043]在數(shù)據(jù)寫入操作期間，響應(yīng)于控制邏輯電路310的控制信號(hào)CTR，第二DMA控制器350可以使用條目ENT中包括的物理地址PA，讀取第一存儲(chǔ)設(shè)備200的數(shù)據(jù)緩存器區(qū)210中包括的數(shù)據(jù)緩存器之一中存儲(chǔ)的部分或全部數(shù)據(jù)，并且通過第一接口370將所述數(shù)據(jù)發(fā)送給第二存儲(chǔ)設(shè)備400。[0044]在數(shù)據(jù)讀取操作期間，響應(yīng)于控制邏輯電路310的控制信號(hào)CTR，第二DMA控制器350可以使用條目ENT中包括的物理地址PA，將從第二存儲(chǔ)設(shè)備400輸出的數(shù)據(jù)寫入到第一存儲(chǔ)設(shè)備200的數(shù)據(jù)緩存器區(qū)210中包括的數(shù)據(jù)緩存器之一的部分或全部。此時(shí)，來自第二存儲(chǔ)設(shè)備400的數(shù)據(jù)包可以包括數(shù)據(jù)塊偏移量和所述數(shù)據(jù)。[0045]在其他實(shí)施例中，第一DMA控制器330可以具有第二DMA控制器350的功能。此時(shí)，第一DMA控制器330可以使用條目ENT中包括的物理地址PA，訪問第一存儲(chǔ)設(shè)備200的數(shù)據(jù)緩存器區(qū)210中所包括的數(shù)據(jù)緩存器之一，以執(zhí)行數(shù)據(jù)寫入操作或數(shù)據(jù)讀取操作。[0046]第二存儲(chǔ)設(shè)備400可以通過以預(yù)定大小的單位，例如以塊為單位輸入和輸出數(shù)據(jù)的基于閃存的存儲(chǔ)設(shè)備來實(shí)現(xiàn)?；陂W存的存儲(chǔ)設(shè)備可以是固態(tài)驅(qū)動(dòng)器(SSD)、通用串行總線(USB)閃存驅(qū)動(dòng)器、通用閃存(universalflashstorage,UFS)、安全數(shù)字(SD)卡、多媒體卡(MMC)或嵌入式MMC(eMMC)o[0047]當(dāng)?shù)诙鎯?chǔ)設(shè)備400是UFS時(shí)，控制器300可以是JEDECJESD223標(biāo)準(zhǔn)中定義的UFS主機(jī)控制器接口，緩存器描述符區(qū)230中所包括的緩存器描述符可以是JEDECJESD223中的物理區(qū)域描述表(PRDT)，并且所述數(shù)據(jù)包可以是UFS協(xié)議信息單元(UFSprotocolinformationunit，UPIU)。將UFS主機(jī)控制器接口標(biāo)準(zhǔn)JEDECJESD223通過引用合并到本文中。[0048]圖2是根據(jù)示例性實(shí)施例的圖1中圖示的包括數(shù)據(jù)緩存器區(qū)210、緩存器描述符區(qū)230以及存儲(chǔ)器內(nèi)核430的電子系統(tǒng)100A的存儲(chǔ)器映射的示圖。數(shù)據(jù)緩存器區(qū)210包括多個(gè)數(shù)據(jù)緩存器211。數(shù)據(jù)緩存器可以是存儲(chǔ)數(shù)據(jù)的存儲(chǔ)區(qū)。[0049]緩存器描述符區(qū)230包括多個(gè)條目231。所述條目231可以具有相同的大小。緩存器描述符區(qū)230可以包括關(guān)于第二存儲(chǔ)設(shè)備400中的數(shù)據(jù)塊與第一存儲(chǔ)設(shè)備200中的數(shù)據(jù)緩存器211之間的映射的信息。所述信息可以存儲(chǔ)在緩存器描述符區(qū)230的條目231中。[0050]每個(gè)條目231包括數(shù)據(jù)緩存器211之一的物理地址，例如起始地址。根據(jù)示例性實(shí)施例，每個(gè)條目231可以包括數(shù)據(jù)緩存器211的物理地址以及指示數(shù)據(jù)緩存器211的大小的值。所述值可以基于控制邏輯電路310中包括的寄存器311中所包括的信息來確定。[0051]存儲(chǔ)器內(nèi)核430可以包括多個(gè)存儲(chǔ)區(qū)，即，多個(gè)塊。在所述多個(gè)塊的每一個(gè)中可以存儲(chǔ)一塊數(shù)據(jù)。[0052]圖3是根據(jù)示例性實(shí)施例的在數(shù)據(jù)寫入操作中的數(shù)據(jù)流的示圖。圖4是根據(jù)示例性實(shí)施例的用于說明執(zhí)行圖3中圖示的數(shù)據(jù)寫入操作的電子系統(tǒng)的操作的數(shù)據(jù)表的示圖。[0053]將參照?qǐng)D1至圖4來描述寫入操作。假設(shè)第二存儲(chǔ)設(shè)備400的目標(biāo)起始地址TA是5000,與一個(gè)數(shù)據(jù)塊的大小相對(duì)應(yīng)的一個(gè)數(shù)據(jù)塊偏移量OFF是128，緩存器描述符起始地址BD是9000，條目大小OFFB是4，數(shù)據(jù)緩存器區(qū)起始地址SA是1000，并且數(shù)據(jù)緩存器大小S是128。這里，不考慮每個(gè)數(shù)字的單位。[0054]在操作SllO中，控制器300，更具體地說控制邏輯電路310，通過第一接口370向第二存儲(chǔ)設(shè)備400中包括的第二接口410發(fā)送包括目標(biāo)起始地址TA5000和數(shù)據(jù)大小LENW的命令CMD。數(shù)據(jù)大小LENW指示將被寫入存儲(chǔ)器內(nèi)核430的數(shù)據(jù)的大小。[0055]第二存儲(chǔ)設(shè)備400，更具體地說第二接口410可以根據(jù)存儲(chǔ)器內(nèi)核430的狀態(tài)確定將要發(fā)送的數(shù)據(jù)包PACKETi的數(shù)量和/或數(shù)據(jù)的發(fā)送順序。[0056]假設(shè)第二接口410根據(jù)圖4中圖示的數(shù)據(jù)表將從控制器300輸出的數(shù)據(jù)DATA寫入到存儲(chǔ)器內(nèi)核430。在操作SI12中，第二存儲(chǔ)設(shè)備400向控制器300發(fā)送包括數(shù)據(jù)塊偏移量0FFSET0(=10FF=128)和數(shù)據(jù)大小LENl(=128)的數(shù)據(jù)包PACKET0。[0057]在操作S114中，控制邏輯電路310基于數(shù)據(jù)緩存器大小S(=128)和數(shù)據(jù)塊偏移量OFFSETi(=128)計(jì)算出索引為I。換句話說，索引是數(shù)據(jù)塊偏移量OFFSETi(=128)除以數(shù)據(jù)緩存器大小(=128)的整數(shù)商(=1)。例如，當(dāng)數(shù)據(jù)塊偏移量OFFSETi是128并且數(shù)據(jù)緩存器大小S是128時(shí)，該整數(shù)商是I。在操作S116中，控制邏輯電路310使用公式I計(jì)算目標(biāo)條目地址ESA:[0058]ESA=BD+INDEXXES,(I)[0059]其中ES是每個(gè)條目231的大小。[0060]使用公式I計(jì)算的目標(biāo)條目地址ESA(=BD+1OFFB)是9004。[0061]控制邏輯電路310將目標(biāo)條目地址ESA(=BD+10FFB=9004)輸出到第一DMA控制器330。在操作S118中，第一DMA控制器330將目標(biāo)條目地址ESA(=BD+10FFB=9004)發(fā)送到第一存儲(chǔ)設(shè)備200。在操作S120中，第一存儲(chǔ)設(shè)備200將與目標(biāo)條目地址ESA(=BD+10FFB=9004)相對(duì)應(yīng)的條目ENTl發(fā)送到控制器300。換句話說，在操作SI18和S120中，第一DMA控制器330使用目標(biāo)條目地址ESA(=BD+10FFB=9004)讀取緩存器描述符區(qū)230中包括的條目ENTl。[0062]第一DMA控制器330將條目ENTl中包括的物理地址PA(=SA+6S)發(fā)送到第二DMA控制器350。在操作S122中，第二DMA控制器350將該物理地址PA(=SA+6S)發(fā)送到第一存儲(chǔ)設(shè)備200。[0063]在操作S124中，第一存儲(chǔ)設(shè)備200將與物理地址PA(=SA+6S)相對(duì)應(yīng)的數(shù)據(jù)緩存器211中存儲(chǔ)的第二數(shù)據(jù)DATA2發(fā)送到控制器300。換句話說，在操作S122和S124中，第二DMA控制器350從與物理地址PA(=SA+6S)相對(duì)應(yīng)的數(shù)據(jù)緩存器211中讀取第二數(shù)據(jù)DATA2。在操作S126中，第二DMA控制器350通過第一接口370將第二數(shù)據(jù)DATA2發(fā)送到第二接口410。第二接口410將第二數(shù)據(jù)DATA2寫入到與地址TA+10FF相對(duì)應(yīng)的塊。[0064]在操作S128和SI12中，第二存儲(chǔ)設(shè)備400連續(xù)地將包括數(shù)據(jù)塊偏移量0FFSET1(=30FF=3X128)和數(shù)據(jù)大小LENl(=128)的數(shù)據(jù)包PACKET1發(fā)送到控制器300。[0065]在操作S114中，控制邏輯電路310基于數(shù)據(jù)緩存器大小S(=128)和數(shù)據(jù)塊偏移量OFFSETi(=3X128)計(jì)算出索引為3。在操作S116中，控制邏輯電路310使用公式I計(jì)算目標(biāo)條目地址ESA(=BD+30FFB=9000+3X4=9012)?？刂七壿嬰娐?10將目標(biāo)條目地址ESA(=BD+30FFB=9012)輸出到第一DMA控制器330。[0066]在操作S118和S120中，第一DMA控制器330使用目標(biāo)條目地址ESA(=BD+30FFB=9012)讀取緩存器描述符區(qū)230中包括的條目ENT3。第一DMA控制器330將條目ENT3中包括的物理地址PA(=SA+9S)發(fā)送到第二DMA控制器350。[0067]第二DMA控制器350在操作S122和S124中從與物理地址PA(=SA+9S)相對(duì)應(yīng)的數(shù)據(jù)緩存器211中讀取第四數(shù)據(jù)DATA4，并且在操作S126中通過第一接口370將第四數(shù)據(jù)DATA4發(fā)送到第二接口410。第四接口410將第四數(shù)據(jù)DATA4寫入到與地址TA+30FF相對(duì)應(yīng)的塊中。[0068]在第二DMA控制器350正讀取第二數(shù)據(jù)DATA2的同時(shí)，第一DMA控制器330可以讀取條目ENT3。結(jié)果，提高了控制器300的性能。[0069]在操作S128和SI12中，第二存儲(chǔ)設(shè)備400連續(xù)地向控制器300發(fā)送包括數(shù)據(jù)塊偏移量0FFSET2(=50FF=5X128)和數(shù)據(jù)大小LENl(=128)的數(shù)據(jù)包PACKET2。在操作SI14中，控制邏輯電路310基于數(shù)據(jù)緩存器大小S(=128)和數(shù)據(jù)塊偏移量OFFSETi(=5X128)計(jì)算出索引為5。在操作S116中，控制邏輯電路310使用公式I計(jì)算目標(biāo)條目地址ESA(=BD+50FFB=9000+5X4=9020)?？刂七壿嬰娐?10將目標(biāo)條目地址ESA(=BD+50FFB=9020)輸出到第一DMA控制器330。[0070]在操作S118和S120中，第一DMA控制器330使用目標(biāo)條目地址ESA(=BD+50FFB=9020)讀取緩存器描述符區(qū)230中包括的條目ENT5。第一DMA控制器330將條目ENT5中包括的物理地址PA(=SA+10S)發(fā)送到第二DMA控制器350。[0071]第二DMA控制器350在操作S122和S124中從與物理地址PA(=SA+10S)相對(duì)應(yīng)的數(shù)據(jù)緩存器211中讀取第六數(shù)據(jù)DATA6，并且在操作S126中通過第一接口370將第六數(shù)據(jù)DATA6發(fā)送到第二接口410。第二接口410將第六數(shù)據(jù)DATA6寫入到與地址TA+50FF相對(duì)應(yīng)的塊。[0072]之后，在操作S112到S128中，將數(shù)據(jù)DATA8、DATAUDATA3、DATA5和DATA7依次分別寫入第二存儲(chǔ)設(shè)備400的存儲(chǔ)器內(nèi)核430中的相應(yīng)塊中。[0073]圖5是根據(jù)示例性實(shí)施例的在數(shù)據(jù)讀取操作中的數(shù)據(jù)流的示圖。將參照?qǐng)D1、2、4和5描述讀取操作。[0074]在操作S210中，控制器300的控制邏輯電路310向第二存儲(chǔ)設(shè)備400的第二接口410發(fā)送包括內(nèi)核存儲(chǔ)器430的目標(biāo)起始地址TA(=5000)和數(shù)據(jù)大小LENR的命令CMD。數(shù)據(jù)大小LENR指示將從存儲(chǔ)器內(nèi)核430讀取的數(shù)據(jù)的大小。[0075]在操作S212中，第二存儲(chǔ)設(shè)備400向控制器300發(fā)送包括數(shù)據(jù)塊偏移量0FFSET0(=IOFF=IX128)、數(shù)據(jù)大小LEN1(=128)和第二數(shù)據(jù)DATA2的數(shù)據(jù)包PACKET0。在操作S214中，控制邏輯電路310基于數(shù)據(jù)緩存器大小S(=128)和數(shù)據(jù)塊偏移量0FFSET0(=1X128)計(jì)算出索引為I。[0076]在操作S216中，控制邏輯電路310使用公式I計(jì)算目標(biāo)條目地址ESA(=BD+10FFB=9000+1X4=9004)?？刂七壿嬰娐?10將目標(biāo)條目地址ESA(=BD+10FFB=9004)輸出到第一DMA控制器330。[0077]在操作S218和S220中，第一DMA控制器330使用目標(biāo)條目地址ESA(=BD+10FFB=9004)從緩存器描述符區(qū)230讀取條目ENT1。第一DMA控制器330將條目ENTl中包括的物理地址PA(=SA+6S)發(fā)送到第二DMA控制器350。[0078]在操作S224中，第二DMA控制器350將第二數(shù)據(jù)DATA2寫入到與物理地址PA(=SA+6S)相對(duì)應(yīng)的數(shù)據(jù)緩存器211中。在操作S212中，第二存儲(chǔ)設(shè)備400連續(xù)地向控制器300發(fā)送包括數(shù)據(jù)塊偏移量0FFSET1(=30FF=3X128)、數(shù)據(jù)大小LENl(=128)和第四數(shù)據(jù)DATA4的數(shù)據(jù)包PACKET1。在操作S214中，控制邏輯電路310基于數(shù)據(jù)緩存器大小S(=128)和數(shù)據(jù)塊偏移量OFFSETI(=3X128)計(jì)算出索引為3。[0079]在操作S216中，控制邏輯電路310使用公式I計(jì)算目標(biāo)條目地址ESA(=BD+30FFB=9000+3X4=9012)?？刂七壿嬰娐?10將目標(biāo)條目地址ESA(=BD+30FFB=9012)輸出到第一DMA控制器330。[0080]在操作S218和S220中，第一DMA控制器330使用目標(biāo)條目地址ESA(=BD+30FFB=9012)從緩存器描述符區(qū)230讀取條目ENT3。第一DMA控制器330將條目ENT3中包括的物理地址PA(=SA+9S)發(fā)送到第二DMA控制器350。[0081]在操作S224中，第二DMA控制器350將第四數(shù)據(jù)DATA4寫入到與物理地址PA(=SA+9S)相對(duì)應(yīng)的數(shù)據(jù)緩存器211中。之后，在操作S212至S224中將數(shù)據(jù)DATA6、DATA8、DATA1、DATA3、DATA5和DATA7依次分別寫入到第一存儲(chǔ)設(shè)備200的數(shù)據(jù)緩存器區(qū)210中的相應(yīng)數(shù)據(jù)緩存器211中。[0082]圖6是根據(jù)示例性實(shí)施例的包括數(shù)據(jù)緩存器區(qū)210、緩存器描述符區(qū)230和存儲(chǔ)器內(nèi)核430-1的電子系統(tǒng)100B的存儲(chǔ)器映射的示圖。電子系統(tǒng)100B可以具有與圖1中圖示的電子系統(tǒng)100A相同的結(jié)構(gòu)。根據(jù)單個(gè)數(shù)據(jù)包來依次處理分別存儲(chǔ)在數(shù)據(jù)緩存器211中的數(shù)據(jù)DATA2和DATA3，并且根據(jù)另一單個(gè)數(shù)據(jù)包來依次處理分別存儲(chǔ)在數(shù)據(jù)緩存器211中的數(shù)據(jù)DATA4、DATA5、DATA6和DATA7。[0083]圖7是根據(jù)示例性實(shí)施例的在數(shù)據(jù)寫入操作中的數(shù)據(jù)流的示圖。圖8是用于說明執(zhí)行圖7中圖示的數(shù)據(jù)寫入操作的電子系統(tǒng)的操作的數(shù)據(jù)表的示圖。將參照?qǐng)D6至圖8詳細(xì)描述當(dāng)在多個(gè)數(shù)據(jù)緩存器211中存在具有數(shù)據(jù)包PACKETi中包括的數(shù)據(jù)大小LEN2的數(shù)據(jù)時(shí)執(zhí)行的寫入操作。在操作S310中，控制器300，更具體地說控制邏輯電路310，向第二存儲(chǔ)設(shè)備400的第二接口410發(fā)送包括目標(biāo)起始地址TA(=5000)和數(shù)據(jù)大小LENW的命令CMD。[0084]第二存儲(chǔ)設(shè)備400，更具體地說第二接口410，可以根據(jù)存儲(chǔ)器內(nèi)核430的狀態(tài)確定將要發(fā)送的數(shù)據(jù)包的個(gè)數(shù)、數(shù)據(jù)大小LEN2和/或數(shù)據(jù)的順序。假設(shè)第二接口410按照?qǐng)D8中圖示的數(shù)據(jù)表向存儲(chǔ)器內(nèi)核430寫入數(shù)據(jù)。[0085]在操作S312中，第二存儲(chǔ)設(shè)備400向控制器300發(fā)送包括數(shù)據(jù)塊偏移量0FFSET0(=10FF=128)和數(shù)據(jù)大小LEN2(=2X128)的數(shù)據(jù)包PACKET0。在操作S314中，控制邏輯電路310基于數(shù)據(jù)緩存器大小S(=128)和數(shù)據(jù)塊偏移量0FFSET0(=128)計(jì)算出索引為I。在操作S316中，控制器300基于數(shù)據(jù)塊偏移量0FFSET0，即10FF、數(shù)據(jù)大小LEN2(=2X128)和數(shù)據(jù)緩存器大小S(=128)計(jì)算迭代的次數(shù)，即迭代次數(shù)Nol。迭代次數(shù)NoI可以是數(shù)據(jù)大小LEN2除以數(shù)據(jù)緩存器大小S(=128)的結(jié)果，即，2。[0086]控制邏輯電路310在操作S318中使用公式I計(jì)算目標(biāo)條目地址ESAl(=BD+10FFB=9004)并將其輸出到第一DMA控制器330。在操作S320和S322中，第一DMA控制器330使用目標(biāo)條目地址ESAl(=BD+10FFB=9004)讀取緩存器描述符區(qū)230中包括的條目ENTl。第一DMA控制器330將條目ENTl中包括的物理地址PAl(=SA+6S)發(fā)送到第二DMA控制器350。[0087]第二DMA控制器350在操作S324和S326中從與物理地址PAl(=SA+6S)相對(duì)應(yīng)的數(shù)據(jù)緩存器211中讀取第二數(shù)據(jù)DATA2，并且在操作S328中通過第一接口370將第二數(shù)據(jù)DATA2發(fā)送到第二接口410。第二接口410將第二數(shù)據(jù)DATA2寫入存儲(chǔ)器內(nèi)核430中的相應(yīng)塊。[0088]控制邏輯電路310計(jì)算與目標(biāo)條目地址ESAl相鄰的條目地址ESA2。例如，控制邏輯電路310可以基于目標(biāo)條目地址ESAl和條目大小OFFB或ES來計(jì)算相鄰條目地址ESA2。[0089]控制邏輯電路310將相鄰條目地址ESA2(=ESA1+ES=9008)輸出到第一DMA控制器330。在操作S332和S334中，第一DMA控制器330使用相鄰條目地址ESA2(=BD+20FFB=9008)從緩存器描述符區(qū)230讀取條目ENT2。[0090]第一DMA控制器330將條目ENT2中包括的物理地址PA2(=SA+1S)發(fā)送到第二DMA控制器350。第二DMA控制器350在操作S336和S338中從與物理地址PA2(=SA+1S)相對(duì)應(yīng)的數(shù)據(jù)緩存器211中讀取第三數(shù)據(jù)DATA3，并且在操作S340中通過第一接口370將第三數(shù)據(jù)DATA3發(fā)送到第二接口410。第二接口410對(duì)存儲(chǔ)器內(nèi)核430中的相應(yīng)塊進(jìn)行寫入。[0091]圖7圖示了使用一個(gè)數(shù)據(jù)包PACKET0將數(shù)據(jù)DATA2和DATA3寫入存儲(chǔ)器內(nèi)核430中的各個(gè)塊的方法。下面將描述使用另一數(shù)據(jù)包PACKET1將數(shù)據(jù)DATA4到DATA7寫入到存儲(chǔ)器內(nèi)核430中的各個(gè)塊的方法。[0092]在操作S312中，第二存儲(chǔ)設(shè)備400向控制器300發(fā)送包括數(shù)據(jù)塊偏移量0FFSET1(=30--=3父128)和數(shù)據(jù)大小1^吧(=4X128)的數(shù)據(jù)包PACKET1。在操作S314中，控制邏輯電路330基于數(shù)據(jù)緩存器大小S(=128)和數(shù)據(jù)塊偏移量0FFSET1(=3X128)計(jì)算出索引為3。[0093]在操作S316中，控制器300基于數(shù)據(jù)塊偏移量0FFSET1、數(shù)據(jù)大小LEN2和數(shù)據(jù)緩存器大小S計(jì)算迭代次數(shù)Nol。迭代次數(shù)NoI可以是數(shù)據(jù)大小LEN2(=4X128)除以數(shù)據(jù)緩存器大小S(=128)的結(jié)果，即，4。[0094]如上所述，依次計(jì)算出與目標(biāo)條目地址ESA，即，BD+30FFB相鄰的三個(gè)條目地址BD+40FFB、BD+50FFB和BD+60FFB，然后分別根據(jù)依次讀取的條目ENT3、ENT4、ENT5和ENT6中分別包括的物理地址SA+9S、SA+12S、SA+10S和SA+13S，將數(shù)據(jù)DATA4、DATA5、DATA6和DATA7依次寫入第二存儲(chǔ)設(shè)備400的存儲(chǔ)器內(nèi)核430中的各個(gè)相應(yīng)塊中。[0095]圖9是根據(jù)示例性實(shí)施例的在數(shù)據(jù)讀取操作中的數(shù)據(jù)流的示圖。將參照?qǐng)D1、6、8和9詳細(xì)描述在將與數(shù)據(jù)包PACKETi中包括的數(shù)據(jù)大小LEN2相對(duì)應(yīng)的數(shù)據(jù)寫入多個(gè)數(shù)據(jù)緩存器211的情況下執(zhí)行的讀取操作。[0096]在操作S410中，控制器300，更具體地說控制邏輯電路310，向第二存儲(chǔ)設(shè)備400的第二接口410發(fā)送包括目標(biāo)起始地址TA(=5000)和數(shù)據(jù)大小LENR的命令CMD。第二存儲(chǔ)設(shè)備400，更具體地說第二接口410，可以根據(jù)存儲(chǔ)器內(nèi)核430的狀態(tài)確定將要發(fā)送的數(shù)據(jù)包的個(gè)數(shù)、將要讀取的數(shù)據(jù)的大小和/或數(shù)據(jù)的順序。假設(shè)第二接口410按照?qǐng)D8中圖示的數(shù)據(jù)表向第一存儲(chǔ)設(shè)備200的數(shù)據(jù)緩存器區(qū)210寫入數(shù)據(jù)。[0097]在操作S412中，第二存儲(chǔ)設(shè)備400向控制器300發(fā)送包括數(shù)據(jù)塊偏移量0FFSET0(=10FF=128)、數(shù)據(jù)大小LEN2(=2X128)以及讀取的數(shù)據(jù)DATA2和DATA3的數(shù)據(jù)包PACKET0。在操作S414中，控制邏輯電路310基于數(shù)據(jù)緩存器大小S(=128)和數(shù)據(jù)塊偏移量0FFSET0(=128)計(jì)算出索引為I。[0098]在操作S416中，控制邏輯電路310基于數(shù)據(jù)塊偏移量0FFSET0，即10FF、數(shù)據(jù)大小LEN2(=2X128)和數(shù)據(jù)緩存器大小S(=128)計(jì)算迭代次數(shù)NoI。例如，控制邏輯電路310可以通過將數(shù)據(jù)大小LEN2(=2*128)除以數(shù)據(jù)緩存器大小S(=128)來計(jì)算迭代次數(shù)Nol，也就是，迭代次數(shù)NoI可以是2。[0099]控制邏輯電路310在操作S418中使用公式I計(jì)算目標(biāo)條目地址ESAl(=BD+10FFB=9004)并將其輸出到第一DMA控制器330。在操作S420和S422中，第一DMA控制器330使用目標(biāo)條目地址ESAl(=BD+10FFB=9004)讀取緩存器描述符區(qū)230中包括的條目ENTl。第一DMA控制器330將條目ENTl中包括的物理地址PAl(=SA+6S)發(fā)送到第二DMA控制器350。[0100]在操作S424中，第二DMA控制器350將第二數(shù)據(jù)DATA2寫入到與物理地址PAl(=SA+6S)相對(duì)應(yīng)的數(shù)據(jù)緩存器211中?？刂七壿嬰娐?10計(jì)算與目標(biāo)條目地址ESAl相鄰的條目地址ESA2。例如，控制邏輯電路310可以基于目標(biāo)條目地址ESAl和條目大小OFFB或ES來計(jì)算相鄰條目地址ESA2?？刂七壿嬰娐?10將相鄰條目地址ESA2(=ESA1+ES=9008)輸出到第一DMA控制器330。[0101]在操作S428和S430中，第一DMA控制器330使用相鄰條目地址ESA2(=BD+20FFB=9008)從緩存器描述符區(qū)230讀取條目ENT2。第一DMA控制器330將條目ENT2中包括的物理地址PA2(=SA+1S)發(fā)送到第二DMA控制器350。在操作S432中，第二DMA控制器350將第三數(shù)據(jù)DATA3寫入到與物理地址PA2(=SA+1S)相對(duì)應(yīng)的數(shù)據(jù)緩存器211中。[0102]圖9圖示了使用一個(gè)數(shù)據(jù)包PACKET0將讀取的數(shù)據(jù)DATA2和DATA3寫入各個(gè)數(shù)據(jù)緩存器211的方法。下面將描述使用另一個(gè)數(shù)據(jù)包PACKET1將數(shù)據(jù)DATA4到DATA7寫入各個(gè)數(shù)據(jù)緩存器211的方法。[0103]在操作S412中，第二存儲(chǔ)設(shè)備400向控制器300發(fā)送包括數(shù)據(jù)塊偏移量0FFSET1(=30--=3父128)和數(shù)據(jù)大小1^吧(=4X128)的數(shù)據(jù)包PACKET1。在操作S414中，控制邏輯電路310基于數(shù)據(jù)緩存器大小S(=128)和數(shù)據(jù)塊偏移量OFFSET1(=3X128)計(jì)算出索引為3。[0104]由于向多個(gè)數(shù)據(jù)緩存器211寫入與數(shù)據(jù)包PACKET1中包括的數(shù)據(jù)大小LEN2相對(duì)應(yīng)的數(shù)據(jù)，因此在操作S416中，控制邏輯電路310基于數(shù)據(jù)塊偏移量30FF、數(shù)據(jù)大小LEN2(=4X128)和數(shù)據(jù)緩存器大小S(=128)計(jì)算迭代次數(shù)Nol。例如，控制邏輯電路310可以通過將數(shù)據(jù)大小LEN2(=4X128)除以數(shù)據(jù)緩存器大小S(=128)來計(jì)算迭代次數(shù)Nol，也就是，NoI可以是4。[0105]如上所述，依次計(jì)算出與目標(biāo)條目地址ESA，即，BD+30FFB相鄰的三個(gè)條目地址BD+40FFB.BD+50FFB和BD+60FFB，然后分別使用被依次讀取的條目ENT3、ENT4、ENT5和ENT6中分別包括的物理地址SA+9S、SA+12S、SA+10S和SA+13S，將數(shù)據(jù)DATA4、DATA5、DATA6和DATA7依次寫入到第一存儲(chǔ)設(shè)備200的數(shù)據(jù)緩存器區(qū)210中的各個(gè)數(shù)據(jù)緩存器211中。[0106]圖10是根據(jù)示例性實(shí)施例的數(shù)據(jù)寫入方法的流程圖。參照?qǐng)D1到圖4、圖6到圖8以及圖10，在操作S510中，控制器300從第二存儲(chǔ)設(shè)備400接收包括數(shù)據(jù)塊偏移量OFFSETi的數(shù)據(jù)包PACKETi。[0107]在操作S512中，控制器300使用數(shù)據(jù)塊偏移量OFFSETi計(jì)算目標(biāo)條目的起始地址，即，目標(biāo)條目地址ESA。在操作S514中，控制器300使用第一DMA控制器330讀取與目標(biāo)條目地址ESA相對(duì)應(yīng)的目標(biāo)條目ENT。[0108]在操作S516中，控制器300使用目標(biāo)條目ENT中包括的物理地址PA從數(shù)據(jù)緩存器211讀取數(shù)據(jù)。在操作S518中，控制器300將該數(shù)據(jù)發(fā)送到第二存儲(chǔ)設(shè)備400，并且第二存儲(chǔ)設(shè)備400將該數(shù)據(jù)寫入到存儲(chǔ)器內(nèi)核430中的相應(yīng)塊中。[0109]圖11是根據(jù)示例性實(shí)施例的數(shù)據(jù)讀取方法的流程圖。參照?qǐng)D1、2、4、5、6、8、9和11，在操作S610中，控制器300從第二存儲(chǔ)設(shè)備400接收包括數(shù)據(jù)塊偏移量OFFSETi和讀取的數(shù)據(jù)的數(shù)據(jù)包PACKETi。[0110]在操作S612中，控制器300使用數(shù)據(jù)塊偏移量OFFSETi計(jì)算目標(biāo)條目的起始地址，即，目標(biāo)條目地址ESA。在操作S614中，控制器300使用第一DMA控制器330讀取與目標(biāo)條目地址ESA相對(duì)應(yīng)的目標(biāo)條目ENT。在操作S616中，控制器300使用目標(biāo)條目ENT中包括的物理地址PA將讀取的數(shù)據(jù)寫入到數(shù)據(jù)緩存器211中。[0111]圖12是根據(jù)不例性實(shí)施例的電子系統(tǒng)500的框圖。參照?qǐng)D1到圖12,電子系統(tǒng)500包括第一存儲(chǔ)設(shè)備200、應(yīng)用處理器510、第二存儲(chǔ)設(shè)備400和顯示器600。[0112]應(yīng)用處理器510包括控制器300、中央處理單元(CPU)513和顯示控制器515。CPU513通過總線511控制控制器300和顯示控制器515的操作。根據(jù)顯示控制器515的控制，可以在顯示器600上顯示存儲(chǔ)設(shè)備200和400中的數(shù)據(jù)。[0113]如上所述，根據(jù)示例性實(shí)施例，集成電路容易地計(jì)算映射所需要的存儲(chǔ)設(shè)備的物理地址，從而減少了計(jì)算物理地址所必需的資源并提高了數(shù)據(jù)輸入/輸出性能。[0114]盡管已經(jīng)參照本發(fā)明構(gòu)思的示例性實(shí)施例具體示出和描述了本發(fā)明構(gòu)思，但本領(lǐng)域普通技術(shù)人員將會(huì)理解，可以對(duì)其進(jìn)行形式和細(xì)節(jié)上的各種改變而不脫離權(quán)利要求限定的本發(fā)明構(gòu)思的精神和范圍?！緳?quán)利要求】1.一種操作集成電路的方法，該方法包括:從第二存儲(chǔ)設(shè)備接收數(shù)據(jù)塊偏移量；使用所述數(shù)據(jù)塊偏移量獲得目標(biāo)條目地址；以及基于所述目標(biāo)條目地址讀取第一存儲(chǔ)設(shè)備中存儲(chǔ)的緩存器描述符中包括的多個(gè)條目當(dāng)中的條目。2.如權(quán)利要求1所述的方法，還包括:使用在所述條目中包括的物理地址從所述第一存儲(chǔ)設(shè)備中包括的多個(gè)數(shù)據(jù)緩存器當(dāng)中的一數(shù)據(jù)緩存器讀取數(shù)據(jù)，并將該數(shù)據(jù)發(fā)送到所述第二存儲(chǔ)設(shè)備。3.如權(quán)利要求2所述的方法，其中，還包括在從所述數(shù)據(jù)緩存器讀取數(shù)據(jù)的過程中，讀取所述多個(gè)條目當(dāng)中的與另一數(shù)據(jù)緩存器相對(duì)應(yīng)的另一條目，以從所述另一數(shù)據(jù)緩存器讀取另一數(shù)據(jù)。4.如權(quán)利要求1所述的方法，還包括:使用寄存器將多個(gè)值設(shè)置為相同的，所述多個(gè)值中的每一個(gè)指示數(shù)據(jù)緩存器的大小并被包括在所述多個(gè)條目中的一個(gè)中。5.如權(quán)利要求1所述的方法，還包括:與所述數(shù)據(jù)塊偏移量一起接收讀取的數(shù)據(jù)；以及使用所述條目中包括的物理地址將所述讀取的數(shù)據(jù)寫入到所述第一存儲(chǔ)設(shè)備中包括的多個(gè)數(shù)據(jù)緩存器當(dāng)中的一數(shù)據(jù)緩存器中。6.如權(quán)利要求1所述的方法，其中，獲得目標(biāo)條目地址包括:計(jì)算數(shù)據(jù)塊偏移量除以數(shù)據(jù)緩存器大小的整數(shù)商；以及使用ESA=BD+QXES計(jì)算目標(biāo)條目地址，其中，ESA是目標(biāo)條目地址，BD是所述緩存器描述符的起始地址，Q是所述整數(shù)商，并且ES是所述多個(gè)條目中的每個(gè)條目的大小。7.如權(quán)利要求1所述的方法，其中，在所述集成電路內(nèi)實(shí)現(xiàn)所述第一存儲(chǔ)設(shè)備。8.如權(quán)利要求1所述的方法，還包括:與所述數(shù)據(jù)塊偏移量一起接收數(shù)據(jù)大小；基于目標(biāo)條目地址以及所述數(shù)據(jù)大小與數(shù)據(jù)緩存器的大小的比來計(jì)算所述目標(biāo)條目地址的相鄰條目地址；以及基于根據(jù)所述目標(biāo)條目地址讀取的條目中包括的物理地址從所述第一存儲(chǔ)設(shè)備中包括的多個(gè)數(shù)據(jù)緩存器當(dāng)中的一數(shù)據(jù)緩存器讀取數(shù)據(jù)并將所述數(shù)據(jù)發(fā)送到所述第二存儲(chǔ)設(shè)備，同時(shí)根據(jù)所述相鄰條目地址讀取相鄰條目。9.如權(quán)利要求1所述的方法，還包括:與所述數(shù)據(jù)塊偏移量一起接收數(shù)據(jù)大小和讀取的數(shù)據(jù)；基于所述目標(biāo)條目地址以及所述數(shù)據(jù)大小與數(shù)據(jù)緩存器的大小的比來計(jì)算所述目標(biāo)條目地址的相鄰條目地址；以及基于根據(jù)所述目標(biāo)條目地址讀取的條目中包括的物理地址將所述讀取的數(shù)據(jù)寫入到所述第一存儲(chǔ)設(shè)備中包括的多個(gè)數(shù)據(jù)緩存器當(dāng)中的一數(shù)據(jù)緩存器中，同時(shí)根據(jù)所述相鄰條目地址讀取相鄰條目。10.一種操作集成電路的方法，該方法包括:從第二存儲(chǔ)設(shè)備接收一個(gè)數(shù)據(jù)包，該數(shù)據(jù)包包括關(guān)于所述第二存儲(chǔ)設(shè)備中的數(shù)據(jù)塊的第一信息和關(guān)于將被寫入所述第二存儲(chǔ)設(shè)備的數(shù)據(jù)的第二信息；使用所述第二信息計(jì)算數(shù)據(jù)寫入操作的數(shù)量以及目標(biāo)條目地址；讀取在第一存儲(chǔ)設(shè)備中與所述目標(biāo)條目地址相對(duì)應(yīng)的存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)，并且將讀取的數(shù)據(jù)寫入到所述第二存儲(chǔ)設(shè)備中的數(shù)據(jù)塊；以及讀取在所述第一存儲(chǔ)設(shè)備中與所述存儲(chǔ)器相鄰的另一存儲(chǔ)器中存儲(chǔ)的另一數(shù)據(jù)，并且將讀取的另一數(shù)據(jù)寫入到所述第二存儲(chǔ)設(shè)備中的另一數(shù)據(jù)塊中，其中，在不從所述第二存儲(chǔ)設(shè)備接收包括所述第一信息和第二信息的額外數(shù)據(jù)包的情況下，重復(fù)對(duì)另一數(shù)據(jù)的讀取和寫入。11.如權(quán)利要求10所述的方法，其中，所述第一信息包括數(shù)據(jù)塊偏移量，并且所述第二信息包括將被寫入所述第二存儲(chǔ)設(shè)備的數(shù)據(jù)的大小，并且其中，數(shù)據(jù)寫入操作的數(shù)量與將被寫入所述第二存儲(chǔ)設(shè)備的數(shù)據(jù)的大小相對(duì)應(yīng)。12.如權(quán)利要求11所述的方法，其中，通過將將被寫入所述第二存儲(chǔ)設(shè)備的數(shù)據(jù)的大小除以所述第一存儲(chǔ)設(shè)備中的存儲(chǔ)器的大小來計(jì)算數(shù)據(jù)寫入操作的數(shù)量。13.一種集成電路，包括:控制邏輯電路，被配置成使用從第二存儲(chǔ)設(shè)備接收的數(shù)據(jù)塊偏移量獲得目標(biāo)條目地址；以及第一直接存儲(chǔ)器訪問(DMA)控制器，被配置成基于所述目標(biāo)條目地址讀取第一存儲(chǔ)設(shè)備中存儲(chǔ)的緩存器描述符中包括的多個(gè)條目當(dāng)中的條目。14.如權(quán)利要求13所述的集成電路，其中，所述第一DAM控制器使用所述條目中包括的物理地址訪問所述第一存儲(chǔ)設(shè)備中包括的多個(gè)數(shù)據(jù)緩存器當(dāng)中的一數(shù)據(jù)緩存器以執(zhí)行寫入操作和讀取操作之一。15.如權(quán)利要求13所述的集成電路，還包括:第二DMA控制器，被配置成使用在所述條目中包括的物理地址從所述第一存儲(chǔ)設(shè)備中包括的多個(gè)數(shù)據(jù)緩存器當(dāng)中的一數(shù)據(jù)緩存器讀取數(shù)據(jù)，并將該數(shù)據(jù)發(fā)送到所述第二存儲(chǔ)設(shè)備。16.如權(quán)利要求13所述的集成電路，還包括:第二DMA控制器，被配置成，當(dāng)與所述數(shù)據(jù)塊偏移量一起接收到讀取的數(shù)據(jù)時(shí)，使用在所述條目中包括的物理地址，將所述讀取的數(shù)據(jù)寫入到所述第一存儲(chǔ)設(shè)備中包括的多個(gè)數(shù)據(jù)緩存器當(dāng)中的一數(shù)據(jù)緩存器中。17.如權(quán)利要求13所述的集成電路，其中，所述控制邏輯電路計(jì)算所述數(shù)據(jù)塊偏移量除以數(shù)據(jù)緩存器大小的整數(shù)商，并使用ESA=BD+QXES計(jì)算所述目標(biāo)條目地址，其中，ESA是目標(biāo)條目地址，BD是所述緩存器描述符的起始地址，Q是所述整數(shù)商，并且ES是所述多個(gè)條目中的每個(gè)條目的大小。18.如權(quán)利要求13所述的集成電路，其中，所述集成電路是JEDECJESD223中定義的通用閃存(UFS)主機(jī)控制器接口。19.如權(quán)利要求13所述的集成電路，其中，所述緩存器描述符是JEDECJESD223中定義的物理區(qū)域描述表(PRDT)。20.一種應(yīng)用處理器，包括:如權(quán)利要求13所述的集成電路；以及控制器，控制所述集成電路?！疚臋n編號(hào)】G06F13/28GK104021090SQ201410073091【公開日】2014年9月3日申請(qǐng)日期:2014年2月28日優(yōu)先權(quán)日:2013年2月28日【發(fā)明者】金成云,金寬浩,金奭旼,金泰善申請(qǐng)人:三星電子株式會(huì)社