具有閃速存儲處理器的混合式硬盤驅(qū)動器的制造方法
【專利摘要】本發(fā)明涉及具有閃速存儲處理器的混合式硬盤驅(qū)動器。描述了被配置成控制混合式硬盤驅(qū)動器中的操作的設備。在實施方式中，該設備包括連接到被配置成通信耦合到閃速存儲部件和硬盤集成電路芯片的主接口的混合式閃速存儲處理器。該集成電路芯片包括被配置成通信耦合到硬盤驅(qū)動組合件的讀/寫通道器件和可操作地耦合到讀/寫通道器件的硬盤驅(qū)動控制器。該硬盤驅(qū)動控制器被配置成操作讀/寫通道器件以存儲和取回硬盤驅(qū)動組合件上的數(shù)據(jù)。閃速存儲處理器被配置成當命令表示用于訪問硬盤驅(qū)動組合件的指令時向集成電路芯片提供命令，并被配置成當該命令表示用于訪問閃速存儲部件的指令時訪問閃速存儲部件。
【專利說明】具有閃速存儲處理器的混合式硬盤驅(qū)動器
【技術領域】
[0001]本發(fā)明針對一種硬盤驅(qū)動系統(tǒng)，并且更具體地涉及具有閃速存儲處理器的混合式硬盤驅(qū)動器。
【背景技術】
[0002]計算設備、諸如個人計算機、服務器、移動計算設備、聯(lián)網(wǎng)設備等包括用于保持和提供數(shù)字數(shù)據(jù)的計算機存儲部件。計算機存儲部件的范圍從當設備掉電時不保持數(shù)據(jù)的易失性存儲部件到當設備掉電時保持設備的非易失性存儲部件。易失性存儲部件通常包括隨機存取存儲設備，諸如動態(tài)隨機存取存儲器(DRAM)，其由于設備的低等待時間特性而被使用。非易失性存儲部件通常包括硬盤驅(qū)動器和閃速存儲設備。這些類型的存儲部件被用于長期持久性存儲。
[0003]圖1圖示出現(xiàn)有技術中的混合式硬盤驅(qū)動器(HHDD)系統(tǒng)100。如所示，系統(tǒng)100包括經(jīng)由串行ATA (SATA)通信接口 106通信耦合到主機設備104的芯片上硬盤驅(qū)動系統(tǒng)(芯片上硬盤驅(qū)動系統(tǒng))102。芯片上硬盤驅(qū)動系統(tǒng)102還通信耦合到硬盤驅(qū)動組合件(HDA)108和NAND閃速存儲器控制器110。NAND閃速存儲器控制器110被通信耦合到NAND閃速存儲部件112并被配置成控制NAND閃速部件112的操作。NAND閃速存儲部件112包括布置在陣列配置內(nèi)的多個NAND閃速存儲器單元。在本實施方式中，芯片上硬盤驅(qū)動系統(tǒng)102通常包含閃速管理硬件和固件以及存儲在其中的算法，以確定存儲在閃速存儲部件112中的數(shù)據(jù)。芯片上硬盤驅(qū)動系統(tǒng)102被要求在旋轉(zhuǎn)磁性存儲操作與閃速存儲操作之間共享資源(例如，緩沖存儲器、處理器、數(shù)據(jù)路徑等)。另外，芯片器件上的混合式使能硬盤驅(qū)動系統(tǒng)、諸如圖1中所示的芯片上硬盤驅(qū)動系統(tǒng)102不得不支持兩個不同的相鄰存儲介質(zhì)。因此，如果需要改變以支持不同的(磁)頭和媒體或者如果對閃速存儲部件進行改變，則可要求對芯片上的硬盤驅(qū)動系統(tǒng)的修改。圖1中所示的硬盤驅(qū)動系統(tǒng)100可要求兩個獨立的芯片上硬盤驅(qū)動系統(tǒng)以服務于每個存儲介質(zhì)。

【發(fā)明內(nèi)容】

[0004]描述了被配置成控制混合式硬盤驅(qū)動器中的操作的設備。在一個或多個實施方式中，該設備包括被配置成通信耦合閃速存儲部件且至集成電路芯片的閃速存儲處理器。該集成電路芯片(例如，芯片上硬盤驅(qū)動系統(tǒng))包括被配置成通信耦合到硬盤驅(qū)動組合件的讀/寫通道器件和可操作地耦合到讀/寫通道器件的硬盤驅(qū)動控制器。該硬盤驅(qū)動控制器被配置成可操作地操作讀/寫通道器件以存儲和取回硬盤驅(qū)動組合件上的數(shù)據(jù)。閃速存儲處理器被配置成當命令表示用于訪問硬盤驅(qū)動組合件的指令時向集成電路芯片提供命令，并被配置成當該命令表示用于訪問閃速存儲部件的指令時訪問閃速存儲部件。
[0005]提供本
【發(fā)明內(nèi)容】
是為了以簡化型式來介紹下面將在【具體實施方式】中進一步描述的概念的選擇。本
【發(fā)明內(nèi)容】
并不意圖標識要求保護的主體的關鍵特征或本質(zhì)特征，其也不意圖被用作確定要求保護的主題的范圍的輔助?！緦＠綀D】

【附圖說明】
[0006]參考附圖來描述【具體實施方式】。相同的附圖標記在本描述和附圖中的不同情況下的使用可以指示類似或相同的項目。
[0007]圖1是現(xiàn)有技術中的混合式硬盤驅(qū)動系統(tǒng)的框圖。
[0008]圖2是根據(jù)本公開的示例性實施方式的混合式硬盤驅(qū)動系統(tǒng)的框圖。
[0009]圖3是圖示出根據(jù)本公開的示例性實施方式的示例性芯片部件上硬盤驅(qū)動系統(tǒng)、示例性閃速存儲處理器以及示例性閃速存儲部件的一部分的框圖。
[0010]圖4是根據(jù)本公開的用于控制混合式磁盤驅(qū)動系統(tǒng)、諸如圖2中所示的混合式磁盤驅(qū)動系統(tǒng)的操作的方法圖。
【具體實施方式】
[0011]圖2圖示出包括根據(jù)本公開的混合式硬盤驅(qū)動器(HHDD)202的系統(tǒng)200?；旌鲜接脖P驅(qū)動器202相比于系統(tǒng)100能夠提供改善的讀取性能，如在本文中更詳細地描述的。如所示，混合式硬盤驅(qū)動器202包括經(jīng)由通信接口 208通信連接到主機設備206的閃速存儲處理器204 (例如，混合式閃速存儲處理器)。在實施例中，通信接口 208是串行ATA(SATA)通信接口。在另一實施例中，通信接口 208是外圍部件快速互連(PCIe)通信接口。如所示，閃速存儲處理器204還經(jīng)由通信接口 212通信連接到閃速存儲部件210。在實施例中，通信接口 212利用開放式NAND閃速接口(ONFI)協(xié)議在存儲處理器204與閃速存儲部件210之間進行通信。閃速存儲處理器204還經(jīng)由通信接口 216通信連接到芯片上硬盤驅(qū)動系統(tǒng)(HDD SoC) 214。芯片上硬盤驅(qū)動系統(tǒng)214包括集成電路芯片，其包括具有提供如在本文中更詳細地描述并在圖3中圖示出的硬盤驅(qū)動控制功能的一個或多個集成電路器件。在實施例中，通信接口 216包括SATA通信接口?？稍O想系統(tǒng)200能夠利用具有固件修改且沒有硬件修改的許多芯片上硬盤驅(qū)動系統(tǒng)實施例。因此，能夠?qū)⑿酒嫌脖P驅(qū)動系統(tǒng)重新用于混合式或非混合式驅(qū)動器以提供體積和成本益處。另外，非混合式驅(qū)動器可以不負擔混合式使能芯片上硬盤驅(qū)動系統(tǒng)，這降低成本。
[0012]如在本文中更詳細地描述的，閃速存儲處理器204被配置成從主機設備206接收一個或多個命令并確定該命令是表示用于訪問閃速存儲部件210的命令還是該命令請求將數(shù)據(jù)存儲到旋轉(zhuǎn)磁性介質(zhì)。當閃速存儲處理器204確定命令并非指向閃速存儲部件210(例如，該命令并不促使閃速存儲處理器204訪問閃速存儲部件210)時，閃速存儲處理器204被配置成將命令提供給芯片上硬盤驅(qū)動系統(tǒng)214以用于進一步處理。在另一實施例中，閃速存儲處理器204被配置成管理系統(tǒng)200內(nèi)的功率。例如，閃速存儲處理器204被配置成促使芯片上硬盤驅(qū)動系統(tǒng)214在處理器204確定命令指向芯片上硬盤驅(qū)動系統(tǒng)214時從掉電狀態(tài)(例如，芯片上硬盤驅(qū)動系統(tǒng)214掉電或處于能量保持狀態(tài))過渡至上電狀態(tài)。在本公開的某些實施例中，當芯片上硬盤驅(qū)動系統(tǒng)214已未被訪問達預定時間量(例如，由于主機設備206未發(fā)布指向芯片上硬盤驅(qū)動系統(tǒng)214的任何命令而掉電)時，芯片上硬盤驅(qū)動系統(tǒng)214處于掉電狀態(tài)以保持系統(tǒng)200內(nèi)的功率。在本公開的實施例中，利用閃速存儲處理器204來充當橋接器以支持各種通信接口，諸如外圍部件快速互連通信接口。因此，芯片上硬盤驅(qū)動系統(tǒng)214不要求附加修改以允許用于外圍部件快速互連混合式硬盤驅(qū)動系統(tǒng)的外圍部件快速互連主機之間的通信。
[0013]閃速存儲處理器204被配置成當處理器204確定發(fā)布的命令表示訪問存儲部件210的請求時訪問閃速存儲部件210并執(zhí)行由該命令定義的操作。例如，閃速存儲處理器204被配置成當發(fā)布的命令是讀命令(例如，讀操作)時訪問并取回存儲在閃速存儲部件210中的數(shù)據(jù)。在另一示例中，閃速存儲處理器204被配置成當發(fā)布的命令是寫命令(例如，寫操作)時訪問并向閃速存儲部件210寫入數(shù)據(jù)。
[0014]圖3圖示出包括混合式硬盤驅(qū)動器202的特定實施例的系統(tǒng)300。如圖3中所示，閃速存儲部件210包括存儲器單元陣列302，諸如非易失性存儲器單元，布置成行和列(例如，每個存儲器單元在位線與字線的交叉點處包括NAND器件，如下所述)。雖然主要參考NAND閃速存儲器陣列描述了各種實施例，但各種實施方式不限于存儲器陣列302的特定架構。
[0015]如圖3中所示，提供了行解碼電路304和列解碼電路306以對提供給存儲器陣列的地址信號進行解碼。地址信號被接收并解碼以訪問存儲器陣列302(例如，訪問存儲器單元的一個或多個塊)。閃速存儲處理器204被配置成管理命令、地址和數(shù)據(jù)到閃速存儲部件210的輸入以及數(shù)據(jù)從閃速存儲部件210的輸出。例如，閃速存儲處理器204包括被通信連接到行解碼電路304和列解碼電路306以在解碼之前將地址信號鎖存的地址寄存器308。閃速存儲處理器204可操作地耦合到讀/寫通道器件309 (例如，與之通信)，其提供從閃速存儲部件204接收到的數(shù)據(jù)信號的模數(shù)轉(zhuǎn)換。
[0016]讀/寫通道器件309被通信連接到采樣保持電路310。采樣保持電路310被配置成將從讀/寫通道器件309接收到的數(shù)據(jù)鎖存(例如，鎖存輸入或輸出數(shù)據(jù))在模擬電壓水平。在本公開的某些實施例中，采樣保持電路310包括電容器或其他模擬存儲器件，以便對表示要寫入存儲器單元的數(shù)據(jù)的輸入電壓信號或指示從存儲器單元感測的閾值電壓的輸出電壓信號進行采樣。采樣保持電路310還可以提供采樣電壓的放大和/或緩沖以向外部設備提供更強的數(shù)據(jù)信號。
[0017]在寫操作期間，對存儲器陣列302的目標存儲器單元進行編程直到指示各存儲器單元的電壓Vt的水平與保持在采樣保持電路310中的水平匹配為止。在實施例中，能夠使用差分傳感器件來實現(xiàn)寫操作以將保持的電壓水平與目標存儲器單元的閾值電壓相比較。例如，能夠?qū)δ繕舜鎯ζ鲉卧┘泳幊堂}沖以增加存儲器單元的閾值電壓直到達到或超過期望值為止。在讀操作期間，目標存儲器單元的Vt的水平被傳遞至采樣保持電路310以便直接地作為模擬信號或作為模擬信號的數(shù)字化表示而傳輸至處理器(取決于是否在存儲器陣列外部或內(nèi)部提供了模-數(shù)/數(shù)-模[ADC/DAC]功能)。
[0018]可以以多種方式來確定存儲器單元的閾值電壓。例如，在目標存儲器單元被激活的點對字線電壓進行采樣。在另一示例中，向目標存儲器單元的第一源極/漏極側(cè)施加升高電壓，并將閾值電壓取做目標存儲器單元的控制柵極電壓與目標存儲器單元的其他源極/漏極側(cè)處的電壓之間的差。通過將電壓連接到電容器，與電容器共享電荷以存儲采樣電壓。應理解的是采樣電壓不需要等于閾值電壓，而是指示該電壓。在向存儲器單元的第一源極/漏極側(cè)施加升高電壓并向存儲器單元的控制柵極施加已知電壓的情況下，可以將在存儲器單元的第二源極/漏極側(cè)處逐漸加強的電壓取做數(shù)據(jù)信號，因為該逐漸加強的電壓指示存儲器單元的閾值電壓。[0019]如圖2和3中所示，芯片上硬盤驅(qū)動系統(tǒng)214被通信耦合到硬盤驅(qū)動組合件(HDA)218。硬盤驅(qū)動組合件218包括涂有磁層(參見圖3)的一個或多個硬盤驅(qū)動盤片309。硬盤驅(qū)動盤片309被配置成以磁數(shù)據(jù)的形式存儲數(shù)據(jù)。更具體地，磁層存儲表示二進制I和2的磁躍遷。如圖3中所示，硬盤驅(qū)動組合件218還包括被配置成使硬盤驅(qū)動盤片309 (例如，在讀和寫操作期間)旋轉(zhuǎn)的主軸電動機311。如上所述，指向芯片上硬盤驅(qū)動系統(tǒng)214的命令被閃速存儲處理器204提供給芯片上硬盤驅(qū)動系統(tǒng)214(例如，指向芯片上硬盤驅(qū)動系統(tǒng)214的命令通過閃速存儲處理器204至芯片上硬盤驅(qū)動系統(tǒng)214)。因此，當命令指向系統(tǒng)200的芯片上硬盤驅(qū)動系統(tǒng)214部分(B卩，由主機設備206發(fā)布的命令)時，閃速存儲處理器204充當通信接口 208與通信接口 214之間的橋接器。
[0020]芯片上硬盤驅(qū)動系統(tǒng)214包括緩沖器312，存儲與芯片系統(tǒng)上硬盤驅(qū)動系統(tǒng)214的控制相關聯(lián)的數(shù)據(jù)和/或緩沖數(shù)據(jù)以允許數(shù)據(jù)被作為較大數(shù)據(jù)塊收集并發(fā)射以改善效率。緩沖器312采用動態(tài)隨機存取存儲器(DRAM)或其他類型的低等待時間存儲器。在特定實施例中，緩沖器312采用針對旋轉(zhuǎn)磁性應用被優(yōu)化的雙重數(shù)據(jù)速率(DDR)同步DRAM。芯片上硬盤驅(qū)動系統(tǒng)214還包括處理器314，其執(zhí)行與芯片上硬盤驅(qū)動系統(tǒng)214的操作有關的處理，諸如主軸控制處理。
[0021]芯片上硬盤驅(qū)動系統(tǒng)214還包括與存儲處理器204通信的硬盤控制器(HDC) 316。硬盤控制器316還與處理器314、主軸/音圈電動機(VCM)驅(qū)動器318和/或讀/寫通道器件320通信。因此，處理器314被通信耦合到硬盤控制器316并被配置成從硬盤控制器316接收命令。在某些實施例中，硬盤控制器316被配置成操作讀/寫通道器件320以存儲并取回硬盤驅(qū)動組合件218上的數(shù)據(jù)?；诮邮盏降拿?例如，從主機設備206接收到的命令)，處理器314被配置成促使硬盤控制器316訪問硬盤驅(qū)動組合件218。讀/寫通道器件320提供從/向硬盤驅(qū)動組合件218接收/發(fā)射的數(shù)據(jù)信號的模數(shù)轉(zhuǎn)換。主軸/VCM驅(qū)動器318被配置成控制主軸電動機311，其使盤片309旋轉(zhuǎn)至期望速度。主軸/VCM驅(qū)動器318還被配置成生成相對于盤片309對讀/寫臂319進行定位的控制信號。因此，處理器314能夠促使硬盤控制器316命令主軸/VCM驅(qū)動器318向讀/寫臂319發(fā)布控制信號。一旦被定位，能夠經(jīng)由讀/寫通道器件320向硬盤驅(qū)動盤片309讀或?qū)憯?shù)據(jù)。如所示，前置放大器321被通信耦合在磁盤盤片309與讀/寫通道器件320之間。在讀操作期間，前置放大器321被配置成將從磁盤盤片309訪問的微小模擬信號放大，讀/寫通道器件320將接收到的模擬信號解碼并數(shù)字化以重新創(chuàng)建最初被寫入磁盤盤片309的信息。前置放大器321被配置成將在寫操作期間從讀/寫通道器件320提供給磁盤盤片309的數(shù)據(jù)放大。
[0022]如圖3中所示，主機設備206包括處理器322和存儲器324。如上所述，主機設備206被配置成向混合式硬盤驅(qū)動器202供應一個或多個命令。例如，主機設備206的處理器322被配置成引起到混合式硬盤驅(qū)動器202的寫命令(S卩，寫操作、寫指令)的發(fā)布以及促使數(shù)據(jù)在寫操作期間被存儲到混合式硬盤驅(qū)動器202。在另一示例中，主機設備206的處理器322被配置成引起讀命令(S卩，讀操作、讀指令)到混合式硬盤驅(qū)動器202的發(fā)布?；诎l(fā)布的命令的預定目的地，閃速存儲處理器204被配置成訪問閃速存儲部件210并將發(fā)布的命令提供給芯片上硬盤驅(qū)動系統(tǒng)214(例如，將發(fā)布的命令提供給硬盤控制器316，使得硬盤控制器316能夠按照發(fā)布的命令來訪問硬盤驅(qū)動組合件218)。另外，閃速存儲處理器204被配置成管理系統(tǒng)200的芯片上硬盤驅(qū)動系統(tǒng)214部分的電源狀態(tài)。例如，處理器204被配置成促使芯片上硬盤驅(qū)動系統(tǒng)214 (以及硬盤驅(qū)動組合件218)當芯片上硬盤驅(qū)動系統(tǒng)214在預定時間量之后還未被訪問時從上電狀態(tài)過渡至掉電狀態(tài)。在另一示例中，處理器204被配置成促使芯片上硬盤驅(qū)動系統(tǒng)214 (以及硬盤驅(qū)動組合件218)在處理器204確定命令指向芯片上硬盤驅(qū)動系統(tǒng)214時從掉電狀態(tài)(例如，如果芯片上硬盤驅(qū)動系統(tǒng)214和/或硬盤驅(qū)動組合件218處于掉電狀態(tài)的話)過渡至上電狀態(tài)。
[0023]可設想旋轉(zhuǎn)磁性存儲器部分(例如芯片上硬盤驅(qū)動系統(tǒng)214)和混合式硬盤驅(qū)動器202的閃速存儲器部分(例如，閃速存儲部件210)是相互獨立的。因此，混合式硬盤驅(qū)動器202被配置成當芯片上硬盤驅(qū)動系統(tǒng)214在不被主機設備206訪問時節(jié)省功率。另外，到閃速存儲器部分和旋轉(zhuǎn)磁性存儲器部分的讀和寫命令由于本公開的獨立配置而能夠是同時發(fā)生的操作(不具有共享硬件)?？稍O想相比于其他混合式硬盤驅(qū)動器配置，諸如如圖1中所示的硬盤驅(qū)動配置能夠改善本公開的讀性能，由于與硬盤驅(qū)動組合件218相比具有較低讀/寫等待時間的閃速存儲器部件210。本公開的實施例中，系統(tǒng)200所利用的主機接口協(xié)議支持命令排隊以允許處理器204在并行地服務于(例如，處理)閃速媒體請求的同時向芯片上硬盤驅(qū)動系統(tǒng)214提供旋轉(zhuǎn)媒體請求(例如，命令)。在本公開的另一實施例中，系統(tǒng)200支持各種功率管理模式。例如，系統(tǒng)200被配置成支持串行ATA設備睡眠(DevSle印)功率管理模式。更具體地，閃速存儲處理器204被配置成基于由主機設備206發(fā)布的掉電命令(例如，DEVSLP信號)來控制系統(tǒng)200內(nèi)的功率(例如，促使一個或多個存儲介質(zhì)進入掉電狀態(tài))。在本公開的另一示例中，系統(tǒng)200被配置成支持外圍部件快速互連功率管理模式。
[0024]圖4描述了用于控制混合式硬盤驅(qū)動器的操作的示例性實施例中的方法400。如所示，接收用以訪問來自多個存儲部件中的存儲部件(例如，閃速存儲部件、硬盤驅(qū)動組合件)的命令(方框420)。如上文更詳細地描述的，主機設備206被配置成向混合式硬盤驅(qū)動器202發(fā)布由閃速存儲處理器204 (例如，混合式閃速存儲處理器)接收到的命令。例如，主機設備206向系統(tǒng)200發(fā)布讀命令或?qū)懨睢Ｔ撁畋硎局赶蜷W速存儲處理器204或指向芯片上硬盤驅(qū)動系統(tǒng)214以促使處理器204或芯片上硬盤驅(qū)動系統(tǒng)214(例如，硬盤驅(qū)動控制器316)訪問各存儲部件(例如，閃速存儲部件210或硬盤驅(qū)動組合件218)的一個或多個指令。例如，主機設備206發(fā)布讀命令以訪問存儲在存儲器陣列302中的數(shù)據(jù)或訪問存儲在硬盤驅(qū)動組合件218中的數(shù)據(jù)。在本示例中，讀命令包括指定從其訪問數(shù)據(jù)的存儲部件和要訪問的存儲數(shù)據(jù)的位置的數(shù)據(jù)。在另一示例中，主機設備206被配置成發(fā)布寫命令以向存儲器陣列302中存儲數(shù)據(jù)或?qū)?shù)據(jù)存儲在硬盤驅(qū)動組合件218中。在本示例中，寫命令包括指定要向其寫入數(shù)據(jù)的存儲部件、要向其存儲(例如，寫入)數(shù)據(jù)的各存儲部件內(nèi)的位置以及要存儲在(例如，寫在)指定存儲部件內(nèi)的數(shù)據(jù)。另外，如上所述，主機設備206被配置成發(fā)布與指向閃速存儲部件210的至少一個命令和指向芯片上硬盤驅(qū)動系統(tǒng)214的至少一個其他命令至少基本上并發(fā)的命令。
[0025]基于該命令來進行關于將訪問哪個存儲部件的確定(方框404)。例如，閃速存儲處理器204經(jīng)由通信接口 208來接收由主機設備206發(fā)布的命令。閃速存儲處理器204被配置成基于發(fā)布的命令來確定要訪問的存儲部件。如上所述，該命令能夠表示用于訪問閃速存儲部件210的讀或?qū)懖僮?，或者該命令能夠表示用于訪問硬盤驅(qū)動組合件218的讀或?qū)懖僮鳌?br> [0026]如圖4中所示，當該命令表示用以訪問硬盤驅(qū)動組合件的指令時，該命令被提供給芯片上硬盤驅(qū)動系統(tǒng)(例如，集成電路芯片)(方框406)。閃速存儲處理器204被配置成當閃速存儲處理器204確定該命令指向芯片上硬盤驅(qū)動系統(tǒng)214時將該命令提供給芯片上硬盤驅(qū)動系統(tǒng)214。硬盤控制器316被配置成基于從閃速存儲處理器204接收到的命令來訪問硬盤驅(qū)動組合件218。在某些實施方式中，如圖4中所示，閃速存儲處理器促使芯片上硬盤驅(qū)動系統(tǒng)從掉電狀態(tài)過渡至上電狀態(tài)(方框408)。如上文更詳細地描述的，閃速存儲處理器204由于芯片上硬盤驅(qū)動系統(tǒng)214因芯片上硬盤驅(qū)動系統(tǒng)214不活動(例如，未向芯片上硬盤驅(qū)動系統(tǒng)214發(fā)布命令)達預定時間量而被掉電而促使(例如，發(fā)布從掉電狀態(tài)過渡至上電狀態(tài)的命令)芯片上硬盤驅(qū)動系統(tǒng)214在將該命令提供給芯片上硬盤驅(qū)動系統(tǒng)214之前從掉電狀態(tài)過渡至上電狀態(tài)?；诮邮盏拿顏碓L問硬盤驅(qū)動組合件(方框410)。硬盤控制器316被配置成訪問硬盤驅(qū)動組合件218并促使基于發(fā)布的命令來執(zhí)行操作。在某些實施例中，硬盤控制器316被配置成當命令表示寫操作時促使數(shù)據(jù)被寫入并存儲到硬盤驅(qū)動組合件218。在另一實施例中，硬盤控制器316被配置成當命令表示讀操作時促使數(shù)據(jù)被從硬盤驅(qū)動組合件218讀取。讀取的數(shù)據(jù)然后被提供給主機設備206。
[0027]如圖4中所示，當命令表示用于訪問閃速存儲部件時，訪問閃速存儲部件(方框412)。閃速存儲處理器204被配置成當命令表示用以訪問閃速存儲部件210時訪問閃速存儲部件210。例如，閃速存儲部件204被配置成促使數(shù)據(jù)被寫入并存儲到閃速存儲部件210，諸如NAND存儲器陣列(即，存儲器陣列302)。在另一示例中，閃速存儲處理器204被配置成當命令是讀操作時促使數(shù)據(jù)被從閃速存儲部件210讀取。讀取的數(shù)據(jù)然后被提供給主機設備 206。
[0028]雖然已經(jīng)用結構特征和/或過程操作所特定的語言描述了本主題，但應理解的是在所附權利要求中定義的主題不一定局限于上述特定特征或動作。相反，上述特定特征和動作是作為實現(xiàn)權利要求的示例性形式而公開的。
【權利要求】
1.一種設備，包括: 閃速存儲處理器，被配置成通信耦合到閃速存儲部件和集成電路芯片，該集成電路芯片包括: 讀/寫通道器件，被配置成通信耦合到硬盤驅(qū)動組合件； 硬盤驅(qū)動控制器，可操作地耦合到讀/寫通道器件，該硬盤驅(qū)動控制器被配置成操作讀/寫通道器件以存儲和取回硬盤驅(qū)動組合件上的數(shù)據(jù)， 其中，所述閃速存儲處理器被配置成當命令表示用于訪問硬盤驅(qū)動組合件的指令時向集成電路芯片提供該命令，并被配置成當該命令表示用于訪問閃速存儲部件的指令時訪問閃速存儲部件。
2.如權利要求1所述的設備，其中，所述閃速存儲處理器被配置成當該命令表示用于訪問硬盤驅(qū)動組合件的指令時促使集成電路芯片從掉電狀態(tài)過渡至上電狀態(tài)。
3.如權利要求1所述的設備，其中，所述閃速存儲處理器被配置成響應于DEVSLP信號而促使硬盤驅(qū)動組合件或閃速存儲部件中的至少一個進入掉電狀態(tài)。
4.如權利要求1所述的設備，其中，所述閃速存儲處理器被配置成通信耦合到主機設備，該主機設備被配置成向閃速存儲處理器發(fā)布命令。
5.如權利要求4所述的設備，其中，所述主機設備被配置成向閃速存儲處理器發(fā)布至少基本上并發(fā)的命令，其中，所述至少基本上并發(fā)的命令中的至少一個表示用于訪問硬盤驅(qū)動組合件的指令， 并且所述至少基本上并發(fā)的命令中的至少另外一個表示用于訪問閃速存儲部件的指令。
6.如權利要求1所述的設備，其中，所述閃速存儲部件包括NAND閃速存儲器單元陣列。
7.如權利要求1所述的設備，其中，所述閃速存儲處理器被配置成向集成電路芯片供應旋轉(zhuǎn)媒體命令并且并行地處理閃速媒體命令。
8.一種系統(tǒng),包括: 主機設備，被配置成發(fā)布多個命令； 閃速存儲處理器，被通信耦合到主機設備、閃速存儲部件以及集成電路芯片，該集成電路芯片包括: 讀/寫通道器件，被通信耦合到硬盤驅(qū)動組合件； 硬盤驅(qū)動控制器，可操作地耦合到讀/寫通道器件，該硬盤驅(qū)動控制器被配置成操作讀/寫通道器件以存儲和取回硬盤驅(qū)動組合件上的數(shù)據(jù)， 其中，所述閃速存儲處理器被配置成當所述多個命令中的至少一個命令表示用于訪問硬盤驅(qū)動組合件的指令時將所述多個命令中的所述至少一個命令提供給集成電路芯片，并被配置成當所述多個命令中的至少一個命令表示用于訪問閃速存儲部件的指令時訪問閃速存儲部件。
9.如權利要求8所述的系統(tǒng)，其中，所述閃速存儲處理器被配置成當該命令表示用于訪問硬盤驅(qū)動組合件的指令時促使集成電路芯片從掉電狀態(tài)過渡至上電狀態(tài)。
10.如權利要求8所述的系統(tǒng)，其中，所述多個命令中的所述至少一個命令表示用于存儲數(shù)據(jù)的寫指令或用于讀取數(shù)據(jù)的讀指令中的至少一個。
11.如權利要求8所述的系統(tǒng)，其中，所述命令是至少基本上并發(fā)的命令，其中，所述至少基本上并發(fā)的命令中的至少一個表示用于訪問硬盤驅(qū)動組合件的指令，并且所述至少基本上并發(fā)的命令中的至少另外一個表示用于訪問閃速存儲部件的指令。
12.如權利要求8所述的系統(tǒng)，其中，所述閃速存儲處理器被配置成響應于DEVSLP信號而促使硬盤驅(qū)動組合件或閃速存儲部件中的至少一個進入掉電狀態(tài)。
13.如權利要求8所述的系統(tǒng)，其中，所述閃速存儲處理器經(jīng)由串行ATA通信接口或外圍部件快速互連通信接口中的至少一個被通信耦合到主機設備。
14.如權利要求8所述的系統(tǒng)，其中，所述閃速存儲處理器被配置成向集成電路芯片供應旋轉(zhuǎn)媒體命令并且并行地處理閃速媒體命令。
15.—種方法,包括: 在閃速存儲處理器處接收用以訪問多個存儲部件中的至少一個存儲部件的命令，所述多個存儲部件包括至少一個閃速存儲部件和至少一個硬盤驅(qū)動組合件； 基于該命令來確定所述多個存儲部件中的哪個存儲部件將被訪問； 當該命令表示用以訪問所述至少一個硬盤驅(qū)動組合件的指令時將該命令提供給集成電路芯片，該集成電路芯片包括被通信耦合到硬盤驅(qū)動組合件的讀/寫通道器件和可操作地耦合到讀/寫通道器件的硬盤驅(qū)動控制器，該硬盤驅(qū)動控制器被配置成操作讀/寫通道器件以存儲并取回所述至少一個硬盤驅(qū)動組合件上的數(shù)據(jù)；以及 當該命令表示用以訪問所述至少一個閃速存儲部件的指令時，訪問所述至少一個閃速存儲部件。
16.如權利要求15所述的方法，其中，接收命令還包括從主機設備接收至少基本上并發(fā)的命令，其中，所述基本上并發(fā)的命令中的至少一個表示用以訪問所述至少一個閃速存儲部件的指令且所述基本上并發(fā)的命令中的至少另外一個表示用以訪問所述至少一個硬盤驅(qū)動組合件的指令。
17.如權利要求15所述的方法，其中，所述至少一個閃速存儲部件包括NAND閃速存儲器單元陣列。
18.如權利要求15所述的方法，還包括促使集成電路芯片從掉電狀態(tài)過渡至上電狀態(tài)。
19.如權利要求15所述的方法，其中，所述命令表示用以存儲數(shù)據(jù)的寫操作或用于讀取數(shù)據(jù)的讀操作中的至少一個。
20.如權利要求15所述的方法，其中，接收命令還包括在閃速存儲處理器處接收用以訪問多個存儲部件中的至少一個存儲部件的命令，所述多個存儲部件包括至少一個閃速存儲部件和至少一個硬盤驅(qū)動組合件，該命令從主機設備發(fā)布，該主機設備被通信耦合到閃速存儲處理器。
【文檔編號】G06F3/06GK103942008SQ201410018412
【公開日】2014年7月23日 申請日期:2014年1月16日 優(yōu)先權日:2013年1月18日
【發(fā)明者】D·S·費舍爾, D·R·扎哈里斯 申請人:Lsi公司