光纖反射內(nèi)存卡及光纖反射內(nèi)存網(wǎng)的制作方法
【專利摘要】一種光纖反射內(nèi)存卡，包括PCI接口控制模塊、主控模塊、存儲模塊、串行/解串模塊和光電模塊。所述主控模塊用于接收串行/解串模塊傳回的高速并行數(shù)據(jù)，還為存儲模塊提供高速數(shù)據(jù)和控制接口；所述存儲模塊用于將本地?cái)?shù)據(jù)和從網(wǎng)絡(luò)中接收的數(shù)據(jù)按照不同的節(jié)點(diǎn)號存儲在其相應(yīng)的地址；所述串行/解串模塊，用于實(shí)現(xiàn)多路數(shù)據(jù)的串行化以及將接收的串行數(shù)據(jù)進(jìn)行解串；所述光電模塊用于將串行/解串模塊送來的高速串行電信號轉(zhuǎn)換成光信號，同時將外部光纖網(wǎng)絡(luò)送入的光信號還原成高速串行電信號然后送入串行/解串模塊；所述PCI接口控制模塊用于通過PCI總線與外部的計(jì)算機(jī)進(jìn)行通信。
【專利說明】光纖反射內(nèi)存卡及光纖反射內(nèi)存網(wǎng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種指反射內(nèi)存卡和反射內(nèi)存網(wǎng)，特別是一種可用于實(shí)時通信的低傳輸延遲、高傳輸速率、單模長距離、傳輸延遲具有確定性和可預(yù)測性的光纖反射內(nèi)存卡和光纖反射內(nèi)存網(wǎng)。。
【背景技術(shù)】
[0002]飛行模擬器是一種典型的分布式飛行仿真系統(tǒng)。飛行模擬器不但要能進(jìn)行起落航線、大航線、特技等各種科目的模擬飛行訓(xùn)練，而且還可以對飛機(jī)的大部分特情及不同飛行條件下的飛行情況進(jìn)行模擬，為了便于飛行模擬訓(xùn)練與教學(xué)，還設(shè)置了記憶、重現(xiàn)等功能。飛行模擬器一般包括飛機(jī)模擬座艙、計(jì)算機(jī)成像系統(tǒng)、虛像顯示系統(tǒng)、三自由度運(yùn)動平臺系統(tǒng)、音響系統(tǒng)、控制臺和計(jì)算機(jī)網(wǎng)絡(luò)等部分組成。
[0003]為了達(dá)到真實(shí)的效果，網(wǎng)絡(luò)通信是至關(guān)重要的。如果系統(tǒng)使用一個傳統(tǒng)的以太網(wǎng)(Ethernet)網(wǎng)絡(luò)連接系統(tǒng)各模塊，這種連接有若干缺點(diǎn)。例如，為了達(dá)到實(shí)時的顯示和實(shí)時的響應(yīng)，有大量的數(shù)據(jù)需要計(jì)算，需要高速傳遞大量的數(shù)據(jù)，對數(shù)據(jù)延遲的要求也很苛刻。而傳統(tǒng)的網(wǎng)絡(luò)無法滿足實(shí)時性的要求。
[0004]傳統(tǒng)的網(wǎng)絡(luò)技術(shù)，如以太網(wǎng)，F(xiàn)DDI等在實(shí)時應(yīng)用中存在以下幾方面的缺點(diǎn):
[0005]I)不確定性:確定性對于大多數(shù)基于OSI (開放式系統(tǒng)互連)七層協(xié)議模型兼容網(wǎng)絡(luò)是不可能做到的；
[0006]2)延遲不可預(yù)測:對于實(shí)時數(shù)據(jù)傳輸而言，一個實(shí)時系統(tǒng)的輸出有可能作為另一個實(shí)時應(yīng)用系統(tǒng)的輸入，這種情況下數(shù)據(jù)輸入的時間具有重大的時效意義，但是傳統(tǒng)網(wǎng)絡(luò)技術(shù)很少關(guān)注傳輸延遲最小化問題；
[0007]3)不可靠:很多實(shí)時仿真測試系統(tǒng)需要絕對的數(shù)據(jù)完整，不能容忍數(shù)據(jù)差錯。如果一個錯誤出現(xiàn)，它必須立即被改正，傳統(tǒng)網(wǎng)絡(luò)技術(shù)無法保證這樣的高可靠性；
[0008]4)不支持跨平臺:實(shí)時仿真測試系統(tǒng)往往由大量不兼容的處理系統(tǒng)組成，有的是工業(yè)控制PC，有的是工作站，有的又使用嵌入式系統(tǒng)。因此，網(wǎng)絡(luò)通信模塊需要具備對不同平臺的系統(tǒng)進(jìn)行支持的能力，即跨平臺能力，而傳統(tǒng)網(wǎng)絡(luò)技術(shù)不具備這種能力。

【發(fā)明內(nèi)容】

[0009]為了克服現(xiàn)有技術(shù)中的上述缺點(diǎn)，本發(fā)明提供了一種光纖反射內(nèi)存卡以及光纖反射內(nèi)存網(wǎng)。
[0010]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:
[0011]—方面，本發(fā)明提供了 一種光纖反射內(nèi)存卡，包括PCI接口控制模塊、主控模塊、存儲模塊、串行/解串模塊和光電模塊，所述主控模塊用于接收串行/解串模塊傳回的高速并行數(shù)據(jù)，還為存儲模塊提供高速數(shù)據(jù)和控制接口，并且還滿足PCI結(jié)構(gòu)下的系統(tǒng)總線接口協(xié)議；所述存儲模塊用于將本地?cái)?shù)據(jù)和從網(wǎng)絡(luò)中接收的數(shù)據(jù)按照不同的節(jié)點(diǎn)號存儲在其相應(yīng)的地址；所述串行/解串模塊，用于實(shí)現(xiàn)多路數(shù)據(jù)的串行化以及將接收的串行數(shù)據(jù)進(jìn)行解串；所述光電模塊用于實(shí)現(xiàn)光電、電光轉(zhuǎn)換，用于將串行/解串模塊送來的高速串行電信號轉(zhuǎn)換成光信號，同時將外部光纖網(wǎng)絡(luò)送入的光信號還原成高速串行電信號然后送入串行/解串模塊的解串電路；所述PCI接口控制模塊用于通過PCI總線與外部的計(jì)算機(jī)進(jìn)行通信，并將來自計(jì)算機(jī)的指令發(fā)送給主控模塊。
[0012]根據(jù)上述的光纖反射內(nèi)存卡，所述串行/解串模塊包括發(fā)送通道和接收通道，其中編碼器、串行器、發(fā)送器以及時鐘產(chǎn)生電路組成發(fā)送通道；解碼器、解串器、接收器以及時鐘恢復(fù)電路組成接收通道。
[0013]根據(jù)上述的光纖反射內(nèi)存卡，所述光纖反射內(nèi)存卡采用10層電路板結(jié)構(gòu)，所述10層分別是頂層、第1-第8中間層和底層，其中第1、第5和第8中間層為地層，第4中間層為電源層，其它層都為信號層。
[0014]根據(jù)上述的光纖反射內(nèi)存卡，所述存儲模塊采用DDR SDRAM作為存儲芯片，其中DDR的信號根據(jù)其傳輸內(nèi)容相似性可分為控制信號組、時鐘組、地址總線組和數(shù)據(jù)總線組；其中同一組的間距較小，而不同組的則保持較大的間距，而且不同的組在不同的PCB層走線。
[0015]根據(jù)上述的光纖反射內(nèi)存卡，數(shù)據(jù)信號線與地址和控制線之間的間距具有至少4倍線寬。
[0016]根據(jù)上述的光纖反射內(nèi)存卡，所述DDR分成多個同步組，在進(jìn)行布線時，將同步的信號線布成相同的長度，即需進(jìn)行等長線設(shè)計(jì)。
[0017]根據(jù)上述的光纖反射內(nèi)存卡，所述串行/解串模塊具有發(fā)射并行數(shù)據(jù)線和接收并行數(shù)據(jù)線，這兩種數(shù)據(jù)線分散在不同的層進(jìn)行布線而且具有較大的間距。
[0018]根據(jù)上述的光纖反射內(nèi)存卡，同一類型的信號線具有相同的長度。
[0019]根據(jù)上述的光纖反射內(nèi)存卡，所述串行/解串I旲塊與光電I旲塊的聞速串行接口、存儲模塊的時鐘和高速分布式總線都使用差分傳輸線，在差分走線時，兩根差分信號對應(yīng)盡量靠近，而且差分對的兩個信號線須保持等長。
[0020]另一方面，本發(fā)明提供了一種光纖反射內(nèi)存網(wǎng)，包括采用環(huán)形或者星形方式連接的多臺計(jì)算機(jī)，其中每臺被連接的計(jì)算機(jī)中都安裝有上面任意一項(xiàng)所述的光纖反射內(nèi)存卡，各個內(nèi)存卡通過光纖進(jìn)行連接，而且各個內(nèi)存卡在邏輯上共用一段地址。
[0021]有益效果
[0022]反射內(nèi)存網(wǎng)與以太網(wǎng)和FDDI的區(qū)別首先在數(shù)據(jù)通信的實(shí)現(xiàn)上，以太網(wǎng)和FDDI采用軟件的方法實(shí)現(xiàn)OSI模型中各相鄰層間的數(shù)據(jù)通信，整個過程要占用機(jī)器的CPU時間，且數(shù)據(jù)包一般較大，因此以太網(wǎng)和FDDI的通信方式有利于提高帶寬和效率，但不利于量小而突發(fā)性強(qiáng)的實(shí)時數(shù)據(jù)傳輸；而反射內(nèi)存網(wǎng)采用硬件方法實(shí)現(xiàn)數(shù)據(jù)通信，通信完全不占用CPU時間，且其數(shù)據(jù)包非常小，有利于突發(fā)性的數(shù)據(jù)傳輸，可以滿足實(shí)時應(yīng)用。反射內(nèi)存網(wǎng)的確定性和可預(yù)測性以及支持中斷信號傳輸是反射內(nèi)存網(wǎng)與以太網(wǎng)和FDDI相比的主要優(yōu)點(diǎn)。以太網(wǎng)的CSMA/CD(載波監(jiān)聽多路訪問/沖突檢測)的傳輸機(jī)制決定了其難以保證傳輸延遲的確定性，F(xiàn)DDI網(wǎng)絡(luò)傳輸也具有確定性，但它不支持中斷傳輸，限制了其在實(shí)時系統(tǒng)中的應(yīng)用"中斷信號是實(shí)時系統(tǒng)中非常重要的功能，可用于系統(tǒng)中的同步和事件響應(yīng)。另夕卜，反射內(nèi)存網(wǎng)和以太網(wǎng)相比具有更為可靠完善的硬件錯誤診斷和處理機(jī)制"綜合以上原因，反射內(nèi)存網(wǎng)是一種快速的實(shí)時網(wǎng)絡(luò)，它可以用來連接各種計(jì)算機(jī)，可以有效地解決實(shí)時系統(tǒng)中數(shù)據(jù)傳輸?shù)膶?shí)時性問題，因此有廣泛的應(yīng)用領(lǐng)域。
【專利附圖】

【附圖說明】
[0023]下面結(jié)合附圖和實(shí)施例對本發(fā)明進(jìn)一步說明。
[0024]圖1是本發(fā)明的電路工作原理圖。
[0025]圖2是本發(fā)明的PCB板層分布圖。
【具體實(shí)施方式】
[0026]在飛行仿真系統(tǒng)中，為了盡量縮短整套系統(tǒng)的響應(yīng)延時，避免網(wǎng)絡(luò)通信的不可預(yù)測性，提高飛行仿真系統(tǒng)的逼真度，現(xiàn)在有許多飛行仿真系統(tǒng)中都采用了先進(jìn)的實(shí)時網(wǎng)絡(luò)技術(shù)。由實(shí)時網(wǎng)絡(luò)技術(shù)構(gòu)建起來的實(shí)時系統(tǒng)是一種能夠在確定的時間內(nèi)執(zhí)行計(jì)算或處理功能并對外部的異步事件做出響應(yīng)的計(jì)算機(jī)系統(tǒng)。實(shí)時網(wǎng)絡(luò)最重要的特點(diǎn)就是其通信的確定性和可預(yù)測性，就是說實(shí)時網(wǎng)絡(luò)中各節(jié)點(diǎn)間數(shù)據(jù)傳輸?shù)臅r間是確定的，即可預(yù)測的。網(wǎng)絡(luò)內(nèi)存網(wǎng)就是一種高速.實(shí)時、確定性的實(shí)時網(wǎng)絡(luò)，可以較好地解決飛行仿真實(shí)時系統(tǒng)中數(shù)據(jù)傳輸?shù)膶?shí)時性問題，提高網(wǎng)絡(luò)數(shù)據(jù)的傳輸速率及糾錯能力。
[0027]反射內(nèi)存網(wǎng)是一種高速的實(shí)時網(wǎng)絡(luò)，它允許采用不同的總線結(jié)構(gòu)和不同的操作系統(tǒng)的計(jì)算機(jī)以確定的速率分享實(shí)時的數(shù)據(jù)。
[0028]光纖反射內(nèi)存網(wǎng)實(shí)際上是在每臺被連接的計(jì)算機(jī)里都安裝一塊光纖反射內(nèi)存通信板卡，各反射內(nèi)存卡通過光纖進(jìn)行連接。這些卡形成一個連續(xù)的網(wǎng)絡(luò)結(jié)構(gòu)，反射內(nèi)存卡之間通過自定義的網(wǎng)絡(luò)協(xié)議進(jìn)行通信，各個反射內(nèi)存卡在邏輯上共用一段地址。在反射內(nèi)存網(wǎng)絡(luò)中，反射內(nèi)存在物理上分布于各個計(jì)算機(jī)中(反射內(nèi)存卡中)，邏輯上共享同一段內(nèi)存地址。任何一臺計(jì)算機(jī)都可以像訪問普通內(nèi)存一樣方便地訪問共享的反射內(nèi)存。由于反射內(nèi)存網(wǎng)絡(luò)采用了簡化的網(wǎng)絡(luò)協(xié)議，所以具有非常高的傳輸速度。對反射內(nèi)存網(wǎng)絡(luò)中的計(jì)算機(jī)而言，根本不用考慮反射內(nèi)存卡之間的傳輸問題，從而極大地減輕了計(jì)算機(jī)的工作負(fù)擔(dān)。一旦反射內(nèi)存網(wǎng)絡(luò)中的任何一臺計(jì)算機(jī)向反射內(nèi)存寫數(shù)據(jù)，改寫的數(shù)據(jù)立刻以很高的速度，通過高速光纖網(wǎng)絡(luò)傳輸?shù)狡渌W(wǎng)絡(luò)節(jié)點(diǎn)的復(fù)制共享內(nèi)存。也就是說，數(shù)據(jù)的傳輸物理上完全獨(dú)享高速專用網(wǎng)絡(luò)。整個數(shù)據(jù)復(fù)制過程沒有總線沖突，沒有耗時的協(xié)議開銷，也沒有不可確定的數(shù)據(jù)破壞。各處理器之間的通信速度和訪問內(nèi)存的速度一樣快，從而保證了整個系統(tǒng)的實(shí)時性。
[0029]反射內(nèi)存板使用簡單的讀寫方式，反射內(nèi)存網(wǎng)上的數(shù)據(jù)傳輸是純硬件操作，不需要考慮網(wǎng)絡(luò)的通信協(xié)議，軟件上只需要幾行代碼就可完成對反射內(nèi)存板的讀、寫操作，因此相對于以往基于TCP/IP或UDP/IP實(shí)時網(wǎng)絡(luò)技術(shù)來說，它極大的提高了系統(tǒng)實(shí)時通信、數(shù)據(jù)共享和信號調(diào)試的能力，簡化了飛行仿真器實(shí)時要求設(shè)計(jì)的復(fù)雜性，為異步系統(tǒng)的數(shù)據(jù)通信、共享和同步提供了簡便、實(shí)用的方法，使分布式仿真系統(tǒng)結(jié)構(gòu)的設(shè)計(jì)及實(shí)現(xiàn)更為簡單。
[0030]下面結(jié)合附圖對本發(fā)明中采用的光纖反射內(nèi)存卡的結(jié)構(gòu)以及PCB布局和高速布線情況進(jìn)行詳細(xì)說明。
[0031]光纖反射內(nèi)存卡主要是采用高性能的可編程邏輯器件(例如FPGA)作為總體控制器，完成對外圍器件的邏輯控制、外圍高速數(shù)據(jù)接口、內(nèi)部數(shù)據(jù)流控制等功能。參考圖1，光纖反射內(nèi)存卡主要包括PCI接口控制、主控模塊(例如FPGA)、存儲模塊、串行/解串模塊、光電模塊。所述光纖反射內(nèi)存卡還可以包括與主控模塊相應(yīng)的配置電路。
[0032]下面對組成內(nèi)存卡的各個模塊進(jìn)行詳細(xì)說明:
[0033]目前PCI總線技術(shù)已經(jīng)得到廣泛的應(yīng)用，設(shè)計(jì)起來非常方便，主要有兩種方案能夠?qū)崿F(xiàn)PCI總線接口，專用PCI接口芯片設(shè)計(jì)方案和可編程邏輯器件設(shè)計(jì)方案。采用專用PCI接口芯片設(shè)計(jì)時，設(shè)計(jì)者不需花費(fèi)大量的精力去了解PCI總線的詳細(xì)工作原理，只需要把精力集中于系統(tǒng)設(shè)計(jì)上就可方便的完成PCI接口電路的設(shè)計(jì)。該方案具有設(shè)計(jì)簡單、開發(fā)周期短等特點(diǎn)。可編程邏輯器件設(shè)計(jì)方案是采用符合PCI總線規(guī)范的可編程邏輯芯片來實(shí)現(xiàn)PCI總線接口。由于目前幾乎所有的可編程器件生產(chǎn)廠商都提供嚴(yán)格測試的PCI接口功能模塊，用戶只需對相應(yīng)的IP核進(jìn)行組合設(shè)計(jì)即可實(shí)現(xiàn)PCI接口的設(shè)計(jì)。采用可編程邏輯器件方案最大優(yōu)點(diǎn)在于其靈活，一般來說，典型的PCI設(shè)計(jì)并非要實(shí)現(xiàn)PCI所有功能，設(shè)計(jì)時只需選擇完成需要的PCI功能即可。因此這種設(shè)計(jì)方案具有很強(qiáng)的靈活性，同時也便于功能升級。
[0034]通過上面對兩種PCI總線接口實(shí)現(xiàn)方案的比較，可以看出采用可編程邏輯器件的設(shè)計(jì)方案的主要優(yōu)點(diǎn)在于設(shè)計(jì)的靈活性強(qiáng)，因此優(yōu)選使用IP核來實(shí)現(xiàn)PCI總線與FPGA的接口。當(dāng)然本領(lǐng)域技術(shù)人員顯然知道專用PCI接口芯片設(shè)計(jì)方案和可編程邏輯器件設(shè)計(jì)方案這兩種方案都能用于本發(fā)明。
[0035]在反射內(nèi)存卡中，主控模塊起著最為關(guān)鍵的作用，它不僅需要接收串行/解串模塊(SerDes芯片)傳回的高速并行數(shù)據(jù)，還需要提供存儲模塊所需的高速數(shù)據(jù)和控制接口，并且還滿足PCI結(jié)構(gòu)下的系統(tǒng)總線接口協(xié)議，它是整個通信板的樞紐。主控模塊優(yōu)選使用FPGA,更優(yōu)選取ALTERA公司的EP1S20系列作為主控芯片，這款芯片價(jià)格適中，國內(nèi)有現(xiàn)貨，應(yīng)用較為成熟，有可借鑒的技術(shù)資料，滿足系統(tǒng)使用需求。當(dāng)然主控模塊也可以選用其它種類的常見控制芯片，例如PAL、GAL、CPLD等各種可編程器件。
[0036]存儲模塊也就是反射內(nèi)存，本地?cái)?shù)據(jù)和從網(wǎng)絡(luò)中接收的數(shù)據(jù)會按不同的節(jié)點(diǎn)號存儲在其相應(yīng)的地址。存儲器是本模塊的主體，所以存儲器的選擇對于本模塊的性能尤其重要。本發(fā)明優(yōu)選采用市面上已經(jīng)成熟的DDR SDRAM作為存儲芯片，例如可考慮利用4片32MB容量的芯片實(shí)現(xiàn)128MB的存儲要求。
[0037]串行/解串模塊即SerDes模塊，用于實(shí)現(xiàn)多路數(shù)據(jù)的串行化以及將接收的串行數(shù)據(jù)進(jìn)行解串。主要由發(fā)送通道和接收通道組成:編碼器、串行器、發(fā)送器以及時鐘產(chǎn)生電路組成發(fā)送通道；解碼器、解串器、接收器以及時鐘恢復(fù)電路組成接收通道。針對傳輸速率
2.125Gbps的要求，可以優(yōu)選TLK2501作為串行/解串模塊。
[0038]光電模塊是實(shí)現(xiàn)光電、電光轉(zhuǎn)換，具有獨(dú)立的發(fā)射驅(qū)動和接收放大電路，收發(fā)功能合一。用于將SERDES串行電路送來的高速串行電信號轉(zhuǎn)換成光信號，同時將外部光纖網(wǎng)絡(luò)送入的光信號還原成高速串行電信號送入SERDES的解串電路。針對傳輸距離> 10km、傳輸接口 LC雙工形式的要求，本發(fā)明優(yōu)選Finisar公司的FTLF1319作為光電模塊，其工作波長1310nm,傳輸距離大于10km，傳輸速率2.125Gbps，LC雙工，小型化SFF封裝。
[0039]本領(lǐng)域技術(shù)人員顯然可以設(shè)計(jì)需要選擇其它種類的合適的存儲芯片、串行/解串模塊和光電模塊。
[0040]光纖反射內(nèi)存卡包含了眾多的高速器件和高速數(shù)據(jù)接口，因此，在具體的PCB實(shí)現(xiàn)上就會提出更高的要求，以確保電路板上各器件能夠正常運(yùn)行且不相互影響，各信號通道能夠高速且穩(wěn)定地傳輸數(shù)據(jù)。夏明對PCB布局以及高速布線的相關(guān)情況進(jìn)行詳細(xì)說明。
[0041]綜合器件特點(diǎn)、布線難易程度以及其它因素，光纖反射內(nèi)存卡采用10層電路板結(jié)構(gòu)。其構(gòu)成如圖2所示。在電路板層分布上采用三個層作為地層，將各個信號層分隔開。采用這種結(jié)構(gòu)是因?yàn)樵搨鬏敯迳虾芏嘈盘柧€傳輸?shù)亩际歉咚傩盘?，如采用一般的分層結(jié)構(gòu)，信號層之間相鄰，那么在信號高速傳輸時，層與層之間的相鄰信號線影響相當(dāng)?shù)么?，遠(yuǎn)遠(yuǎn)大于同一層的并行相鄰走線。此外，由于沒有參考平面，很難設(shè)計(jì)合適的匹配阻抗。而采用圖2中的結(jié)構(gòu)，各個信號被地層分離，避免了相鄰層之間的串?dāng)_和輻射影響，而且阻抗比較穩(wěn)定，適合于高速信號線的傳輸。該結(jié)構(gòu)的另一個特點(diǎn)是地層與電源層緊緊相鄰，使得電源電流形成了一個最短的回流路徑，減小了電磁輻射的影響，并且，由于電源層與地層之間距離的縮短，能夠產(chǎn)生電容器的效果，使得信號環(huán)境更加穩(wěn)定。
[0042]在布線之前，需要完成各個器件在電路板上的布局。系統(tǒng)的布局是否合理，直接影響到了布線的難易程度、各器件的散熱及EMI特性以及電路板最終的性能。
[0043]一般來說應(yīng)注意以下幾點(diǎn):
[0044](I)系統(tǒng)布局應(yīng)保證布線的合理或者最優(yōu)，能保證布線的可靠進(jìn)行，需要對信號的走向以及電源和地線網(wǎng)絡(luò)有整體的了解和規(guī)劃。
[0045](2)印制板尺寸是否與需求尺寸相符，能否符合PCB制造工藝要求。元件在二維、三維空間上有無沖突。注意器件的實(shí)際尺寸，特別是器件的高度。PCI板卡上器件的高度一般不能超過2cm。不少PCB板的電路布局和布線都設(shè)計(jì)得很漂亮、合理，但是疏忽了定位接插件的精確定位，導(dǎo)致設(shè)計(jì)的電路無法和其他電路對接。
[0046](3)元件布局是否疏密有序、排列整齊，是否全部布完。在元器件布局的時候，不僅要考慮信號的走向和信號的類型、需要注意或者保護(hù)的地方，同時也要考慮器件布局的整體密度，做到疏密均勻。
[0047](4)需經(jīng)常更換的元件能否方便地更換，插件板插入設(shè)備是否方便。應(yīng)保證經(jīng)常更換的元器件的更換和接插的方便和可靠，調(diào)整可調(diào)元件是否方便。
[0048](5)熱敏元件與發(fā)熱元件之間是否有適當(dāng)?shù)木嚯x。在需要散熱的地方是否裝有散熱器或者風(fēng)扇，空氣流是否通暢，應(yīng)注意元器件和電路板的散熱。
[0049](6)信號走向是否順暢且互連最短，插頭、插座等與機(jī)械設(shè)計(jì)是否矛盾。線路的干擾問題及電路板的機(jī)械強(qiáng)度和性能是否有所考慮。
[0050](7)在滿足上述條件的前提下，應(yīng)考慮電路板布局的藝術(shù)性及其美觀性。
[0051]在本發(fā)明中，70%的信號線為高速線，因此在布線設(shè)計(jì)時，一定要考慮到高速信號線的特點(diǎn)和一些限制，以提高信號傳輸質(zhì)量。另外，由于DDR內(nèi)存采用的是SSTL_2的單端電平形式，且設(shè)計(jì)時鐘頻率超過了 100MHz，單線數(shù)據(jù)率超過了 200Mbps。另外，TLK2501采用LVTTL的電平形式，設(shè)計(jì)頻率也超過了 100MHz。因此，對于這些高速單端線，在布線時應(yīng)采用一些約束措施，才能使信號能夠穩(wěn)定地傳輸。
[0052](I) DDR布線約束
[0053]DDR采用雙數(shù)據(jù)率形式，其數(shù)據(jù)率是其傳輸時鐘頻率的兩倍，在高速率下要保證信號的穩(wěn)定傳輸，除了添加終端電阻避免信號反射以提高傳輸質(zhì)量，還必須對DDR在電路板上的走線提出特別的要求，即需對DDR布線進(jìn)行約束。一般來說，約束的內(nèi)容包括線寬、間距以及布線長度。[0054]一般來說，DDR布線對線寬沒有特定的要求，但是在速度非常高的情況下，需要考慮傳輸線的阻抗匹配問題，這就和布線寬度產(chǎn)生關(guān)系。本發(fā)明在DDR部分一般采用7mil的寬度進(jìn)行布線。兩個信號間的距離對信號完整性有比較大的影響，DDR在這方面也做了比較嚴(yán)格的規(guī)定。DDR的信號根據(jù)其傳輸內(nèi)容相似性可分為幾個組，包括控制信號組(RAS#、CAS#、WR#、CS#、CKE等等)、時鐘組(CK、CK# )、地址總線組(AO-A13 )和數(shù)據(jù)總線組(DQ、DQS、DM)。
[0055]一般來說，同一組的間距可以較小，而不同組的則應(yīng)保持較大的間距，特別是數(shù)據(jù)信號線與地址和控制線應(yīng)有足夠的間距(一般至少4倍線寬)，最好能在不同的PCB層走線，以避免控制信號線對數(shù)據(jù)信號所造成的串?dāng)_影響。除了信號線寬與間距，信號線之間的長度差異對信號能否接收產(chǎn)生比較大影響。因此，布線時，應(yīng)盡量將同步的數(shù)據(jù)線布成相同的長度，即需進(jìn)行等長線設(shè)計(jì)。DDR —般分成了 8個同步組，由8根DQ和DQS、DM組成，為了消除時序偏斜造成的讀取錯誤，同一組類的10根信號線應(yīng)布成等長。本發(fā)明的誤差控制在±0.5mm，地址和控制線雖沒有嚴(yán)格等長的要求，但也應(yīng)盡量布成等長線，且應(yīng)與時鐘信號輸入保持一定的距離關(guān)系。
[0056]在PCB板上通常采用布蛇形線的方式實(shí)現(xiàn)等長布線。蛇形線是PCB布線中經(jīng)常使用的一種走線方式，其主要目的就是為了調(diào)節(jié)延時，滿足系統(tǒng)時序設(shè)計(jì)要求。雖然，蛇形線會產(chǎn)生電感效應(yīng)，破壞信號質(zhì)量，但實(shí)際設(shè)計(jì)中，為了保證信號有足夠的保持時間，或者減小同組信號之間的時間偏移，往往不得不故意進(jìn)行繞線。
[0057](2) TLK2501 布線約束
[0058]TLK2501并行數(shù)據(jù)接口采用的LVTTL電平形式，最大時鐘頻率為125MHz，采用的是單數(shù)據(jù)率傳輸形式。雖然TLK2501并行接口沒有DDR接口的數(shù)據(jù)傳輸速率高，但其仍然屬于高速信號，也需對其布線約束。
[0059]TLK2501有發(fā)射并行數(shù)據(jù)線和接收并行數(shù)據(jù)線，如果這兩種方向不同的信號線在電路板上相隔較近的話，將會產(chǎn)生非常大的串?dāng)_，因此應(yīng)盡量增大兩種線的間距，并且盡量將它們分散在不同的層進(jìn)行布線。同一個芯片的同一種類型的信號線也需要和相應(yīng)時鐘同步，因此也應(yīng)實(shí)現(xiàn)長度約束，本發(fā)明在此處采用的誤差量為土 1_。
[0060](3)差分傳輸線設(shè)計(jì)
[0061]本發(fā)明中，SerDes芯片與光收發(fā)模塊的高速串行接口、DDR的時鐘和高速分布式總線都需要使用差分傳輸線，差分信號和普通的單端信號走線相比，具有抗干擾能力強(qiáng)、有效抑制EMI和時序定位精確的特點(diǎn)。差分走線時，兩根差分信號對應(yīng)盡量靠近，這樣可以增強(qiáng)他們的耦合，既可以提高對噪聲的免疫力，還能充分利用磁場的相反極性來抵消對外界的電磁干擾。一般來說，差分信號線還需要一個參考地平面作為高頻信號的回流。最重要的是，差分對的兩個信號線須嚴(yán)格保持等長，在本發(fā)明中，差分對之間的長度差一般控制在+ 0.3mmο
[0062]雖然本發(fā)明的示例性實(shí)施例已在上文中被詳細(xì)描述，當(dāng)時本領(lǐng)域技術(shù)人員應(yīng)當(dāng)能夠理解，以上的實(shí)施例僅僅是對本發(fā)明的優(yōu)選實(shí)施方式進(jìn)行描述，并非對本發(fā)明的范圍進(jìn)行限定，在不脫離本發(fā)明設(shè)計(jì)精神的前提下，本領(lǐng)域普通技術(shù)人員對本發(fā)明的技術(shù)方案做出的各種變形和改進(jìn)，均應(yīng)落入本發(fā)明的權(quán)利要求書確定的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種光纖反射內(nèi)存卡，包括PCI接口控制模塊、主控模塊、存儲模塊、串行/解串模塊和光電模塊，其特征在于: 所述主控模塊用于接收串行/解串模塊傳回的高速并行數(shù)據(jù)，還為存儲模塊提供高速數(shù)據(jù)和控制接口，并且還滿足PCI結(jié)構(gòu)下的系統(tǒng)總線接口協(xié)議； 所述存儲模塊用于將本地?cái)?shù)據(jù)和從網(wǎng)絡(luò)中接收的數(shù)據(jù)按照不同的節(jié)點(diǎn)號存儲在其相應(yīng)的地址； 所述串行/解串模塊，用于實(shí)現(xiàn)多路數(shù)據(jù)的串行化以及將接收的串行數(shù)據(jù)進(jìn)行解串； 所述光電模塊用于實(shí)現(xiàn)光電、電光轉(zhuǎn)換，用于將串行/解串模塊送來的高速串行電信號轉(zhuǎn)換成光信號，同時將外部光纖網(wǎng)絡(luò)送入的光信號還原成高速串行電信號然后送入串行/解串模塊的解串電路； 所述PCI接口控制模塊用于通過PCI總線與外部的計(jì)算機(jī)進(jìn)行通信，并將來自計(jì)算機(jī)的指令發(fā)送給主控模塊。
2.如權(quán)利要求1所述的光纖反射內(nèi)存卡，其特征在于:所述串行/解串模塊包括發(fā)送通道和接收通道，其中編碼器、串行器、發(fā)送器以及時鐘產(chǎn)生電路組成發(fā)送通道；解碼器、解串器、接收器以及時鐘恢復(fù)電路組成接收通道。
3.如權(quán)利要求1或2所述的光纖反射內(nèi)存卡，其特征在于:所述光纖反射內(nèi)存卡采用10層電路板結(jié)構(gòu)，所述10層分別是頂層、第1-第8中間層和底層，其中第1、第5和第8中間層為地層，第4中間層為電源層，其它層都為信號層。
4.如權(quán)利要求1或2所述的光纖反射內(nèi)存卡，其特征在于:所述存儲模塊采用DDRSDRAM作為存儲芯片，其中DDR的信號根據(jù)其傳輸內(nèi)容相似性可分為控制信號組、時鐘組、地址總線組和數(shù)據(jù)總線組；其中同一組的間距較小，而不同組的則保持較大的間距，而且不同的組在不同的PCB層走線。
5.如權(quán)利要求4所述的光纖反射內(nèi)存卡，其特征在于:數(shù)據(jù)信號線與地址和控制線之間的間距具有至少4倍線寬。
6.如權(quán)利要求4所述的光纖反射內(nèi)存卡，其特征在于:所述DDR分成多個同步組，在進(jìn)行布線時，將同步的信號線布成相同的長度，即需進(jìn)行等長線設(shè)計(jì)。
7.如權(quán)利要求1或2所述的光纖反射內(nèi)存卡，其特征在于:所述串行/解串模塊具有發(fā)射并行數(shù)據(jù)線和接收并行數(shù)據(jù)線，這兩種數(shù)據(jù)線分散在不同的層進(jìn)行布線而且具有較大的間距。
8.根據(jù)權(quán)利要求7所述的光纖反射內(nèi)存卡，其特征在于:同一類型的信號線具有相同的長度。
9.如權(quán)利要求1或2所述的光纖反射內(nèi)存卡，其特征在于:所述串行/解串模塊與光電模塊的高速串行接口、存儲模塊的時鐘和高速分布式總線都使用差分傳輸線，在差分走線時，兩根差分信號對應(yīng)盡量靠近，而且差分對的兩個信號線須保持等長。
10.一種光纖反射內(nèi)存網(wǎng)，包括采用環(huán)形或者星形方式連接的多臺計(jì)算機(jī)，其特征在于:每臺被連接的計(jì)算機(jī)中都安裝有如權(quán)利要求1-9中任意一項(xiàng)所述的光纖反射內(nèi)存卡，各個內(nèi)存卡通過光纖進(jìn)行連接，而且各個內(nèi)存卡在邏輯上共用一段地址。
【文檔編號】G06F9/455GK103761137SQ201410007066
【公開日】2014年4月30日 申請日期:2014年1月7日 優(yōu)先權(quán)日:2014年1月7日
【發(fā)明者】陸兆輝, 劉文利, 劉勇 申請人:中國電子科技集團(tuán)公司第八研究所