一種適用于flash存儲芯片抗單粒子翻轉(zhuǎn)的硬件防護(hù)電路的制作方法
【專利摘要】一種適用于FLASH存儲芯片抗單粒子翻轉(zhuǎn)的硬件防護(hù)電路，本實用新型包括CPU、FLASH電路、看門狗電路和D觸發(fā)器；用于輸出復(fù)位信號和監(jiān)狽JCPU是否啟動正常的看門狗電路的輸出端與用于輸出最高位地址信號給FLASH的D觸發(fā)器的輸入端以及CPU的輸入端相連，D觸發(fā)器的輸出端與用于存儲2份完全相同CPU啟動程序FLASH的輸入端相連，F(xiàn)LASH的輸出端與CPU的輸入端相連，CPU的輸出端與看門狗電路的輸入端相連。本實用新型利用看門狗電路和D觸發(fā)器產(chǎn)生地址選通信號選擇其中的一份程序運行；本實用新型提高硬件電路抗空間單粒子翻轉(zhuǎn)的可靠性，適用于低成本、短壽命的微型空間飛行器。
【專利說明】—種適用于FLASH存儲芯片抗單粒子翻轉(zhuǎn)的硬件防護(hù)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種適用于FLASH存儲芯片抗單粒子翻轉(zhuǎn)的硬件防護(hù)電路，屬于空間飛行器領(lǐng)域。

【背景技術(shù)】
[0002]在空間環(huán)境下，單機產(chǎn)品設(shè)計師在產(chǎn)品設(shè)計過程中應(yīng)充分識別和分析在軌環(huán)境，確定對環(huán)境敏感的硬件、軟件及其關(guān)鍵參數(shù)，從擬用元器件和材料選擇、單機設(shè)計等多層次采取針對性的防護(hù)措施。
[0003]當(dāng)前國內(nèi)外研制新型號空間飛行器時，主要還是采用片上可編程嵌入式結(jié)構(gòu)，硬件上成熟的做法是控制型FPGA選擇反熔絲型FPGA，核心工作芯片選用XILINX的SRAM型FPGA,外部程序存儲芯片選擇XILINX配套的反熔絲PR0M。軟件方面使用XILINX公司的三倍冗余(TMR)專用工具，并利用XILINX的FPGA可重構(gòu)特性，通過反熔絲FPGA進(jìn)行定時刷新。
[0004]上述設(shè)計方法可以有效地防護(hù)單粒子效應(yīng)，保證飛行器長期在軌運行的可靠性。但是該方案成本高，對空間飛行器的體積要求大，并不適用于低成本、短壽命的微型空間飛行器。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的技術(shù)解決問題是:克服現(xiàn)有技術(shù)的不足，提供一種適用于FLASH存儲芯片抗單粒子翻轉(zhuǎn)的硬件防護(hù)電路，本發(fā)明對程序存儲電路部分從硬件上做冗余設(shè)計，提高硬件電路抗空間單粒子翻轉(zhuǎn)的可靠性，適用于低成本、短壽命的微型空間飛行器。
[0006]本發(fā)明的技術(shù)解決方案是:
[0007]一種適用于FLASH存儲芯片抗單粒子翻轉(zhuǎn)的硬件防護(hù)電路包括CPU、FLASH電路、看門狗電路和D觸發(fā)器；
[0008]用于輸出復(fù)位信號和監(jiān)測CPU是否啟動正常的看門狗電路的輸出端與用于輸出最高位地址信號給FLASH的D觸發(fā)器的輸入端及CPU輸入端相連，D觸發(fā)器的輸出端與用于存儲2份完全相同CPU啟動程序的FLASH輸入端相連，F(xiàn)LASH的輸出端與CPU的輸入端相連，根據(jù)是否啟動正常而輸出喂狗信號的CPU的輸出端與看門狗電路的輸入端相連。
[0009]所述的看門狗電路采用MAX706TMJA實現(xiàn)。
[0010]所述的D觸發(fā)器采用SNJ54AHC74FK實現(xiàn)。
[0011]本發(fā)明與現(xiàn)有技術(shù)相比的有益效果是:
[0012](I)本發(fā)明針對在軌運行時間短(〈24小時)的微型空間飛行器提出一種低成本的控制系統(tǒng)單機載荷存儲器單粒子防護(hù)方法，該方法硬件邏輯電路采用工業(yè)級嵌入式芯片，程序存儲器采用工業(yè)級FLASH芯片。與現(xiàn)有空間飛行器單機載荷技術(shù)方案相比，該方案成本低廉，對空間飛行器的體積要求小，適用于低成本、短壽命的微型空間飛行器。
[0013](2)本發(fā)明采用普通的FLASH芯片作為存儲芯片并同時存儲兩份完全一樣的程序代碼，利用看門狗電路和D觸發(fā)器產(chǎn)生地址選通信號選擇其中的一份程序運行，如果該程序被單粒子打翻導(dǎo)致運行異常則觸發(fā)運行另外一份程序。與現(xiàn)有的利用FLASH芯片作為存儲電路的技術(shù)方案相比，該防護(hù)方法對程序存儲部分從硬件上做冗余設(shè)計，提高硬件電路抗空間單粒子翻轉(zhuǎn)的可靠性。

【專利附圖】

【附圖說明】
[0014]圖1為本發(fā)明電路示意圖；
[0015]圖2看門狗電路原理圖；
[0016]圖3為本發(fā)明看門狗電路邏輯圖；
[0017]圖4為本發(fā)明D觸發(fā)器電路原理圖；
[0018]圖5為本發(fā)明FLASH存儲電路原理圖；
[0019]圖6為本發(fā)明工作原理圖。

【具體實施方式】
[0020]下面結(jié)合附圖對本發(fā)明的【具體實施方式】進(jìn)行進(jìn)一步的詳細(xì)描述。
[0021]本發(fā)明針對在軌運行時間短(〈24小時)的微型空間飛行器提出一種低成本的控制系統(tǒng)單機載荷存儲器單粒子防護(hù)方法。硬件邏輯電路采用工業(yè)級嵌入式芯片，程序存儲器采用工業(yè)級FLASH芯片。盡管飛行器在軌運行時間較短，受單粒子翻轉(zhuǎn)影響的概率較低，但是FLASH芯片一旦被單粒子打翻則無法恢復(fù)，從而導(dǎo)致整個單機工作異常。因此單機產(chǎn)品設(shè)計師需要從硬件上對程序存儲電路做冗余設(shè)計，提高硬件電路抗單粒子翻轉(zhuǎn)的可靠性。
[0022]如圖1所示，一種適用于FLASH存儲芯片抗單粒子翻轉(zhuǎn)的硬件防護(hù)電路包括CPU、FLASH電路、看門狗電路和D觸發(fā)器；
[0023]用于輸出復(fù)位信號和監(jiān)測CPU是否啟動正常的看門狗電路的輸出端與用于輸出最高位地址信號給FLASH的D觸發(fā)器的輸入端及CPU的輸入端相連，D觸發(fā)器的輸出端與用于存儲2份完全相同CPU啟動程序的FLASH輸入端相連，F(xiàn)LASH的輸出端與CPU的輸入端相連，根據(jù)是否啟動正常而輸出喂狗信號的CPU的輸出端與看門狗電路的輸入端相連。
[0024]如圖2、3所示，看門狗電路采用MAX706TMJA實現(xiàn)，Rl為50歐姆防閂鎖電阻，DI的第6腳接外部CPU的WDI (喂狗)信號，第7腳為復(fù)位信號(RST)管腳，輸出給外部CPU復(fù)位信號；圖2所示為看門狗電路邏輯圖，當(dāng)整機加電后，看門狗向CPU給出上電復(fù)位信號RST，(PU啟動完成后向看門狗發(fā)送喂狗信號WDI。如果CPU啟動失敗導(dǎo)致喂狗信號WDI消失，看門狗電路再次給出復(fù)位信號引導(dǎo)CPU復(fù)位重新啟動并作為D觸發(fā)器時鐘信號。
[0025]如圖4和表I所示，D觸發(fā)器采用SNJ54AHC74FK實現(xiàn)，電阻R2為防閂鎖電阻接入D觸發(fā)器第20腳電源輸入端，D觸發(fā)器的第2腳CLR和第6腳PRE分別通過外部電阻R3、R4(10KQ)上拉到3.3V，并通過接插件Xl引出。接插件Xl的第2腳通過R5(10Q)接地。若將Xl的1、2點短路，則CLR為低電平(L)，PRE為高電平⑶，根據(jù)圖4D觸發(fā)器真值表，D觸發(fā)器第9腳輸出B-A20為高電平；若將Xl的2、3點短路，則PRE為低電平(L)，CLR為高電平(H)，根據(jù)圖4D觸發(fā)器真值表得到B-A20為低電平；若將Xl的1、2、3點都斷開，則CLR和PRE都為高電平⑶，根據(jù)圖4真值表，D觸發(fā)器第4腳CLK利用看門狗電路給出的復(fù)位信號(RST)上升沿作觸發(fā)，如果觸發(fā)前D觸發(fā)器的3腳為高電平，則觸發(fā)后B-A20為低電平，如果觸發(fā)前D觸發(fā)器的3腳為低電平，則觸發(fā)后B-A20為高電平。
[0026]表ID觸發(fā)器真值表
[0027]
IUPUTSOutputs
pilp' CLR CLIC DOO
* I MwmmIla#%|R
LUVrVLJI
Γι/\ΛΓιL.H圓￥V圓U
LAΛLpΠ
L L X X Ht Ht
III I個IlI II
IIifIΠΓ?L.LJLJfIILJ
ΠΓ?ILLH
H H L X Q0 ?0
[0028]如圖5所示，F(xiàn)LASH存儲電路原理圖中B-A0?B-A19接CPU的外部存儲器接口(EMIF)的地址總線，B-DO?B-D15接CPU的外部存儲器接口(EMIF)的數(shù)據(jù)總線，WE、CE、OE分別接CPU的外部存儲器接口(EMIF)的寫使能、片選、輸出使能控制線。FLASH芯片的最高位地址線B-A20由圖3中D觸發(fā)器的輸出來控制。
[0029]如圖6流程圖所示，本電路的工作過程如下:
[0030](I)利用CPU和D觸發(fā)器向FLASH芯片中燒入2份完全相同的固化程序，程序起始地址分別為0x000000和0x100000 ;在單板硬件調(diào)試完成以后進(jìn)行程序固化，首先短接圖3中的Xl接插件的2、3點，使得B-A20為低電平，利用CPU向FLASH芯片中燒入第I份程序代碼，程序起始地址為0x000000 ;然后短接圖3中的Xl接插件的1、2點，使得B-A20為高電平，利用CPU向FLASH芯片燒入第2份相同的程序代碼，程序起始地址為0x100000。程序燒完以后，將Xl接插件的1、2、3點斷開；
[0031](2)對整機上電后，看門狗電路輸出復(fù)位信號給CPU和D觸發(fā)器，CPU和D觸發(fā)器進(jìn)行復(fù)位；
[0032](3) D觸發(fā)器輸出最高位地址為O的信號給FLASH，CPU從FLASH里讀取第一份加載程序，程序起始地址為步驟(I)中的0x000000 ；
[0033](3)判斷程序是否加載成功，若程序加載成功，則進(jìn)入步驟(5);否則進(jìn)入步驟⑷;
[0034](4)CPU無法給出喂狗信號，看門狗電路輸出復(fù)位信號復(fù)位CPU并使得D觸發(fā)器輸出最高位地址為I的信號給FLASH，CPU從FLASH里讀取第二份加載程序，程序起始地址為步驟(I)中的0x100000 ；
[0035](5) CPU向看門狗電路輸出喂狗信號，程序啟動正常。
[0036]本發(fā)明說明書中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域技術(shù)人員的公知技術(shù)。
【權(quán)利要求】
1.一種適用于FLASH存儲芯片抗單粒子翻轉(zhuǎn)的硬件防護(hù)電路，其特征在于包括CPU、FLASH電路、看門狗電路和D觸發(fā)器； 用于輸出復(fù)位信號和監(jiān)測CPU是否啟動正常的看門狗電路的輸出端與用于輸出最高位地址信號給FLASH的D觸發(fā)器的輸入端以及CPU輸入端相連，D觸發(fā)器的輸出端與用于存儲2份完全相同CPU啟動程序的FLASH輸入端相連，F(xiàn)LASH的輸出端與CPU的輸入端相連，根據(jù)是否啟動正常而輸出喂狗信號的CPU的輸出端與看門狗電路的輸入端相連。
2.根據(jù)權(quán)利要求1所述的一種適用于FLASH存儲芯片抗單粒子翻轉(zhuǎn)的硬件防護(hù)電路，其特征在于:所述的看門狗電路采用MAX706TMJA實現(xiàn)。
3.根據(jù)權(quán)利要求1所述的一種適用于FLASH存儲芯片抗單粒子翻轉(zhuǎn)的硬件防護(hù)電路，其特征在于:所述D觸發(fā)器采用SNJ54AHC74FK實現(xiàn)。
【文檔編號】G06F11/16GK204028893SQ201320840459
【公開日】2014年12月17日 申請日期:2013年12月19日 優(yōu)先權(quán)日:2013年12月19日
【發(fā)明者】朱正鵬 申請人:北京遙測技術(shù)研究所, 航天長征火箭技術(shù)有限公司