專利名稱：基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種EDA調(diào)試輔助分析工具,特別是一種基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置。
背景技術(shù)：
EDA (EDA為Electronic Design Automation的縮寫(xiě)，譯為電子設(shè)計(jì)自動(dòng)化)在調(diào)試過(guò)程中，往往缺乏很好的調(diào)試仿真工具。目前現(xiàn)有的各種EDA仿真分析工具及技術(shù)基本上都是通過(guò)EDA仿真軟件來(lái)模擬實(shí)現(xiàn)，這種仿真調(diào)試工具能夠給用戶提供的仿真分析都是基于軟件模擬來(lái)實(shí)現(xiàn)。在實(shí)際的調(diào)試過(guò)程中，仿真的結(jié)果與在實(shí)際的硬件電路上測(cè)試的結(jié)果往往有較大偏差。而且，由于在仿真過(guò)程中缺乏對(duì)EDA設(shè)計(jì)的目標(biāo)電路實(shí)際測(cè)試情況的輔助分析，因此增大了 EDA電路設(shè)計(jì)的難度,而ChipScope (ChipScope是一款在線調(diào)試軟件)工具是一種為FPGA (Field 一 Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列)測(cè)試芯片設(shè)計(jì)的輔助調(diào)試工具，利用ChipScope工具可以在FPGA測(cè)試芯片內(nèi)部添加虛擬的測(cè)試點(diǎn)，并實(shí)現(xiàn)對(duì)FPGA測(cè)試芯片內(nèi)部信號(hào)的虛擬測(cè)試。但是ChipScope工具的測(cè)試過(guò)程只能在計(jì)算機(jī)上通過(guò)仿真測(cè)試軟件來(lái)進(jìn)行，只能借助于模擬的方式進(jìn)行測(cè)試及顯示對(duì)FPGA內(nèi)部端口的信號(hào)變化情況的檢測(cè)，同樣缺乏實(shí)際電路測(cè)試相對(duì)應(yīng)的輔助工具。
發(fā)明內(nèi)容本實(shí)用新型要解決的技術(shù)問(wèn)題是:提供一種基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置，以解決EDA調(diào)試過(guò)程中缺乏相應(yīng)的硬件輔助分析裝置的不足之處。解決上述技術(shù)問(wèn)題的技術(shù)方案是:一種基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置，其特征在于:包括FPGA測(cè)試芯片及外圍輔助電路，所述的FPGA測(cè)試芯片用于加載EDA調(diào)試過(guò)程中的測(cè)試程·序；所述的外圍輔助電路包括LED指示燈、測(cè)試引腳、存儲(chǔ)芯片、配置芯片、撥碼開(kāi)關(guān)、電源模塊，各外圍輔助電路分別與FPGA測(cè)試芯片相連接。本實(shí)用新型的進(jìn)一步技術(shù)方案是:所述的FPGA測(cè)試芯片是基于Xi I inxVertexV6-240t的芯片，該FPGA測(cè)試芯片通過(guò)JTAG接口與上層PC用戶終端相連，上層PC用戶終端通過(guò)JTAG接口將需要調(diào)試的EDA測(cè)試程序加載至FPGA測(cè)試芯片中。所述的每一個(gè)測(cè)試引腳均連接至FPGA測(cè)試芯片的內(nèi)部測(cè)試信號(hào)線輸出端口上，實(shí)現(xiàn)對(duì)FPGA內(nèi)部測(cè)試點(diǎn)信號(hào)傳輸至測(cè)試引腳上的功能，所述FPGA測(cè)試芯片的內(nèi)部測(cè)試信號(hào)線輸出端口固定在FPGA測(cè)試芯片的1/0端口上。所述的LED指示燈通過(guò)硬接線的方式與FPGA測(cè)試芯片的內(nèi)部測(cè)試信號(hào)線輸出端口相連，使LED指示燈能夠通過(guò)燈的顏色及亮和滅指示FPGA測(cè)試芯片的內(nèi)部測(cè)試點(diǎn)的信號(hào)變化情況。所述的存儲(chǔ)芯片采用ATmel 24C512芯片，存儲(chǔ)芯片的數(shù)據(jù)線、地址線、芯片片選線、使能線、讀和寫(xiě)控制線分別直接連接至FPGA測(cè)試芯片的1/0端口上。所述存儲(chǔ)芯片的數(shù)據(jù)線采用具有雙向傳輸功能的數(shù)據(jù)線，用于將存儲(chǔ)芯片中預(yù)先存儲(chǔ)的測(cè)試程序加載至FPGA測(cè)試芯片上，以及將FPGA中的程序下載至存儲(chǔ)芯片中，以實(shí)現(xiàn)上層PC用戶終端將FPGA測(cè)試芯片的測(cè)試程序通過(guò)JTAG接口下載至存儲(chǔ)芯片中，以及實(shí)現(xiàn)EDA調(diào)試過(guò)程輔助分析裝置在掉電的情況下，依然能夠保存之前加載的測(cè)試程序。所述的配置芯片和撥碼開(kāi)關(guān)分別與FPGA測(cè)試芯片的I/O輸入輸出端口和模式選擇端口相連，以實(shí)現(xiàn)由外部的撥碼開(kāi)關(guān)和配置芯片共同決定FPGA測(cè)試芯片的工作模式和工作參數(shù)。由于采用上述結(jié)構(gòu)，本實(shí)用新型之基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置與現(xiàn)有技術(shù)相比，具有以下有益效果:1.能直觀的觀測(cè)到各測(cè)試引腳及測(cè)試點(diǎn)的信號(hào)真實(shí)變化情況，且能對(duì)所測(cè)試的各信號(hào)點(diǎn)及引腳真實(shí)的物理信號(hào)進(jìn)行測(cè)量:由于本實(shí)用新型包括FPGA測(cè)試芯片及外圍輔助電路，所述的FPGA測(cè)試芯片用于加載EDA調(diào)試過(guò)程中的測(cè)試程序；所述的外圍輔助電路包括LED指示燈、測(cè)試引腳、存儲(chǔ)芯片、配置芯片、撥碼開(kāi)關(guān)、電源模塊，各外圍輔助電路分別與FPGA測(cè)試芯片相連接，因此，先將包含有ChipScope的仿真測(cè)試程序，通過(guò)JTAG接口從PC用戶終端將程序加載至FPGA測(cè)試芯片上，之后運(yùn)行本裝 置，能夠?qū)⑶度朐跍y(cè)試芯片中的各測(cè)試點(diǎn)的信號(hào)根據(jù)預(yù)先設(shè)置的觸發(fā)條件，將信號(hào)輸出至LED燈和測(cè)試引腳上，一方面通過(guò)LED燈動(dòng)態(tài)實(shí)時(shí)直觀的顯示被測(cè)引腳上的信號(hào)，另一方面可以通過(guò)測(cè)試引腳上面連接萬(wàn)用表、示波器或數(shù)字邏輯分析儀對(duì)信號(hào)進(jìn)行精確的測(cè)量。因此，本實(shí)用新型能夠直觀地觀測(cè)到EDA調(diào)試過(guò)程中各測(cè)試引腳及測(cè)試點(diǎn)的信號(hào)真實(shí)變化情況，而且能夠?qū)λ鶞y(cè)試的各信號(hào)點(diǎn)及引腳真實(shí)的物理信號(hào)進(jìn)行測(cè)量，包括電頻、電流等參數(shù)的測(cè)量。因而，本實(shí)用新型可作為EDA調(diào)試過(guò)程中的輔助分析裝置。2.能夠?yàn)镋DA調(diào)試提供對(duì)比性的測(cè)試結(jié)果驗(yàn)證:通過(guò)ChipScope的軟件模擬測(cè)試的方式和本實(shí)用新型可以對(duì)被測(cè)芯片內(nèi)部中的測(cè)試點(diǎn)或測(cè)試引腳上的信號(hào)采用兩種不同的方式進(jìn)行測(cè)量，并對(duì)比和分析兩種不同方式得到的測(cè)試結(jié)果，能夠?yàn)镋DA調(diào)試提供對(duì)比性的測(cè)試結(jié)果驗(yàn)證。3.可大幅度提高EDA仿真測(cè)試的效率:本實(shí)用新型還可以提高EDA試驗(yàn)測(cè)試過(guò)程的精度及效率，在測(cè)試過(guò)程中能夠更早的發(fā)現(xiàn)EDA仿真測(cè)試與在實(shí)際測(cè)試芯片中的信號(hào)響應(yīng)關(guān)系，從而可大幅度提高EDA仿真測(cè)試的效率。下面，結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型之基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置的技術(shù)特征作進(jìn)一步的說(shuō)明。

圖1:本實(shí)用新型之基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置的結(jié)構(gòu)框圖；圖2:存儲(chǔ)芯片的連接原理圖；圖3:測(cè)試引腳的連接原理圖。在圖3中，1-FPGA測(cè)試芯片，2-測(cè)試引腳，3-電阻，4-5V電源。
具體實(shí)施方式
實(shí)施例一:一種基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置(結(jié)構(gòu)框圖參見(jiàn)圖1)，包括FPGA測(cè)試芯片及外圍輔助電路，所述的FPGA測(cè)試芯片用于加載EDA調(diào)試過(guò)程中的測(cè)試程序；所述的外圍輔助電路包括LED指示燈、測(cè)試引腳、存儲(chǔ)芯片、配置芯片、撥碼開(kāi)關(guān)、電源模塊以及JTAG接口，各外圍輔助電路分別與FPGA測(cè)試芯片相連接，其中:所述的FPGA測(cè)試芯片是基于Xilinx VertexV6_240t的芯片，該FPGA測(cè)試芯片通過(guò)JTAG接口與上層PC用戶終端相連，上層PC用戶終端通過(guò)JTAG接口將需要調(diào)試的EDA測(cè)試程序加載至FPGA測(cè)試芯片中。所述的每一個(gè)測(cè)試引腳均連接至FPGA測(cè)試芯片的內(nèi)部測(cè)試信號(hào)線輸出端口上，實(shí)現(xiàn)對(duì)FPGA內(nèi)部測(cè)試點(diǎn)信號(hào)傳輸至測(cè)試引腳上的功能，所述FPGA測(cè)試芯片的內(nèi)部測(cè)試信號(hào)線輸出端口固定在FPGA測(cè)試芯片的I/O端口上。所述的LED指示燈通過(guò)硬接線的方式與FPGA測(cè)試芯片的內(nèi)部測(cè)試信號(hào)線輸出端口相連，使 LED指示燈能夠通過(guò)燈的顏色及亮和滅指示FPGA測(cè)試芯片的內(nèi)部測(cè)試點(diǎn)的信號(hào)變化情況。所述的存儲(chǔ)芯片采用ATmel 24C512芯片，存儲(chǔ)芯片的數(shù)據(jù)線、地址線、芯片片選線、使能線、讀和寫(xiě)控制線分別直接連接至FPGA測(cè)試芯片的I/O端口上。所述存儲(chǔ)芯片的數(shù)據(jù)線采用具有雙向傳輸功能的數(shù)據(jù)線，用于能夠?qū)⒋鎯?chǔ)芯片中預(yù)先存儲(chǔ)的測(cè)試程序加載至FPGA測(cè)試芯片上，以及能夠?qū)PGA中的程序下載至存儲(chǔ)芯片中，實(shí)現(xiàn)上層PC用戶終端將FPGA測(cè)試芯片的測(cè)試程序通過(guò)JTAG接口下載至存儲(chǔ)芯片中，實(shí)現(xiàn)EDA調(diào)試過(guò)程輔助分析裝置在掉電的情況下，依然能夠保存之前加載的測(cè)試程序。所述的配置芯片和撥碼開(kāi)關(guān)分別與FPGA測(cè)試芯片的I/O輸入輸出端口和模式選擇端口相連，以實(shí)現(xiàn)由外部的撥碼開(kāi)關(guān)和配置芯片共同決定FPGA測(cè)試芯片的工作模式和工作參數(shù)。所述的電源模塊采用獨(dú)立的FPGA測(cè)試芯片電源，確保能夠?yàn)镕PGA測(cè)試芯片工作過(guò)程提供穩(wěn)定可靠的電源。本實(shí)用新型之基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置的實(shí)現(xiàn)步驟如下:1.準(zhǔn)備:首先根據(jù)本裝置的組成結(jié)構(gòu)，設(shè)計(jì)功能主板，在功能主板上放置FPGA測(cè)試芯片的通用插座，為用戶在實(shí)際測(cè)試過(guò)程中提供測(cè)試芯片的放置位置，之后在功能主板上設(shè)計(jì)電源、JTAG接口、存儲(chǔ)芯片、配置芯片及撥碼開(kāi)關(guān)和LED指示燈及測(cè)試引腳等各功能模塊，并連接相應(yīng)的元器件。上述的電源采用獨(dú)立的FPGA測(cè)試芯片電源設(shè)計(jì)電路實(shí)現(xiàn)，確保能夠?yàn)镕PGA測(cè)試芯片工作過(guò)程提供穩(wěn)定可靠的電源。存儲(chǔ)芯片采用24C512芯片與FPGA測(cè)試芯片直接連接，將存儲(chǔ)芯片的地址線、數(shù)據(jù)線以及片選及讀寫(xiě)信號(hào)控制線分別連接至FPGA測(cè)試芯片的I/O接口上。FPGA測(cè)試芯片在工作過(guò)程中，將通過(guò)對(duì)配置芯片及撥碼開(kāi)關(guān)相關(guān)信號(hào)的反問(wèn)和讀取，獲得該芯片當(dāng)前工作配置參數(shù)。功能板卡上的LED指示燈和測(cè)試引腳分別連接至FPGA測(cè)試芯片的內(nèi)部測(cè)試信號(hào)線輸出端口，該內(nèi)部測(cè)試信號(hào)線輸出端口被固定在FPGA測(cè)試芯片的I/O端口上面，同時(shí)在FPGA測(cè)試芯片內(nèi)部可以通過(guò)對(duì)測(cè)試程序的動(dòng)態(tài)調(diào)整，將所有綁定在測(cè)試引腳上的信號(hào)線連接至FPGA測(cè)試芯片內(nèi)部的任意測(cè)試點(diǎn)。2.首先由用戶通過(guò)JTAG接口從PC終端將測(cè)試程序加載至FPGA測(cè)試芯片或者存儲(chǔ)器上，之后啟動(dòng)本實(shí)用新型之基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置。3.運(yùn)行所加載的測(cè)試程序:由于在測(cè)試程序中已經(jīng)嵌入了 ChipScope仿真測(cè)試功能模塊，因此FPGA測(cè)試芯片將會(huì)根據(jù)ChipScope預(yù)先設(shè)置的信號(hào)測(cè)試點(diǎn)以及信號(hào)測(cè)試的觸發(fā)條件，將相關(guān)測(cè)試點(diǎn)的信號(hào)連接至EDA調(diào)試輔助分析裝置的測(cè)試引腳上，而根據(jù)EDA調(diào)試過(guò)程輔助分析裝置測(cè)試引腳的外圍連線關(guān)系，所有測(cè)試 點(diǎn)上的信號(hào)將分別傳輸至LED燈引腳和測(cè)試引腳上，并通過(guò)LED指示燈實(shí)時(shí)的將各測(cè)試引腳上的電頻值通過(guò)亮燈的方式顯示出來(lái)，連接在測(cè)試引腳上的信號(hào)可以由用戶通過(guò)外部的萬(wàn)用表、示波器或數(shù)字邏輯分析儀進(jìn)行精確的測(cè)量。
權(quán)利要求1.一種基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置，其特征在于:包括FPGA測(cè)試芯片及外圍輔助電路，所述的FPGA測(cè)試芯片用于加載EDA調(diào)試過(guò)程中的測(cè)試程序；所述的外圍輔助電路包括LED指示燈、測(cè)試引腳、存儲(chǔ)芯片、配置芯片、撥碼開(kāi)關(guān)、電源模塊，各外圍輔助電路分別與FPGA測(cè)試芯片相連接。
2.根據(jù)權(quán)利要求1所述的基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置，其特征在于:所述的FPGA測(cè)試芯片是基于Xilinx VertexV6_240t的芯片，該FPGA測(cè)試芯片通過(guò)JTAG接口與上層PC用戶終端相連，上層PC用戶終端通過(guò)JTAG接口將需要調(diào)試的EDA測(cè)試程序加載至FPGA測(cè)試芯片中。
3.根據(jù)權(quán)利要求1或2所述的基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置，其特征在于:所述的每一個(gè)測(cè)試引腳均連接至FPGA測(cè)試芯片的內(nèi)部測(cè)試信號(hào)線輸出端口上，實(shí)現(xiàn)對(duì)FPGA內(nèi)部測(cè)試點(diǎn)信號(hào)傳輸至測(cè)試引腳上的功能，所述FPGA測(cè)試芯片的內(nèi)部測(cè)試信號(hào)線輸出端口固定在FPGA測(cè)試芯片的I/O端口上。
4.根據(jù)權(quán)利要求3所述的基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置，其特征在于:所述的LED指示燈通過(guò)硬接線的方式與FPGA測(cè)試芯片的內(nèi)部測(cè)試信號(hào)線輸出端口相連，使LED指示燈能夠通過(guò)燈的顏色及亮和滅指示FPGA測(cè)試芯片的內(nèi)部測(cè)試點(diǎn)的信號(hào)變化情況。
5.根據(jù)權(quán)利要求4所述的基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置，其特征在于:所述的存儲(chǔ)芯片采用ATmel 24C512芯片，存儲(chǔ)芯片的數(shù)據(jù)線、地址線、芯片片選線、使能線、讀和寫(xiě)控制線分別直接連接至FPGA測(cè)試芯片的I/O端口上。
6.根據(jù)權(quán)利要求5所述的基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置，其特征在于:所述存儲(chǔ)芯片的數(shù)據(jù)線采用具有雙向傳輸功能的數(shù)據(jù)線，用于將存儲(chǔ)芯片中預(yù)先存儲(chǔ)的測(cè)試程序加載至FPGA測(cè)試芯片上，以及將FPGA中的程序下載至存儲(chǔ)芯片中，以實(shí)現(xiàn)上層PC用戶終端將FPGA測(cè)試芯片的測(cè)試程序通過(guò)JTAG接口下載至存儲(chǔ)芯片中，以及實(shí)現(xiàn)EDA調(diào)試過(guò)程輔助分析裝 置在掉電的情況下，依然能夠保存之前加載的測(cè)試程序。
7.根據(jù)權(quán)利要求6所述的基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置，其特征在于:所述的配置芯片和撥碼開(kāi)關(guān)分別與FPGA測(cè)試芯片的I/O輸入輸出端口和模式選擇端口相連，以實(shí)現(xiàn)由外部的撥碼開(kāi)關(guān)和配置芯片共同決定FPGA測(cè)試芯片的工作模式和工作參數(shù)。
專利摘要一種基于ChipScope的EDA調(diào)試過(guò)程輔助分析裝置，涉及一種EDA調(diào)試輔助分析工具，包括FPGA測(cè)試芯片及外圍輔助電路，所述的FPGA測(cè)試芯片用于加載EDA調(diào)試過(guò)程中的測(cè)試程序；所述的外圍輔助電路包括LED指示燈、測(cè)試引腳、存儲(chǔ)芯片、配置芯片、撥碼開(kāi)關(guān)、電源以及JTAG接口，各外圍輔助電路分別與FPGA測(cè)試芯片相連接。本實(shí)用新型能夠直觀觀測(cè)到EDA調(diào)試過(guò)程中各測(cè)試引腳及測(cè)試點(diǎn)的信號(hào)真實(shí)的變化情況，能夠?qū)λ鶞y(cè)試的各信號(hào)點(diǎn)及引腳真實(shí)的物理信號(hào)進(jìn)行測(cè)量，還能夠?yàn)镋DA調(diào)試提供對(duì)比性的測(cè)試結(jié)果驗(yàn)證，大幅度提高了EDA試驗(yàn)測(cè)試過(guò)程的精度及效率。
文檔編號(hào)G06F17/50GK203149573SQ20132011137
公開(kāi)日2013年8月21日 申請(qǐng)日期2013年3月12日 優(yōu)先權(quán)日2013年3月12日
發(fā)明者潘梅勇, 張愛(ài)科, 余劍, 孔軼艷, 葛祥友, 李瑞娟 申請(qǐng)人:廣西生態(tài)工程職業(yè)技術(shù)學(xué)院, 柳州職業(yè)技術(shù)學(xué)院