射頻識(shí)別中的負(fù)載調(diào)制模塊的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種射頻識(shí)別中的負(fù)載調(diào)制模塊，包括：一耦合電路，用于將信號(hào)耦合到射頻識(shí)別卡片端，或者將射頻識(shí)別卡片端的負(fù)載調(diào)制信號(hào)耦合到讀卡機(jī)端；一負(fù)載調(diào)制電路，與所述耦合電路的輸出端相連接，用于將數(shù)字電路處理后的數(shù)據(jù)返回給讀卡機(jī)；其中還包括：一限幅電路，與所述負(fù)載調(diào)制電路的輸出端相連接，用于對(duì)所述負(fù)載調(diào)制電路的輸出進(jìn)行限幅，并為該負(fù)載調(diào)制電路提供一可變電壓；該可變電壓跟隨場(chǎng)強(qiáng)變化而變化，場(chǎng)強(qiáng)增大時(shí)，該可變電壓也增高，場(chǎng)強(qiáng)降低時(shí)，該可變電壓也降低；且在大場(chǎng)強(qiáng)時(shí)能控制負(fù)載調(diào)制電路導(dǎo)通，完成負(fù)載調(diào)制。本發(fā)明能夠較好的改善大場(chǎng)強(qiáng)下的負(fù)載調(diào)制波形和負(fù)載調(diào)制深度，增強(qiáng)射頻識(shí)別卡片的兼容性。
【專利說(shuō)明】射頻識(shí)別中的負(fù)載調(diào)制模塊

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及模擬集成電路中負(fù)載調(diào)制電路領(lǐng)域，特別是涉及一種射頻識(shí)別中的負(fù)載調(diào)制模塊。

【背景技術(shù)】
[0002]在射頻識(shí)別中，射頻識(shí)別卡片需要耦合讀卡機(jī)發(fā)出來(lái)的模擬信號(hào)，并解調(diào)出讀卡機(jī)發(fā)出的數(shù)據(jù)再送給數(shù)字電路處理，數(shù)字電路將處理后的數(shù)據(jù)再經(jīng)過(guò)負(fù)載調(diào)制電路返回給讀卡機(jī)，這就完成了整個(gè)通訊過(guò)程。將數(shù)據(jù)返回給讀卡機(jī)的過(guò)程就是負(fù)載調(diào)制，負(fù)載調(diào)制的波形和負(fù)載調(diào)制深度不好，會(huì)影響讀卡機(jī)對(duì)數(shù)據(jù)的解調(diào)，因此負(fù)載調(diào)制電路非常重要和關(guān)鍵。
[0003]參見(jiàn)圖1，在傳統(tǒng)的負(fù)載調(diào)制電路中，NMOS晶體管麗3就相當(dāng)于一個(gè)開(kāi)關(guān)，調(diào)制的時(shí)候就導(dǎo)通，不調(diào)制的時(shí)候就關(guān)閉，DIN是控制信號(hào)，由數(shù)字電路提供并控制。MOS晶體管的導(dǎo)通和關(guān)閉會(huì)影響著天線上的信號(hào)，當(dāng)MOS晶體管導(dǎo)通時(shí)，天線上的信號(hào)就會(huì)被拉下來(lái)，形成一個(gè)的凹槽，一個(gè)一個(gè)的凹槽信號(hào)就是負(fù)載調(diào)制波形，在這些波形中帶有數(shù)據(jù)，最后再由讀卡機(jī)解調(diào)出來(lái)。這種結(jié)構(gòu)的優(yōu)點(diǎn)是簡(jiǎn)單，容易實(shí)現(xiàn)，工作在小場(chǎng)強(qiáng)下，負(fù)載調(diào)制波形和負(fù)載調(diào)制深度都還不錯(cuò)；缺點(diǎn)是工作在大場(chǎng)強(qiáng)下，負(fù)載調(diào)制波形和負(fù)載調(diào)制深度都變差，讀卡機(jī)難以解調(diào)，或者容易導(dǎo)致讀卡機(jī)解調(diào)錯(cuò)誤。如果讀卡機(jī)解調(diào)出錯(cuò)，整個(gè)通訊也就失敗了。因此在各個(gè)場(chǎng)強(qiáng)下都具有較好的負(fù)載調(diào)制波形和較大的負(fù)載調(diào)制深度都是非常重要的。


【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問(wèn)題是提供一種射頻識(shí)別中的負(fù)載調(diào)制模塊，能夠較好的改善大場(chǎng)強(qiáng)下的負(fù)載調(diào)制波形和負(fù)載調(diào)制深度，增強(qiáng)射頻識(shí)別卡片的兼容性。
[0005]為解決上述技術(shù)問(wèn)題，本發(fā)明的射頻識(shí)別中的負(fù)載調(diào)制模塊，包括:
[0006]一耦合電路，用于將信號(hào)耦合到射頻識(shí)別卡片端，或者將射頻識(shí)別卡片端的負(fù)載調(diào)制信號(hào)稱合到讀卡機(jī)端；
[0007]一負(fù)載調(diào)制電路，與所述耦合電路的輸出端相連接，用于將數(shù)字電路處理后的數(shù)據(jù)返回給讀卡機(jī)；其中還包括:一限幅電路，與所述負(fù)載調(diào)制電路的輸出端相連接，用于對(duì)所述負(fù)載調(diào)制電路的輸出進(jìn)行限幅，并為該負(fù)載調(diào)制電路提供一可變電壓；該可變電壓跟隨場(chǎng)強(qiáng)變化而變化，場(chǎng)強(qiáng)增大時(shí)，該可變電壓也增高，場(chǎng)強(qiáng)降低時(shí)，可變電壓也降低；且在大場(chǎng)強(qiáng)時(shí)能控制負(fù)載調(diào)制電路導(dǎo)通，完成負(fù)載調(diào)制。
[0008]本發(fā)明的負(fù)載調(diào)制模塊，通過(guò)一個(gè)隨場(chǎng)強(qiáng)變化的可變電壓來(lái)控制負(fù)載調(diào)制電路，當(dāng)工作在小場(chǎng)強(qiáng)時(shí)，可變電壓的電壓值不大，可以很好的控制和完成信號(hào)的負(fù)載調(diào)制；當(dāng)工作在大場(chǎng)強(qiáng)時(shí)，其電壓值比較大，能夠?qū)⑻炀€波形拉下來(lái)，同樣可以形成較好的負(fù)載調(diào)制波形和較大的負(fù)載調(diào)制深度。因此本發(fā)明的負(fù)載調(diào)制電路不僅在小場(chǎng)強(qiáng)下的負(fù)載調(diào)制波形和負(fù)載調(diào)制深度好，大場(chǎng)強(qiáng)下的負(fù)載調(diào)制波形和負(fù)載調(diào)制深度也很好能更好的滿足讀卡機(jī)的解調(diào)；射頻識(shí)別卡片能夠較好的兼容各種讀卡機(jī)，從而保證射頻識(shí)別卡片的正常通訊，增強(qiáng)了射頻識(shí)別卡片的兼容性。

【專利附圖】

【附圖說(shuō)明】
[0009]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
[0010]圖1是現(xiàn)有的負(fù)載調(diào)制電路原理圖；
[0011]圖2是所述射頻識(shí)別中的負(fù)載調(diào)制模塊一實(shí)施例原理圖。

【具體實(shí)施方式】
[0012]圖2是本發(fā)明的一實(shí)施例，所述射頻識(shí)別中的負(fù)載調(diào)制模塊，包括:一耦合電路，與所述耦合電路的輸出端相連接的一負(fù)載調(diào)制電路，與所述負(fù)載調(diào)制電路的輸出端相連接的一限幅電路。為了改善大場(chǎng)強(qiáng)下的負(fù)載調(diào)制波形和負(fù)載調(diào)制深度，增強(qiáng)射頻識(shí)別卡片的兼容性，所述負(fù)載調(diào)制電路通過(guò)一個(gè)可變電壓，在大場(chǎng)強(qiáng)下來(lái)控制負(fù)載調(diào)制電路中NMOS晶體管麗I和麗2的開(kāi)啟，從而實(shí)現(xiàn)負(fù)載調(diào)制。
[0013]所述耦合電路，由電感LI，電感L2和電容Cl組成。電容Cl并聯(lián)在電感L2的兩端。輸入信號(hào)IN通過(guò)電感LI和L2耦合到射頻識(shí)別卡片端，與電容Cl發(fā)生諧振；同時(shí)，將數(shù)據(jù)信號(hào)輸入給射頻電路，射頻電路解調(diào)出數(shù)字信號(hào)傳送給數(shù)字電路，數(shù)字電路將處理后的數(shù)據(jù)再返回給讀卡機(jī)。數(shù)字電路處理后返回的數(shù)據(jù)以負(fù)載調(diào)制的方式返回，即數(shù)字電路通過(guò)控制圖2中負(fù)載調(diào)制電路的負(fù)載調(diào)制信號(hào)端的負(fù)載調(diào)制信號(hào)DIN的電壓值來(lái)實(shí)現(xiàn)負(fù)載調(diào)制。負(fù)載調(diào)制信號(hào)DIN由數(shù)字電路提供和控制。
[0014]所述負(fù)載調(diào)制電路由NMOS晶體管麗1、麗2和麗3，PMOS晶體管MP1，反相器INVl和反相器INV2組成。
[0015]NMOS晶體管MNl的漏極與耦合電路的電感L2的一端相連接，該連接的節(jié)點(diǎn)作為天線的一連接端ANTl端；NM0S晶體管麗2的漏極與耦合電路的電感L2的另一端相連接，該連接的節(jié)點(diǎn)作為天線的另一連接端ANT2端；NM0S晶體管麗I的源極與NMOS晶體管麗2的源極接地。NMOS晶體管麗I的柵極與NMOS晶體管麗2的柵極相連接，其連接的節(jié)點(diǎn)設(shè)為A。
[0016]反相器INVl的輸出端與反相器INV2的輸入端相連接，反相器INV2的輸出端與PMOS晶體管MPl的柵極相連接；反相器INVl的輸入端作為負(fù)載調(diào)制電路的負(fù)載調(diào)制信號(hào)端輸入負(fù)載調(diào)制信號(hào)DIN，并與NMOS晶體管麗3的柵極相連接；PM0S晶體管MPl的源極作為輸入可變電壓端輸入可變電壓VLM。NMOS晶體管麗3的源極接地。PMOS晶體管MPl的漏極與NMOS晶體管MN3的漏極與節(jié)點(diǎn)A相連接。
[0017]所述限幅電路由NMOS晶體管MN4，MN5，MN6，MN7，MN8，MN9和MN10，以及電阻Rl組成。
[0018]NMOS晶體管MN4的柵極和漏極與所述ANTl端相連接，NMOS晶體管麗5的柵極和漏極與所述ANT2端相連接，NMOS晶體管MN4的源極與NMOS晶體管MN5的源極相連接，其連接的節(jié)點(diǎn)設(shè)為B。
[0019]NMOS晶體管MN6的源極、NMOS晶體管MN9的源極和NMOS晶體管MNlO的漏極與所述B點(diǎn)相連接。NMOS晶體管MN6的柵極和漏極與NMOS晶體管MN7的源極相連接，NMOS晶體管MN7的柵極和漏極與NMOS晶體管MN8的源極相連接，NMOS晶體管MN8的柵極和漏極接地。
[0020]NMOS晶體管MN9的柵極與NMOS晶體管MN6的柵極相連接，NMOS晶體管MN9的漏極與電阻Rl的一端相連接，電阻Rl的另一端接地。NMOS晶體管MN9的漏極與電阻Rl的相連接的節(jié)點(diǎn)作為可變電壓的輸出端，輸出可變電壓VLIM。
[0021]NMOS晶體管MNlO的柵極與可變電壓的輸出端相連接，其源極接地。
[0022]所述限幅電路除了具有限幅本身的功能外，還為負(fù)載調(diào)制電路提供一個(gè)可變電壓VLIM0該可變電壓VLIM隨著場(chǎng)強(qiáng)的變化而變化。當(dāng)所述射頻識(shí)別中的負(fù)載調(diào)制模塊工作在小場(chǎng)強(qiáng)時(shí)，可變電壓VLIM的電壓值也較低，隨著場(chǎng)強(qiáng)的增加可變電壓VLIM的電壓值也隨著增加。當(dāng)所述射頻識(shí)別中的負(fù)載調(diào)制模塊工作在大場(chǎng)強(qiáng)下時(shí)，可變電壓VLIM的電壓值也較大。
[0023]當(dāng)B點(diǎn)電壓升高并大于NMOS晶體管MN6、麗7和MN8的閾值電壓之和時(shí)，可變電壓VLIM的電壓值就升高，并逐漸打開(kāi)NMOS晶體管麗10泄放多余電流；隨之B點(diǎn)電壓將降低，最后穩(wěn)定在三個(gè)NMOS晶體管MN6、麗7和MN8的閾值電壓之和的電壓值上。因此，可變電壓VLIM的電壓值是隨著場(chǎng)強(qiáng)變化而變化的，場(chǎng)強(qiáng)小，可變電壓VLIM值就小，場(chǎng)強(qiáng)大，可變電壓VUM值就變大。本發(fā)明就是通過(guò)VUM電壓值控制負(fù)載調(diào)制波形和負(fù)載調(diào)制深度的。
[0024]當(dāng)負(fù)載調(diào)制信號(hào)DIN為低電平時(shí)，就意味著負(fù)載調(diào)制電路開(kāi)始工作了。NMOS晶體管麗3首先被關(guān)閉，隨之PMOS晶體管MPl管導(dǎo)通并將可變電壓VUM傳輸?shù)紸點(diǎn)，A點(diǎn)一旦有電壓后，NMOS晶體管MNl和MN2就導(dǎo)通，并且會(huì)將天線兩端ANTl和ANT2端的信號(hào)拉下來(lái)，形成凹槽，也就實(shí)現(xiàn)和完成了信號(hào)的負(fù)載調(diào)制。A點(diǎn)電壓大小直接決定著NMOS晶體管麗I和麗2的開(kāi)啟程度。在小場(chǎng)強(qiáng)下，天線兩端電壓值較小，A點(diǎn)電壓也小，NMOS晶體管麗I和麗2開(kāi)啟的也小，天線端的波形也比較容易被拉下去形成凹槽，因此負(fù)載調(diào)制波形和負(fù)載調(diào)制深度的效果都還可以。隨著場(chǎng)強(qiáng)的增加，A點(diǎn)電壓也將升高，NMOS晶體管MNl和MN2開(kāi)啟程度也增加，負(fù)載調(diào)制波形和負(fù)載調(diào)制深度也還好。在大場(chǎng)強(qiáng)下，天線兩端電壓雖然比較大，但A點(diǎn)電壓也比較高，NMOS晶體管麗I和麗2的開(kāi)啟就非常充分，因此天線兩端波形也容易形成凹槽，因此大場(chǎng)強(qiáng)下負(fù)載調(diào)制波形和負(fù)載調(diào)制深度也較好。
[0025]負(fù)載調(diào)制主要由NMOS晶體管麗I和麗2完成，可變電壓VUM通過(guò)反相器INVl，反相器INV2，PM0S晶體管MPl和NMOS晶體管麗3在負(fù)載調(diào)制期間順利傳輸?shù)紸點(diǎn)，配合NMOS晶體管麗I和麗2完成負(fù)載調(diào)制。
[0026]射頻識(shí)別卡片的工作場(chǎng)強(qiáng)一般是1.5A/m?7.5A/m。對(duì)于不同類型的射頻識(shí)別卡片，其定義的大場(chǎng)強(qiáng)可能差別很大，一般情況下當(dāng)場(chǎng)強(qiáng)為6A/m以上時(shí)可以認(rèn)為是大場(chǎng)強(qiáng)，或者當(dāng)場(chǎng)強(qiáng)為7A/m以上時(shí)可以認(rèn)為是大場(chǎng)強(qiáng)。
[0027]類似的對(duì)于不同類型的射頻識(shí)別卡片，其定義的小場(chǎng)強(qiáng)也可能差別很大。
[0028]雖然本發(fā)明利用具體的實(shí)施例進(jìn)行說(shuō)明，但是對(duì)實(shí)施例的說(shuō)明并不限制本發(fā)明的范圍。本領(lǐng)域內(nèi)的熟練技術(shù)人員通過(guò)參考本發(fā)明的說(shuō)明，在不背離本發(fā)明的精神和范圍的情況下，容易進(jìn)行各種修改或者可以對(duì)實(shí)施例進(jìn)行組合。
【權(quán)利要求】
1.一種射頻識(shí)別中的負(fù)載調(diào)制模塊，包括: 一耦合電路，用于將信號(hào)耦合到射頻識(shí)別卡片端，或者將射頻識(shí)別卡片端的負(fù)載調(diào)制信號(hào)耦合到讀卡機(jī)端； 一負(fù)載調(diào)制電路，與所述耦合電路的輸出端相連接，用于將數(shù)字電路處理后的數(shù)據(jù)返回給讀卡機(jī)；其特征在于，還包括: 一限幅電路，與所述負(fù)載調(diào)制電路的輸出端相連接，用于對(duì)所述負(fù)載調(diào)制電路的輸出進(jìn)行限幅，并為該負(fù)載調(diào)制電路提供一可變電壓；該可變電壓跟隨場(chǎng)強(qiáng)變化而變化，場(chǎng)強(qiáng)增大時(shí)，該可變電壓也增高，場(chǎng)強(qiáng)降低時(shí)，可變電壓也降低；且在大場(chǎng)強(qiáng)時(shí)能控制負(fù)載調(diào)制電路導(dǎo)通，完成負(fù)載調(diào)制。
2.如權(quán)利要求1所述的負(fù)載調(diào)制模塊，其特征在于: 所述耦合電路，由第一電感，第二電感和一電容組成，所述電容并聯(lián)在第二電感的兩端；輸入信號(hào)通過(guò)第一電感和第二電感耦合到射頻識(shí)別卡片端，與所述電容發(fā)生諧振。
3.如權(quán)利要求1或2所述的負(fù)載調(diào)制模塊，其特征在于: 所述負(fù)載調(diào)制電路由第一 NMOS晶體管、第二 NMOS晶體管和第二 NMOS晶體管，第一PMOS晶體管，第一反相器和第二反相器組成； 第一 NMOS晶體管的漏極與耦合電路的第二電感的一端相連接，該連接的節(jié)點(diǎn)作為天線的一連接端設(shè)為ANTl端；第二 NMOS晶體管的漏極與耦合電路的第二電感的另一端相連接，該連接的節(jié)點(diǎn)作為天線的另一連接端設(shè)為ANT2端；第一 NMOS晶體管的源極與第二NMOS晶體管的源極接地；第一 NMOS晶體管的柵極與第二 NMOS晶體管的柵極相連接，其連接的節(jié)點(diǎn)設(shè)為A ; 第一反相器的輸出端與第二反相器的輸入端相連接，第二反相器的輸出端與第一 PMOS晶體管的柵極相連接；第一反相器的輸入端作為負(fù)載調(diào)制電路的負(fù)載調(diào)制信號(hào)端輸入負(fù)載調(diào)制信號(hào)DIN，并與第三NMOS晶體管的柵極相連接；第一 PMOS晶體管的源極作為輸入可變電壓端輸入可變電壓VLIM，第三NMOS晶體管的源極接地；第一 PMOS晶體管的漏極與第三NMOS晶體管的漏極與節(jié)點(diǎn)A相連接。
4.如權(quán)利要求3所述的負(fù)載調(diào)制模塊，其特征在于: 所述限幅電路由第四NMOS晶體管?第十NMOS晶體管，以及一電阻組成； 第四NMOS晶體管的柵極和漏極與所述ANTl端相連接，第五NMOS晶體管的柵極和漏極與所述ANT2端相連接，第四NMOS晶體管的源極與第五NMOS晶體管的源極相連接，其連接的節(jié)點(diǎn)設(shè)為B ； 第六NMOS晶體管的源極、第九NMOS晶體管的源極和第十NMOS晶體管的漏極與所述B點(diǎn)相連接；第六NMOS晶體管的柵極和漏極與第七NMOS晶體管的源極相連接，第七NMOS晶體管的柵極和漏極與第八NMOS晶體管的源極相連接，第八NMOS晶體管的柵極和漏極接地； 第九NMOS晶體管的柵極與第六NMOS晶體管的柵極相連接，第九NMOS晶體管的漏極與所述電阻的一端相連接，該電阻的另一端接地；第九NMOS晶體管的漏極與所述電阻相連接的節(jié)點(diǎn)作為可變電壓的輸出端，輸出可變電壓VLIM ; 第十NMOS晶體管的柵極與可變電壓VLIM的輸出端相連接，其源極接地。
5.如權(quán)利要求1所述的負(fù)載調(diào)制模塊，其特征在于: 所述限幅電路由第四NMOS晶體管?第十NMOS晶體管，以及一電阻組成； 第四NMOS晶體管的柵極和漏極與所述ANTl端相連接，第五NMOS晶體管的柵極和漏極與所述ANT2端相連接，第四NMOS晶體管的源極與第五NMOS晶體管的源極相連接，其連接的節(jié)點(diǎn)設(shè)為B ； 第六NMOS晶體管的源極、第九NMOS晶體管的源極和第十NMOS晶體管的漏極與所述B點(diǎn)相連接；第六NMOS晶體管的柵極和漏極與第七NMOS晶體管的源極相連接，第七NMOS晶體管的柵極和漏極與第八NMOS晶體管的源極相連接，第八NMOS晶體管的柵極和漏極接地； 第九NMOS晶體管的柵極與第六NMOS晶體管的柵極相連接，第九NMOS晶體管的漏極與所述電阻的一端相連接，該電阻的另一端接地；第九NMOS晶體管的漏極與所述電阻相連接的節(jié)點(diǎn)作為可變電壓的輸出端，輸出可變電壓VLIM ; 第十NMOS晶體管的柵極與可變電壓VLIM的輸出端相連接，其源極接地。
【文檔編號(hào)】G06K7/00GK104518735SQ201310447401
【公開(kāi)日】2015年4月15日 申請(qǐng)日期:2013年9月26日 優(yōu)先權(quán)日:2013年9月26日
【發(fā)明者】傅志軍, 馬和良 申請(qǐng)人:上海華虹集成電路有限責(zé)任公司