半導(dǎo)體結(jié)構(gòu)及其制造方法、硬件描述語言設(shè)計(jì)結(jié)構(gòu)的制作方法
【專利摘要】本文公開了一種半導(dǎo)體結(jié)構(gòu)及其制造方法、硬件描述語言設(shè)計(jì)結(jié)構(gòu)，具體公開了形成在半導(dǎo)體材料上的穿透硅過孔(TSV)和接觸體、制造方法以及設(shè)計(jì)結(jié)構(gòu)。該方法包括在形成于基板上的電介質(zhì)材料中形成接觸孔。該方法還包括在基板中以及穿過電介質(zhì)材料形成過孔。該方法還包括利用沉積技術(shù)使接觸孔和電介質(zhì)材料具有金屬襯墊，所述沉積技術(shù)將避免襯墊在形成于基板中的過孔中形成。該方法還包括用金屬填充接觸孔和過孔，使得金屬形成在接觸孔中的襯墊上或者在基板上直接形成在過孔中。
【專利說明】半導(dǎo)體結(jié)構(gòu)及其制造方法、硬件描述語言設(shè)計(jì)結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)，更具體地，涉及在半導(dǎo)體材料上形成的穿透硅過孔(TSV)和接觸體、制造方法以及設(shè)計(jì)結(jié)構(gòu)。
【背景技術(shù)】
[0002]穿透硅過孔(TSV)用于眾多應(yīng)用，包括用于RF器件的低電感接地連接。典型地，TSV由與基板電絕緣的鎢或銅填充。在這些工藝中，利用TiN襯墊，基板與鎢絕緣，以避免TSV內(nèi)的硅的退化。眾所周知，硅的退化導(dǎo)致基板的破裂以及斷裂強(qiáng)度(fracturestrength)降低。
[0003]與銅填充的TSV相比，鎢填充的TSV具有許多優(yōu)點(diǎn)。例如，鎢可通過化學(xué)氣相沉積(CVD)而沉積，因此易于填充高深寬比(aspect ratio)的過孔。但是,與銅相比,鶴的缺點(diǎn)在于彈性模量高。鎢填充的TSV與銅填充的TSV相比，高彈性模量繼而導(dǎo)致硅中的更高應(yīng)力。因而，與銅填充的TSV相比，鎢填充的TSV的晶片破裂和裸芯破裂的風(fēng)險(xiǎn)更高。
[0004]例如，圖1表示不同構(gòu)造的晶片的斷裂強(qiáng)度。更確切地，圖1表示沒有TSV以及在另外的工藝中的硅晶片的斷裂強(qiáng)度。例如，點(diǎn)“A”處所示的斷裂強(qiáng)度代表沒有TSV的硅晶片。另一方面，點(diǎn)“B”代表具有刻蝕進(jìn)入基板中的TSV的晶片的斷裂強(qiáng)度。如圖所示，與沒有TSV的硅晶片相比，點(diǎn)“B”在強(qiáng)度方面展現(xiàn)出大約50%的減少。點(diǎn)“C”、“D”、“E”代表填充鎢的晶片柱(wafer post)的斷裂強(qiáng)度。這里，又一次地，點(diǎn)“C”、“D”和“E”處的斷裂強(qiáng)度甚至比點(diǎn)“B”更低。如點(diǎn)“F”所示，變少以后，晶片又重新獲得一些強(qiáng)度。雖然晶片重新獲得一些斷裂強(qiáng)度，但是它永遠(yuǎn)不會(huì)展現(xiàn)出與點(diǎn)“A”處所示相同的強(qiáng)度，而且勉強(qiáng)大于點(diǎn)“B”處。因此，如該曲線圖所示，通過具有TSV，斷裂強(qiáng)度大大減小，而通過利用傳統(tǒng)的鎢填充工藝，斷裂強(qiáng)度甚至被進(jìn)一步減小。
[0005]因此，在本領(lǐng)域中需要克服上文所述的不足和限制。

【發(fā)明內(nèi)容】

[0006]在本發(fā)明的一方面，一種方法包括在形成于基板上的電介質(zhì)材料中形成接觸孔。所述方法還包括形成在基板中且穿過電介質(zhì)材料的過孔。所述方法還包括利用沉積技術(shù)使接觸孔和電介質(zhì)材料具有金屬襯墊，所述沉積技術(shù)將避免襯墊形成在基板中形成的過孔中。該方法還包括用金屬填充接觸孔和過孔，使得金屬形成在接觸孔中的襯墊上并且在基板上直接形成在過孔中。
[0007]在本發(fā)明的另一方面，所述方法包括在形成于基板上的電介質(zhì)材料中形成接觸孔。所述方法還包括形成在基板中且穿過電介質(zhì)材料的過孔，其中過孔以星形圖案形成。該方法還包括至少使接觸孔具有金屬襯墊。該方法還包括用金屬填充接觸孔和過孔，使得金屬形成在接觸孔中的襯墊上。
[0008]在本發(fā)明的一方面，結(jié)構(gòu)包括設(shè)在基板中的穿透硅過孔，其包括直接沉積在基板上的金屬。該結(jié)構(gòu)還包括接觸體，所述接觸體設(shè)在基板頂部上的電介質(zhì)層中并且包括金屬襯墊和直接形成在金屬襯墊上的金屬。
[0009]在本發(fā)明的另一方面，提出一種有形地包含在機(jī)器可讀存儲(chǔ)介質(zhì)中的設(shè)計(jì)結(jié)構(gòu)，用于設(shè)計(jì)、制造或測(cè)試集成電路。所述設(shè)計(jì)結(jié)構(gòu)包括本發(fā)明的結(jié)構(gòu)。在另外的實(shí)施例中，編碼在機(jī)器可讀數(shù)據(jù)存儲(chǔ)介質(zhì)中的硬件描述語言(HDL)設(shè)計(jì)結(jié)構(gòu)包括單元(element)，當(dāng)該單元在計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)中被處理時(shí)，該單元產(chǎn)生本發(fā)明的穿透硅過孔晶片和/或接觸體的機(jī)器可執(zhí)行表示。在另外的實(shí)施例中，提出一種在計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)中用于產(chǎn)生穿透硅過孔晶片的功能設(shè)計(jì)模型的方法。該方法包括產(chǎn)生本發(fā)明的穿透硅過孔晶片的功能表
/Jn o
[0010]具體地，在本發(fā)明的另一方面，硬件描述語言(HDL)設(shè)計(jì)結(jié)構(gòu)有形地存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中。所述HDL設(shè)計(jì)結(jié)構(gòu)包括單元,當(dāng)所述單元在計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)中被處理時(shí)，該單元產(chǎn)生半導(dǎo)體器件的機(jī)器可執(zhí)行表示，其被執(zhí)行用于設(shè)計(jì)、制造或測(cè)試半導(dǎo)體器件。所述HDL設(shè)計(jì)結(jié)構(gòu)包括:穿透硅過孔，所述穿透硅過孔設(shè)在基板中且包括直接沉積在基板上的金屬；以及接觸體，所述接觸體設(shè)在基板頂部上的電介質(zhì)層中，并且包括金屬襯墊和直接形成在金屬襯墊上的金屬。
【專利附圖】

【附圖說明】
[0011]通過本發(fā)明的示例實(shí)施例的非限制性示例，參考標(biāo)出的多張附圖，在以下的詳細(xì)說明中詳細(xì)描述本發(fā)明。
[0012]圖1表示在傳統(tǒng)的穿透硅過孔中的晶片斷裂強(qiáng)度的曲線圖；
[0013]圖2-5表示根據(jù)本發(fā)明各方面的工藝步驟和各自的結(jié)構(gòu)；
[0014]圖6a和6b表示根據(jù)本發(fā)明各方面的用于穿透硅過孔(TSV)和各制造工藝的替代圖案；
[0015]圖7表示根據(jù)本發(fā)明制造的結(jié)構(gòu)和其它結(jié)構(gòu)的斷裂強(qiáng)度的對(duì)比曲線圖；以及
[0016]圖8表示用在半導(dǎo)體設(shè)計(jì)、制造和/或測(cè)試中的設(shè)計(jì)過程的流程圖。
【具體實(shí)施方式】
[0017]本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)，更具體地，涉及穿透硅過孔(TSV)和形成在半導(dǎo)體材料上的接觸體、制造方法以及設(shè)計(jì)結(jié)構(gòu)。在更加確切的實(shí)施例中，通過使用選擇性襯墊沉積工藝，用例如難熔金屬形成接觸體。在實(shí)施例中，由于本發(fā)明執(zhí)行選擇性襯墊沉積工藝，TSV將完全沒有或基本上沒有這種襯墊金屬。在實(shí)施例中，選擇性襯墊沉積工藝是例如金屬濺射技術(shù)。在可替代的實(shí)施例中，TSV可以形成在星形構(gòu)造中，具有襯墊或沒有任何襯墊材料。有利的是，在任一種TSV實(shí)施中，TSV將表現(xiàn)出增加的斷裂強(qiáng)度。
[0018]在更加確切的實(shí)施例中，本發(fā)明改善了具有鎢填充的TSV的硅的斷裂強(qiáng)度。選擇性襯墊技術(shù)可被用來在接觸孔中形成襯墊(liner)。例如，濺射的Ti/W襯墊或其它難熔金屬可在接觸孔中沉積到相當(dāng)大的厚度(> IOnm)(例如，用于形成接觸體)，從而提供低接觸電阻。但是，對(duì)于TSV來說，由于用來形成TSV的過孔的尺寸，Ti/W襯墊或其它難熔金屬的厚度是微不足道的，例如<< 10nm。
[0019]在實(shí)施例中，接觸體與TSV的襯墊的比是10: I或者更大。這是因?yàn)槔缃佑|孔和(TSV的)過孔的尺寸(例如深度和寬度)，以及選擇性襯墊沉積工藝。在實(shí)施例中，鎢或其它填充金屬可直接沉積在過孔中的硅上，形成TSV。鎢(或在此所述的其它金屬填充材料)對(duì)于硅的粘附力遠(yuǎn)高于CVD TiN(或其它襯墊材料)對(duì)于硅的粘附力。因此，根據(jù)本發(fā)明的制造工藝所形成的結(jié)構(gòu)將展現(xiàn)出用于裂紋成核(crack nucleation)(在TSV中的金屬-硅界面處)的增加的臨界應(yīng)力，導(dǎo)致更高的斷裂強(qiáng)度。在可替代的實(shí)施例中，可以星形布圖圖案化TSV，這減少了與其它金屬填料鎢相鄰的硅(或其它半導(dǎo)體材料)中的應(yīng)力，導(dǎo)致裂紋生長(zhǎng)的驅(qū)動(dòng)力(driving force)更小。
[0020]圖2表示根據(jù)本發(fā)明各方面的工藝步驟和各自的中間結(jié)構(gòu)。特別地，結(jié)構(gòu)5包括基板10。在實(shí)施例中，基板10可以是任何半導(dǎo)體基板，例如硅(Si)、SiGe、砷化鎵(GaAs)等。在實(shí)施例中，淺溝槽隔離(STI)結(jié)構(gòu)15形成在基板10中，處于有源或無源器件20之間。在實(shí)施例中，可用傳統(tǒng)的光刻、刻蝕和沉積工藝，用氧化物形成STI結(jié)構(gòu)15。例如，抗蝕劑可形成在基板10上并且暴露于光下從而形成圖案(開口)。然后可執(zhí)行反應(yīng)離子刻蝕(RIE)，從而在基板10中形成溝槽。那么，利用諸如化學(xué)氣相沉積(CVD)的傳統(tǒng)的沉積工藝，溝槽可由諸如氧化物的絕緣材料填充。形成在基板10的表面上的任何多余的氧化物可利用例如化學(xué)機(jī)械拋光(CMP)而被去除掉。通過利用本領(lǐng)域普通技術(shù)人員熟知因而無需在此進(jìn)一步解釋的傳統(tǒng)的器件形成工藝，器件20可被形成在基板10上。例如，器件20可以是全部使用傳統(tǒng)工藝形成的場(chǎng)效應(yīng)晶體管(FET)、雙極晶體管等。
[0021]仍參考圖2，電介質(zhì)材料25可形成于包括STI結(jié)構(gòu)15的基板10和器件20之上。電介質(zhì)材料25可以是任何接觸電介質(zhì)材料，例如氧化物或其它絕緣材料。利用傳統(tǒng)的沉積工藝(例如CVD)可形成電介質(zhì)材料25。在實(shí)施例中，利用例如CMP的傳統(tǒng)工藝，電介質(zhì)材料25可被平坦化。接觸孔30可形成在電介質(zhì)材料25中，用以使一個(gè)或多個(gè)器件20暴露。在實(shí)施例中，使用傳統(tǒng)的光刻和刻蝕(RIE)工藝形成接觸孔30。在實(shí)施例中，接觸孔30的直徑可以是大約0.2微米至I微米，深度可以是大約0.5微米至大約I微米。
[0022]通過掩蔽器件20，過孔(例如通孔)35可利用光刻和刻蝕(RIE)工藝形成在基板10中。在實(shí)施例中，用于過孔35的形成的刻蝕工藝可以是Bosch工藝(也稱作脈沖或時(shí)分多路復(fù)用刻蝕(pulsed or time-multiplexed etching))。在實(shí)施例中，利用兩步驟掩蔽工藝，電介質(zhì)材料25和基板10可分別被刻蝕以形成過孔35。在另外的實(shí)施例中，過孔35可通過使用例如SF6的幾乎各向同性等離子體刻蝕的交替和重復(fù)標(biāo)準(zhǔn)(alternated andrepeating standard)、接著通過例如C4F8 (八氟環(huán)丁燒)的化學(xué)惰性鈍化層的沉積而形成。在實(shí)施例中，例如，過孔35可形成為具有大約50微米或更大的深度、10微米或更小的寬度。舉例來說，過孔的深度可以大約是150微米。過孔35形成后，利用例如傳統(tǒng)的氧灰化技術(shù)(oxygen ashing technique)，可去除掩模。
[0023]在圖3中，襯墊40形成在電介質(zhì)材料25的暴露的表面和暴露的器件20之上。例如，襯墊40可形成在接觸孔30中、器件20之上以及電介質(zhì)材料25的表面上。在實(shí)施例中，通過濺射沉積技術(shù)形成襯墊40。這樣，襯墊40將不會(huì)形成在過孔35 (至少在下面幾微米深)之中。在實(shí)施例中，襯墊40是難熔金屬。在更確切的實(shí)施例中，舉幾種材料來說，襯墊是鈦、鈦鎢(TiW)或其合金，或者氮化鈦(TiN)。襯墊40可具有大約IOnm至大約50nm的厚度；但是，本發(fā)明也設(shè)想其它厚度。
[0024]在實(shí)施例中，例如濺射工藝的選擇性襯墊沉積工藝在接觸孔30中定時(shí)形成大約IOnm的襯墊。有利的是，由于過孔35的深度和寬度，襯墊40將不會(huì)形成在過孔35中的基板10上。在實(shí)施例中，接觸孔30與過孔35中的襯墊材料的比為10比I或更大。這是由例如接觸孔30和過孔35 二者的尺寸(例如，深度和寬度)以及襯墊的選擇性沉積工藝的結(jié)合導(dǎo)致的。
[0025]在圖4中，接觸孔30和過孔35同時(shí)填充有根據(jù)本發(fā)明各方面的材料45。在特定實(shí)施例中，使用CVD工藝，接觸孔30和過孔35填充有鎢。在鎢沉積之后，利用傳統(tǒng)的CMP工藝，可從電介質(zhì)材料25的頂面去除襯墊40和任何剩余材料(材料45)。在實(shí)施例中，有利的是，例如鎢的填充材料45可被直接沉積在過孔35內(nèi)的硅或其它半導(dǎo)體材料上以形成TSV0這樣，與傳統(tǒng)的有襯墊的TSV結(jié)構(gòu)相比，鎢(或其它金屬填充材料)對(duì)于硅或其它半導(dǎo)體材料的粘附力大大提高。提高的粘附特性繼而增加了裂紋成核(在TSV中的金屬-硅界面處)的臨界應(yīng)力，導(dǎo)致更高的斷裂強(qiáng)度。
[0026]圖5表示根據(jù)本發(fā)明各方面的另外的工藝步驟和各自的結(jié)構(gòu)。如圖5中所示，基板(晶片)10的后側(cè)經(jīng)歷研磨或其它去除處理以使過孔35 (現(xiàn)形成為TSV 47)內(nèi)的材料45暴露。金屬鍍膜50形成在基板10的后側(cè)上，與TSV 47接觸。利用導(dǎo)電粘合劑，將裸芯附連至基板55，形成了與金屬鍍膜50的電連接。此外，使用傳統(tǒng)工藝，另外的結(jié)構(gòu)、器件和/或金屬鍍層可形成在電介質(zhì)層25之上,大體上用附圖標(biāo)記60來表不。引線65可在基板55和器件/結(jié)構(gòu)60之間被連接。
[0027]圖6a和6b是根據(jù)本發(fā)明各方面所制造的替代的TSV結(jié)構(gòu)。在圖6a和6b中，TSV結(jié)構(gòu)包括星形構(gòu)造。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解的是，圖6a和6b中所示的星形構(gòu)造是這種構(gòu)造的示例性的例子，這不應(yīng)被當(dāng)做本發(fā)明的限制特征。例如，TSV結(jié)構(gòu)可包括比圖6a和6b中所示更多或更少的分支(leg)，而不脫離本發(fā)明的范圍。圖6a和6b所示的實(shí)施例可結(jié)合例如圖1至5中所示的實(shí)施例使用。
[0028]在實(shí)施例中，利用傳統(tǒng)的光刻、刻蝕和沉積技術(shù)可制造圖6a和6b所示的TSV結(jié)構(gòu)。圖6a和6b的TSV結(jié)構(gòu)可用在此所述的任何合適的襯墊材料作襯墊，或者可以沒有襯墊。在實(shí)施例中，襯墊可通過傳統(tǒng)的CVD工藝形成。在另外的實(shí)施例中，圖6a和6b所示的TSV結(jié)構(gòu)可填充有任何合適的金屬或金屬合金。例如，TSV結(jié)構(gòu)可由任何適合使用的難熔金屬(例如鎢或銅等)形成。
[0029]在圖6a中，TSV結(jié)構(gòu)100包括單個(gè)分支IOOa以及圍繞分支IOOa的六個(gè)分支100b，從而形成星形構(gòu)造。在實(shí)施例中，每個(gè)分支IOOaUOOb之間的最小間距可大約為5微米；但本發(fā)明設(shè)想從大約2微米至大約10微米的間距。在實(shí)施例中，還設(shè)想大約10微米的間距，但是考慮到這樣的間距將會(huì)需要額外的芯片空間。在另外的實(shí)施例中，如本領(lǐng)域普通技術(shù)人員所理解的，間距也可以起填充材料的作用。
[0030]在另外的實(shí)施例中，每個(gè)分支IOOaUOOb的寬度在從大約I微米至大約10微米的范圍中，優(yōu)選的是大約3微米。應(yīng)當(dāng)理解的是，出于刻蝕終止的考慮，例如，為確保所有分支有相同或基本相同的深度，具有相同長(zhǎng)度的各個(gè)分支優(yōu)選地具有相同的寬度。因此，在圖6a所示的實(shí)例中，由于分支IOOa的長(zhǎng)度較大，分支IOOa的寬度可比其余的分支IOOb略小，從而確保對(duì)于每個(gè)分支100a、100b，刻蝕深度保持相同。例如，單個(gè)分支IOOa(較長(zhǎng)的分支)可具有2.8微米的寬度；而其它較短的分支IOOb可具有大約3微米的寬度。這樣，所有的分支IOOaUOOb會(huì)具有相同的刻蝕深度。
[0031]圖6b表示圖6a的TSV結(jié)構(gòu)的變體。更確切地說，在圖6b的TSV結(jié)構(gòu)100’中，單個(gè)分支被分成兩個(gè)分支100a’和100a”。TSV結(jié)構(gòu)100’還包括圍繞分支100a’和100a”的六個(gè)分支100b，以形成星形構(gòu)造。在實(shí)施例中，兩個(gè)分支100a’和100a”可基本上具有相同的長(zhǎng)度和寬度，與分支IOOb—樣。因此，在該構(gòu)造中，刻蝕深度也將是相同或基本相同的。如圖6b中所示，每個(gè)分支100a’和100a”與IOOb之間的最小間距可以是約5微米；但本發(fā)明還設(shè)想了大約2微米至大約10微米(以及更大)的間距。此外，每個(gè)分支100a’、100a”和IOOb的寬度在從I微米至10微米的范圍中，優(yōu)選約為3微米。例如，分支100a’、100a”和IOOb可各具有大約3微米的寬度。
[0032]圖7表示TSV星形構(gòu)造和其它圖案化結(jié)構(gòu)的斷裂強(qiáng)度的對(duì)比曲線圖。在圖7中，左側(cè)I軸代表強(qiáng)度(MPa)，右側(cè)y軸代表面積(y m2)，X軸代表不同的TSV圖案。如圖7中所示，如本領(lǐng)域技術(shù)人員會(huì)了解的那樣，不同的圖案包括:環(huán)形、星形、16個(gè)圓圈(lecircles)、5個(gè)短條(5short bar)、方平組織(basket weave)、2個(gè)寬條(2bar wide)、5個(gè)波形曲線(squiggle)、2 個(gè)窄條(2bar narrow) >5bar 4、5bar 2、5bar 3 以及網(wǎng)格圖案。如代表性的曲線圖中所示，菱形代表金屬填充面積，圓形代表襯有TiN的TSV，方形代表襯有TiW的TSV0可以從如圖7所示的結(jié)果看出，本發(fā)明的星形構(gòu)造提供了用于TiN襯墊和TiW襯墊的顯著提高的斷裂強(qiáng)度，同時(shí)也提供較小的金屬面積。很重要的是，較高的金屬面積導(dǎo)致相對(duì)低的電阻和電感。因此，可以使斷裂強(qiáng)度最大化，同時(shí)可提供最高的金屬面積(即，為了低電感和低電阻)。對(duì)于導(dǎo)致高斷裂強(qiáng)度的設(shè)計(jì)來說，星形設(shè)計(jì)具有最高的金屬面積。
[0033]圖8是在半導(dǎo)體設(shè)計(jì)、制造和/或測(cè)試中使用的設(shè)計(jì)過程的流程圖。圖8示出了例如在半導(dǎo)體IC邏輯設(shè)計(jì)、仿真、測(cè)試、布圖和制造中使用的示例性設(shè)計(jì)流程900的方塊圖。設(shè)計(jì)流程900包括用于處理設(shè)計(jì)結(jié)構(gòu)或器件以產(chǎn)生上述以及圖2至圖5，圖6a和圖6b中示出的設(shè)計(jì)結(jié)構(gòu)和/或器件的邏輯上或其他功能上等同表示的過程、機(jī)器和/或機(jī)制。由設(shè)計(jì)流程900處理和/或產(chǎn)生的設(shè)計(jì)結(jié)構(gòu)可以在機(jī)器可讀傳輸或存儲(chǔ)介質(zhì)上被編碼以包括數(shù)據(jù)和/或指令，所述數(shù)據(jù)和/或指令在數(shù)據(jù)處理系統(tǒng)上被執(zhí)行或以其他方式被處理時(shí)，產(chǎn)生硬件組件、電路、器件或系統(tǒng)的邏輯上、結(jié)構(gòu)上、機(jī)械上或其他功能上的等效表示。機(jī)器包括但不限于用于IC設(shè)計(jì)過程(例如設(shè)計(jì)、制造或仿真電路、組件、器件或系統(tǒng))的任何機(jī)器。例如，機(jī)器可以包括:用于產(chǎn)生掩模的光刻機(jī)、機(jī)器和/或設(shè)備(例如電子束直寫儀)、用于仿真設(shè)計(jì)結(jié)構(gòu)的計(jì)算機(jī)或設(shè)備、用于制造或測(cè)試過程的任何裝置，或用于將所述設(shè)計(jì)結(jié)構(gòu)的功能上的等效表示編程到任何介質(zhì)中的任何機(jī)器(例如，用于對(duì)可編程門陣列進(jìn)行編程的機(jī)器)。
[0034]設(shè)計(jì)流程900可隨被設(shè)計(jì)的表示類型而不同。例如，用于構(gòu)建專用IC(ASIC)的設(shè)計(jì)流程900可能不同于用于設(shè)計(jì)標(biāo)準(zhǔn)組件的設(shè)計(jì)流程900，或不同于用于將設(shè)計(jì)實(shí)例化到可編程陣列(例如，由Altera⑧Inc.或Xilinx:(§) Inc.提供的可編程門陣列(PGA)或現(xiàn)場(chǎng)可編程門陣列(FPGA))中的設(shè)計(jì)流程900。
[0035]圖8示出了多個(gè)此類設(shè)計(jì)結(jié)構(gòu)，其中包括優(yōu)選地由設(shè)計(jì)過程910處理的輸入設(shè)計(jì)結(jié)構(gòu)920。設(shè)計(jì)結(jié)構(gòu)920可以是由設(shè)計(jì)過程910生成和處理以產(chǎn)生硬件器件的邏輯上等同的功能表示的邏輯仿真設(shè)計(jì)結(jié)構(gòu)。設(shè)計(jì)結(jié)構(gòu)920還可以或備選地包括數(shù)據(jù)和/或程序指令，所述數(shù)據(jù)和/或程序指令在由設(shè)計(jì)過程910處理時(shí)，生成硬件器件的物理結(jié)構(gòu)的功能表示。無論表示功能和/或結(jié)構(gòu)設(shè)計(jì)特性，均可以使用例如由核心開發(fā)人員/設(shè)計(jì)人員實(shí)施的電子計(jì)算機(jī)輔助設(shè)計(jì)(ECAD)生成設(shè)計(jì)結(jié)構(gòu)920。當(dāng)編碼在機(jī)器可讀數(shù)據(jù)傳輸、門陣列或存儲(chǔ)介質(zhì)上時(shí)，設(shè)計(jì)結(jié)構(gòu)920可以由設(shè)計(jì)過程910內(nèi)的一個(gè)或多個(gè)硬件和/或軟件模塊訪問和處理以仿真或以其他方式在功能上表示例如圖2至圖5，圖6a和圖6b中示出的那些電子組件、電路、電子或邏輯模塊、裝置、器件或系統(tǒng)。因此，設(shè)計(jì)結(jié)構(gòu)920可以包括文件或其他數(shù)據(jù)結(jié)構(gòu)，其中包括人類和/或機(jī)器可讀源代碼、編譯結(jié)構(gòu)和計(jì)算機(jī)可執(zhí)行代碼結(jié)構(gòu)，當(dāng)所述文件或其他數(shù)據(jù)結(jié)構(gòu)由設(shè)計(jì)或仿真數(shù)據(jù)處理系統(tǒng)處理時(shí)，在功能上仿真或以其他方式表示電路或其他級(jí)別的硬件邏輯設(shè)計(jì)。此類數(shù)據(jù)結(jié)構(gòu)可以包括硬件描述語言(HDL)設(shè)計(jì)實(shí)體或遵循和/或兼容低級(jí)HDL設(shè)計(jì)語言(例如Verilog和VHDL)和/或高級(jí)設(shè)計(jì)語言(例如C或C++)的其他數(shù)據(jù)結(jié)構(gòu)。
[0036]設(shè)計(jì)過程910優(yōu)選地采用和結(jié)合硬件和/或軟件模塊，所述模塊用于合成、轉(zhuǎn)換或以其他方式處理圖2至圖5，圖6a和圖6b中示出的組件、電路、器件或邏輯結(jié)構(gòu)的設(shè)計(jì)/仿真功能等同物以生成可以包含設(shè)計(jì)結(jié)構(gòu)(例如設(shè)計(jì)結(jié)構(gòu)920)的網(wǎng)表980。網(wǎng)表980例如可以包括編譯或以其他方式處理的數(shù)據(jù)結(jié)構(gòu)，所述數(shù)據(jù)結(jié)構(gòu)表示描述與集成電路設(shè)計(jì)中的其他元件和電路的連接的引線、分離組件、邏輯門、控制電路、I/O設(shè)備、模型等的列表。網(wǎng)表980可以使用迭代過程合成，其中網(wǎng)表980被重新合成一次或多次，具體取決于器件的設(shè)計(jì)規(guī)范和參數(shù)。對(duì)于在此所述的其他設(shè)計(jì)結(jié)構(gòu)類型，網(wǎng)表980可以記錄在機(jī)器可讀數(shù)據(jù)存儲(chǔ)介質(zhì)上或編程到可編程門陣列中。所述介質(zhì)可以是非易失性存儲(chǔ)介質(zhì)，例如磁或光盤驅(qū)動(dòng)器、可編程門陣列、壓縮閃存或其他閃存。附加地或替代地，所述介質(zhì)可以是可在其上經(jīng)由因特網(wǎng)或其他適合聯(lián)網(wǎng)手段傳輸和中間存儲(chǔ)數(shù)據(jù)包的系統(tǒng)或高速緩沖存儲(chǔ)器、緩沖器空間或?qū)щ娀蚬鈱?dǎo)器件和材料。
[0037]設(shè)計(jì)過程910可以包括用于處理包括網(wǎng)表980在內(nèi)的各種輸入數(shù)據(jù)結(jié)構(gòu)類型的硬件和軟件模塊。此類數(shù)據(jù)結(jié)構(gòu)類型例如可以駐留在庫(kù)元件930內(nèi)并包括一組常用元件、電路和器件，其中包括給定制造技術(shù)(例如，不同的技術(shù)節(jié)點(diǎn)，32納米、45納米、90納米等)的模型、布圖和符號(hào)表示。所述數(shù)據(jù)結(jié)構(gòu)類型還可包括設(shè)計(jì)規(guī)范940、特征數(shù)據(jù)950、檢驗(yàn)數(shù)據(jù)960、設(shè)計(jì)規(guī)則970和測(cè)試數(shù)據(jù)文件985，其可以包括輸入測(cè)試模式、輸出測(cè)試結(jié)果和其他測(cè)試信息。設(shè)計(jì)過程910還可例如包括標(biāo)準(zhǔn)機(jī)械設(shè)計(jì)過程，例如用于諸如鑄造、成型和模壓成形等操作的應(yīng)力分析、熱分析、機(jī)械事件仿真、過程仿真。機(jī)械設(shè)計(jì)領(lǐng)域的普通技術(shù)人員可以在不偏離本發(fā)明的范圍和精神的情況下理解在設(shè)計(jì)過程910中使用的可能機(jī)械設(shè)計(jì)工具和應(yīng)用的范圍。設(shè)計(jì)過程910還可包括用于執(zhí)行諸如定時(shí)分析、檢驗(yàn)、設(shè)計(jì)規(guī)則檢查、布局和布線(place and route)操作之類的標(biāo)準(zhǔn)電路設(shè)計(jì)過程的模塊。
[0038]設(shè)計(jì)過程910采用和結(jié)合邏輯和物理設(shè)計(jì)工具(例如HDL編譯器)以及仿真建模工具以便與任何其他機(jī)械設(shè)計(jì)或數(shù)據(jù)(如果適用)一起處理設(shè)計(jì)結(jié)構(gòu)920連同示出的部分或全部支持?jǐn)?shù)據(jù)結(jié)構(gòu)，從而生成第二設(shè)計(jì)結(jié)構(gòu)990。
[0039]設(shè)計(jì)結(jié)構(gòu)990以用于機(jī)械設(shè)備和結(jié)構(gòu)的數(shù)據(jù)交換的數(shù)據(jù)格式(例如以IGES、DXF、Parasolid XT、JT、DRC或任何其他用于存儲(chǔ)或呈現(xiàn)此類機(jī)械設(shè)計(jì)結(jié)構(gòu)的適合格式)駐留在存儲(chǔ)介質(zhì)或可編程門陣列上。類似于設(shè)計(jì)結(jié)構(gòu)920，設(shè)計(jì)結(jié)構(gòu)990優(yōu)選地包括一個(gè)或多個(gè)文件、數(shù)據(jù)結(jié)構(gòu)或其他計(jì)算機(jī)編碼的數(shù)據(jù)或指令，它們駐留在傳輸或數(shù)據(jù)存儲(chǔ)介質(zhì)上，并且由ECAD系統(tǒng)處理時(shí)生成圖2至圖5，圖6a和圖6b中示出的本發(fā)明的一個(gè)或多個(gè)實(shí)施例的邏輯上或以其他方式在功能上等同的形式。在一個(gè)實(shí)施例中，設(shè)計(jì)結(jié)構(gòu)990可以包括在功能上仿真圖2至圖5，圖6a和圖6b中示出的器件的編譯后的可執(zhí)行HDL仿真模型。[0040]設(shè)計(jì)結(jié)構(gòu)990還可以采用用于集成電路的布圖數(shù)據(jù)交換的數(shù)據(jù)格式和/或符號(hào)數(shù)據(jù)格式(例如以GDSII (GDS2)、GLU OASIS、圖文件或任何其他用于存儲(chǔ)此類設(shè)計(jì)數(shù)據(jù)結(jié)構(gòu)的適合格式存儲(chǔ)的信息)。設(shè)計(jì)結(jié)構(gòu)990可以包括信息，例如符號(hào)數(shù)據(jù)、圖文件、測(cè)試數(shù)據(jù)文件、設(shè)計(jì)內(nèi)容文件、制造數(shù)據(jù)、布圖參數(shù)、引線、金屬級(jí)別、通孔、形狀、用于在整個(gè)生產(chǎn)線中路由的數(shù)據(jù)，以及制造商或其他設(shè)計(jì)人員/開發(fā)人員制造上述以及圖2至圖5，圖6a和圖6b中示出的器件或結(jié)構(gòu)所需的任何其他數(shù)據(jù)。設(shè)計(jì)結(jié)構(gòu)990然后可以繼續(xù)到階段995，例如，在階段995,設(shè)計(jì)結(jié)構(gòu)990:繼續(xù)到流片(tape-out),被發(fā)布到制造公司、被發(fā)布到掩模室(mask house)、被發(fā)送到其他設(shè)計(jì)室,被發(fā)回給客戶等。
[0041]上述方法用于集成電路芯片制造。制造者可以以未加工的晶片形式(即，作為具有多個(gè)未封裝芯片的單晶片)、作為裸芯片或以封裝的形式分發(fā)所得到的集成電路芯片。在后者的情況中，以單芯片封裝(例如，引線固定到母板的塑料載體或其他更高級(jí)別的載體)或多芯片封裝(例如，具有一個(gè)或兩個(gè)表面互連或掩埋互連的陶瓷載體)來安裝芯片。在任何情況下，所述芯片然后都作為(a)中間產(chǎn)品(如母板)或(b)最終產(chǎn)品的一部分與其他芯片、分離電路元件和/或其他信號(hào)處理裝置集成。最終產(chǎn)品可以是任何包括集成電路芯片的產(chǎn)品，范圍從玩具和其他低端應(yīng)用到具有顯示器、鍵盤或其他輸入設(shè)備及中央處理器的聞級(jí)計(jì)算機(jī)廣品。
[0042]出于示例目的給出了對(duì)本發(fā)明的各種實(shí)施例的描述，但所述描述并非旨在是窮舉的或限于所公開的各實(shí)施例。在不偏離所描述的實(shí)施例的范圍和精神的情況下，對(duì)于本領(lǐng)域的普通技術(shù)人員而言，許多修改和變化都將是顯而易見的。在此使用的術(shù)語的選擇是為了最佳地解釋各實(shí)施例的原理、實(shí)際應(yīng)用或?qū)κ袌?chǎng)中存在的技術(shù)的技術(shù)改進(jìn)，或者使本領(lǐng)域的其他普通技術(shù)人員能夠理解在此公開的各實(shí)施例。
【權(quán)利要求】
1.一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括:在形成于基板上的電介質(zhì)材料中形成接觸孔；形成在所述基板中且穿過所述電介質(zhì)材料的過孔；利用沉積技術(shù)使所述接觸孔和所述電介質(zhì)材料具有金屬襯墊，所述沉積技術(shù)將避免所述襯墊在形成于所述基板中的所述過孔中形成；以及用金屬填充所述接觸孔和所述過孔，使得所述金屬形成在所述接觸孔中的襯墊上以及在所述基板上直接形成在所述過孔中。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中所述金屬是鎢，并且同時(shí)填充所述接觸孔和所述過孔。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中，所述襯墊是難熔金屬。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中，所述難熔金屬是TiN。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中，所述難熔金屬是TiW。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中，所述接觸孔在寬度和深度上比所述過孔小。
7.根據(jù)權(quán)利要求6所 述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中，所述沉積技術(shù)包括金屬濺射工藝。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中，在所述接觸孔中的金屬與所述基板內(nèi)的過孔中的金屬的比是10: 1或更大。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中，所述過孔以星形圖案形成，并且所述金屬是銅。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，還包括將所述襯墊從所述電介質(zhì)材料的頂面去除。
11.一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括:在形成于基板上的電介質(zhì)材料中形成接觸孔；形成在所述基板中且穿過所述電介質(zhì)材料的過孔，其中所述過孔以星形圖案形成；使至少所述接觸孔具有金屬襯墊；以及用金屬填充所述接觸孔和所述過孔，使得所述金屬形成在所述接觸孔中的所述襯墊上。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)的制造方法，還包括使所述過孔具有所述金屬襯墊。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中，所述金屬是鎢。
14.根據(jù)權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中，還通過化學(xué)氣相沉積工藝使襯墊形成在所述過孔中。
15.根據(jù)權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中，所述過孔的所述星形圖案包括被多個(gè)其余分支圍繞的單個(gè)分支，其中所述單個(gè)分支比所述其余分支長(zhǎng)并且具有小于所述其余分支的寬度。
16.根據(jù)權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中，所述過孔的所述星形圖案包括具有基本相同的長(zhǎng)度和寬度的分支。
17.—種半導(dǎo)體結(jié)構(gòu)，包括:穿透硅過孔，所述穿透硅過孔設(shè)在基板中且包括直接沉積在所述基板上的金屬；和 接觸體，所述接觸體設(shè)在所述基板頂部上的電介質(zhì)層中且包括金屬襯墊和直接形成在所述金屬襯墊上的金屬。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中，所述穿透硅過孔包括比形成所述接觸體的接觸孔更深更寬的過孔。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體結(jié)構(gòu)，其中，所述穿透硅過孔實(shí)質(zhì)上沒有所述金屬襯墊。
20.根據(jù)權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中，所述穿透硅過孔是星形圖案，所述星形圖案包括彼此間隔最小間距的多個(gè)分支。
21.一種有形地存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中的硬件描述語言設(shè)計(jì)結(jié)構(gòu)，所述硬件描述語言設(shè)計(jì)結(jié)構(gòu)包括單元，當(dāng)該單元在計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)中被處理時(shí)，該單元產(chǎn)生半導(dǎo)體器件的機(jī)器可執(zhí)行表示，其被執(zhí)行用于設(shè)計(jì)、制造或測(cè)試所述半導(dǎo)體器件，其中所述硬件描述語言設(shè)計(jì)結(jié)構(gòu)包括: 穿透硅過孔，所述穿透硅過孔設(shè)在基板中且包括直接沉積在所述基板上的金屬；以及 接觸體，所述接觸體設(shè)在所述基板頂部上的電介質(zhì)層中且包括金屬襯墊和直接形成在所述金屬襯墊上的金屬。`
【文檔編號(hào)】G06F17/50GK103681474SQ201310447344
【公開日】2014年3月26日 申請(qǐng)日期:2013年9月25日 優(yōu)先權(quán)日:2012年9月25日
【發(fā)明者】J.P.甘比諾, C.E.盧斯, D.S.范斯萊特, B.C.韋布 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司