一種對海目標紅外成像識別裝置制造方法
【專利摘要】本發(fā)明公開了一種對海目標紅外成像識別裝置，包括：主處理板和顯示板，所述主處理板包括圖像收發(fā)模塊（101）、總線控制模塊、數(shù)字信號處理器模塊、圖像數(shù)據(jù)存儲模塊、通信接口模塊、非均勻性校正片上系統(tǒng)（SoC）、多級濾波專用集成電路（ASIC）、標記專用集成電路（ASIC），完成圖像的預(yù)處理和目標的識別與跟蹤，所述顯示板包括圖像收發(fā)模塊（102）、圖像實時顯示控制模塊、顯示數(shù)據(jù)存儲模塊。本發(fā)明有效地保證了動平臺上對海目標自動目標識別的實時性、穩(wěn)定性和可靠性，同時由于SoC/ASIC的運用，有效地降低了裝置的功耗。
【專利說明】一種對海目標紅外成像識別裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種圖像識別裝置，具體涉及一種對海目標紅外成像識別裝置，用于動平臺對海目標紅外成像識別與跟蹤。
【背景技術(shù)】
[0002]目標識別的流程一般為:先采集目標場景數(shù)據(jù)，然后對采集到的數(shù)據(jù)做預(yù)處理，以降低背景雜波，最后對預(yù)處理后的圖像進行目標檢測識別跟蹤。對于多元線陣或焦平面紅外成像，在預(yù)處理階段還必須進行非均勻性校正以消除各敏感元響應(yīng)曲線不一致對成像的影響。
[0003]在復(fù)雜海天背景中，有動態(tài)起伏的波浪，太陽亮帶，云層等干擾。而在遠距離紅外目標成像中，紅外傳感器接收到的目標強度較弱，目標主要表現(xiàn)為點目標或斑狀目標，沒有明顯的輪廓和結(jié)構(gòu)特征，可利用的信息主要為目標的灰度和運動信息。因此，海天背景下的紅外成像目標識別需要在背景雜波復(fù)雜且動態(tài)變化，圖像信噪比低的情況下，實現(xiàn)目標準確檢測和穩(wěn)定跟蹤。
[0004]目標識別的準確性主要集中在圖像預(yù)處理、背景抑制和目標檢測，目的是減少背景對目標的干擾。目前已有很多經(jīng)典的算法被廣泛使用，如用于圖像預(yù)處理的平滑、非均勻性校正、旋轉(zhuǎn)等，用于背景抑制的均值濾波、中值濾波、高斯濾波、形態(tài)學濾波、拉普拉斯算子等，用于目標檢測的最佳全局和自適應(yīng)門限算法、分水嶺算法、自適應(yīng)閾值方法、二值圖像中找輪廓線的方法、標記、中心矩、矩陣的最小特征值、Harris、邊緣周長、邊緣面積、角點檢測、方框濾波、Harr小波、霍夫變換、模板匹配、邊緣比較等。
[0005]目標跟蹤的穩(wěn)定性主要體現(xiàn)為在單目標場景中能夠穩(wěn)定跟蹤，在多目標場景中能夠不受其他目標的干擾。用于目標跟蹤的算法包括Canny算子、卡爾曼濾波、meanshift算法、仿射變換、透視變換等。
[0006]動平臺海天背景下實現(xiàn)紅外成像自動目標識別必須具有高計算能力和高靈活性并行結(jié)構(gòu)的處理機。處理機應(yīng)具有如下特點:(1)實時性。要求系統(tǒng)在高幀頻圖像輸入時，能夠在最小時延內(nèi)輸出結(jié)果。動平臺都具有一定的速度，做到實時的目標識別才能保證平臺在運動中對目標更精準的定位。保證實時性的途徑，一是要求算法能夠在盡可能短的時間內(nèi)處理完數(shù)據(jù)，二是減少數(shù)據(jù)在傳輸鏈路上的延時。(2)低功耗。要求系統(tǒng)在實現(xiàn)同樣的或更為復(fù)雜的算法時，降低系統(tǒng)的能耗。動平臺由于其運動特性，所能攜帶的電能量有限，需要盡可能降低能量消耗為更長的工作時間提供保障。降低功耗的一般方法為選擇低功耗的芯片，在滿足實時性的要求下降低系統(tǒng)處理頻率。(3)小型化。要求系統(tǒng)實現(xiàn)同樣或更多功能時，系統(tǒng)物理尺寸更小。動平臺通常都有體積限制，小型化意味著體積和重量更小，能夠為平臺節(jié)省更多空間。減小系統(tǒng)物理尺寸可根據(jù)要求選擇合適的芯片封裝，同時對芯片進行合理布局。(4)可擴展性。要求系統(tǒng)在功能和結(jié)構(gòu)上具備可擴展性，便于系統(tǒng)功能的升級。這就要求系統(tǒng)的設(shè)計具有較高的前瞻性，能夠在不改變當前系統(tǒng)結(jié)構(gòu)的情況下通過嵌入擴展處理單元實現(xiàn)性能的提升。[0007]現(xiàn)有技術(shù)還難以達到上述要求。傳統(tǒng)的圖像處理系統(tǒng)架構(gòu)主要是以FPGA和DSP為主的同構(gòu)設(shè)計。同構(gòu)設(shè)計便于使用且適合實現(xiàn)通用功能，但這些優(yōu)點以性能和效率為代價，在設(shè)計和使用過程中需要耗費更多的資源。DSP將承擔更多的算法處理任務(wù)，從而導(dǎo)致整體效率不高，功耗和實時性上達不到理想效果。

【發(fā)明內(nèi)容】

[0008]針對現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于提出一種對海目標紅外成像識別裝置，基于多DSP+多ASIC/SoC架構(gòu)的異構(gòu)設(shè)計，用于動平臺紅外成像對海目標自動識別裝置。
[0009]為了解決以上技術(shù)問題，本發(fā)明采用的技術(shù)方案如下:
[0010]一種對海目標紅外成像識別裝置，包括主處理板和顯示板，并且，所述主處理板包括第一圖像收發(fā)模塊(101)、總線控制模塊、數(shù)字信號處理器模塊、圖像數(shù)據(jù)存儲模塊、通信接口模塊、非均勻性校正片上系統(tǒng)、多級濾波專用集成電路、標記專用集成電路；所述顯示板包括第二圖像收發(fā)模塊(102)、圖像實時顯示控制模塊、顯示數(shù)據(jù)存儲模塊，其中，
[0011]所述第一圖像收發(fā)模塊(101)完成數(shù)據(jù)傳輸格式的轉(zhuǎn)換，將輸入低壓差分信號(LVDS)轉(zhuǎn)換為并行信號，將輸出并行信號轉(zhuǎn)換為低壓差分信號，再將低壓差分信號轉(zhuǎn)換為光信號，并將所述光信號發(fā)送到所述第二圖像收發(fā)模塊(102)；
[0012]所述總線控制模塊完成數(shù)據(jù)處理流程的控制，用于所述數(shù)字信號處理器模塊與所述非均勻性校正片上系統(tǒng)、多級濾波專用集成電路和標記專用集成電路之間的數(shù)據(jù)傳輸；
[0013]所述數(shù)字信號處理模塊包括主數(shù)字信號處理器和從數(shù)字信號處理器，所述主數(shù)字信號處理器和從數(shù)字信號處理器工作在并行模式或串行模式，協(xié)同完成圖像的分割和目標的識別與跟蹤處理算法，并直接輸出目標的輪廓、坐標等信息；
[0014]所述圖像數(shù)據(jù)存儲模塊用于緩存所述多級濾波專用集成電路的輸出結(jié)果，同時為所述數(shù)字信號處理器模塊提供數(shù)據(jù)和程序存儲空間；
[0015]所述通信接口模塊為目標信息的輸出提供標準的RS422串行傳輸協(xié)議；
[0016]所述非均勻性校正片上系統(tǒng)完成對輸入圖像的場景自適應(yīng)非均勻性校正；
[0017]所述多級濾波專用集成電路實現(xiàn)背景抑制和目標增強處理；
[0018]所述標記專用集成電路完成連通區(qū)域的標記處理；
[0019]所述第二圖像收發(fā)模塊(102)實現(xiàn)將輸入光信號轉(zhuǎn)換為低壓差分信號，再將低壓差分信號轉(zhuǎn)換為并行信號，將輸出并行信號轉(zhuǎn)換為模擬視頻信號；
[0020]所述圖像實時顯示控制模塊完成同時對4幅不同圖像的實時顯示控制；
[0021]所述顯示數(shù)據(jù)存儲模塊完成待顯示數(shù)據(jù)的緩存。
[0022]本發(fā)明的有益技術(shù)效果為:采用模塊化設(shè)計思想，結(jié)構(gòu)靈活，滿足模塊化、小型化、低功耗設(shè)計要求，具有高可靠性和實時性強的特性，可以有效地應(yīng)用于復(fù)雜紅外成像海天背景下的對海目標自動識別與跟蹤。
【專利附圖】

【附圖說明】
[0023]圖1為本發(fā)明對海目標紅外成像識別裝置結(jié)構(gòu)框圖；
[0024]圖2為本發(fā)明對海目標紅外成像識別裝置的一個實例硬件連接框圖；
[0025]圖3為本發(fā)明對海目標紅外成像識別裝置的一個實例主處理板原理圖；[0026]圖4為本發(fā)明對海目標紅外成像識別裝置的數(shù)據(jù)總線結(jié)構(gòu)；
[0027]圖5為本發(fā)明對海目標紅外成像識別裝置的非均勻性校正算法結(jié)構(gòu)；
[0028]圖6為本發(fā)明對海目標紅外成像識別裝置的多級濾波算法結(jié)構(gòu)；
[0029]圖7為本發(fā)明對海目標紅外成像識別裝置的標記算法流程；
[0030]圖8為本發(fā)明對海目標紅外成像識別裝置的整體算法流程；
[0031 ] 圖9為圖8中模塊I展開流程；
[0032]圖10為圖8中模塊2展開流程；
[0033]圖11為本發(fā)明對海目標紅外成像識別裝置的一個實例顯示板原理圖；
[0034]圖12為本發(fā)明對海目標紅外成像識別裝置的一個實例板間連接原理圖；
[0035]圖13為本發(fā)明對海目標紅外成像識別裝置的一個實例擴展處理板原理圖；
[0036]圖14為本發(fā)明對海目標紅外成像識別裝置的一個實例擴展處理板擴展連接原理圖。
【具體實施方式】
[0037]下面通過附圖以及對附圖的詳細說明，對本發(fā)明所述對海目標紅外成像識別裝置的技術(shù)方案做進一步的描述。
[0038]圖1為本發(fā)明對海目標紅外成像識別裝置結(jié)構(gòu)框圖。如圖1所示，所述裝置包括:一塊主處理板和一塊顯示板，所述主處理板包括圖像收發(fā)模塊101、總線控制模塊、數(shù)字信號處理器模塊、圖像數(shù)據(jù)存儲模塊、通信接口模塊、非均勻性校正片上系統(tǒng)SoC、多級濾波專用集成電路ASIC、標記專用集成電路ASIC，主要完成圖像的預(yù)處理和目標的識別與跟蹤，所述圖像收發(fā)模塊101完成數(shù)據(jù)傳輸格式的轉(zhuǎn)換，將輸入低壓差分信號轉(zhuǎn)換為并行信號，將輸出并行信號轉(zhuǎn)換為低壓差分信號，再將低壓差分信號轉(zhuǎn)換為光信號，并將所述光信號發(fā)送到圖像收發(fā)模塊(102)，所述總線控制模塊完成數(shù)據(jù)處理流程的控制，用于所述數(shù)字信號處理器模塊與所述非均勻性校正片上系統(tǒng)、多級濾波專用集成電路和標記專用集成電路之間的數(shù)據(jù)傳輸，所述數(shù)字信號處理模塊實現(xiàn)圖像的分割和目標的識別與跟蹤處理算法，并直接輸出目標的輪廓、坐標等信息，所述圖像數(shù)據(jù)存儲模塊用于緩存所述多級濾波ASIC的輸出結(jié)果，同時為所述數(shù)字信號處理器模塊提供數(shù)據(jù)和程序存儲空間，所述通信接口模塊為目標信息的輸出提供標準的RS422串行傳輸協(xié)議，所述非均勻性校正SoC完成對輸入圖像的場景自適應(yīng)非均勻性校正，所述多級濾波ASIC實現(xiàn)背景抑制和目標增強處理，所述標記ASIC完成連通區(qū)域的標記處理，所述顯示板包括圖像收發(fā)模塊102、圖像實時顯示控制模塊、顯示數(shù)據(jù)存儲模塊，所述圖像收發(fā)模塊102實現(xiàn)將輸入光信號轉(zhuǎn)換為低壓差分信號，再將低壓差分信號轉(zhuǎn)換為并行信號，將輸出并行信號轉(zhuǎn)換為模擬視頻信號，所述圖像實時顯示控制模塊完成同時對4幅不同圖像的實時顯示控制，所述顯示數(shù)據(jù)存儲模塊完成待顯示數(shù)據(jù)的緩存。
[0039]圖2為本發(fā)明對海目標紅外成像識別裝置的一個實例硬件連接框圖。如圖2所示，所述實例裝置包括:圖像輸入接口接插件201，現(xiàn)場可編程門陣列FPGA202，配置只讀存儲器PR0M203，場景自適應(yīng)非均勻性校正SoC204，多級濾波小目標檢測ASIC205，標記ASIC206,雙端口隨機存儲器DPRAM207，數(shù)字信號處理器DSP208，數(shù)字信號處理器DSP209，閃存Flash210，同步動態(tài)隨機存儲器SDRAM211，閃存Flash212，同步動態(tài)隨機存儲器SDRAM213,RS422電平轉(zhuǎn)換芯片214，并行轉(zhuǎn)串行數(shù)據(jù)轉(zhuǎn)換芯片215，光纖傳輸模塊216，光纖傳輸模塊217，串行轉(zhuǎn)并行數(shù)據(jù)轉(zhuǎn)換芯片218，現(xiàn)場可編程門陣列FPGA219，雙端口隨機存儲器DPRAM220，視頻顯示芯片221 ；
[0040]所述圖像輸入接口接插件201提供外部數(shù)據(jù)輸入到處理板的物理連接端口，將紅外圖像輸入現(xiàn)場可編程門陣列FPGA202 ；
[0041]所述現(xiàn)場可編程門陣列FPGA202用于對接收到的原始圖像進行處理流程控制。先將原始圖像輸出到場景自適應(yīng)非均勻性校正SoC204，并接收非均勻性校正結(jié)果，同時原始圖像還被發(fā)送到所述顯示板進行顯示；然后再將非均勻性校正結(jié)果圖像輸出到多級濾波小目標檢測ASIC205，并接收濾波結(jié)果；濾波結(jié)果圖像將存儲到雙端口隨機存儲器DPRAM207中待發(fā)送到數(shù)字信號處理器DSP208進一步圖像分割處理，同時也將被發(fā)送到所述顯示板進行顯示。發(fā)送到所述顯示板進行顯示的圖像都將經(jīng)過現(xiàn)場可編程門陣列FPGA202做8B/10B編碼后發(fā)送至并行轉(zhuǎn)串行數(shù)據(jù)轉(zhuǎn)換芯片215做串行化處理，再發(fā)送到所述顯示板；
[0042]所述配置只讀儲存器PR0M203是一種非易失性存儲器，用于存儲現(xiàn)場可編程門陣列FPGA202的配置文件數(shù)據(jù)；
[0043]所述場景自適應(yīng)非均勻性校正SoC204是一種專用集成電路，用來對成像器輸出的圖像進行非均勻性校正，以去除壞元、濾除電噪聲等非均勻性問題；
[0044]所述多級濾波小目標ASIC205是一種專用集成電路，用來對經(jīng)過非均勻性校正后的圖像進行多級濾波處理，達到抑制背景，增強前景疑似目標的目的；
[0045]所述標記ASIC206是一種專用集成電路，用來對經(jīng)過所述數(shù)字信號處理器DSP208, 209分割后的圖像進行二值連通域標記，達到標記出疑似目標的目的；
[0046]所述雙端口隨機存儲器DPRAM207有兩個數(shù)據(jù)端口，每個端口都可以獨立地進行讀寫操作，用來緩存多級濾波后的圖像，供所述數(shù)字信號處理器DSP208進行直接存儲訪問操作；
[0047]所述數(shù)字信號處理器DSP208為主DSP，實現(xiàn)目標的檢測識別與跟蹤功能，輸出處理的最終結(jié)果，同時還負責處理流程的調(diào)度。所述數(shù)字信號處理器DSP209為從DSP，實現(xiàn)目標檢測識別與跟蹤功能，配合數(shù)字信號處理器DSP208完成部分處理任務(wù)。當數(shù)字信號處理器DSP208的運算能力難以實現(xiàn)處理功能或無法滿足實時性要求時，數(shù)字信號處理器DSP208將部分處理任務(wù)分配給數(shù)字信號處理器DSP209進行協(xié)同處理。數(shù)字信號處理器DSP208與數(shù)字信號處理器DSP209通過EMIF接口實現(xiàn)圖像數(shù)據(jù)傳輸，傳輸通道由現(xiàn)場可編程門陣列FPGA202實現(xiàn)。數(shù)字信號處理器DSP208與數(shù)字信號處理器DSP209的控制信息分別通過自身的McBSPO和McBSPl接口傳輸。數(shù)字信號處理器DSP208還通過自身的McBSPl接口將最終處理結(jié)果發(fā)送至RS422電平轉(zhuǎn)換芯片214 ；
[0048]所述閃存210和閃存212均為非易失性存儲器，分別為數(shù)字信號處理器DSP(208)和數(shù)字信號處理器DSP209提供程序存儲空間和參數(shù)存儲空間；
[0049]所述同步動態(tài)隨機存儲器SDRAM211和同步動態(tài)隨機存儲器SDRAM213為易失性存儲器，需要定時刷新，其訪問速度快，分別為數(shù)字信號處理器DSP208和數(shù)字信號處理器DP209)提供數(shù)據(jù)存儲空間，用于存儲中間處理結(jié)果；
[0050]所述RS422電平轉(zhuǎn)換芯片214將數(shù)字信號處理器DSP208輸出的串行信號轉(zhuǎn)換成RS422標準的電平信號發(fā)送至伺服系統(tǒng)或上位機；[0051]所述并行轉(zhuǎn)串行數(shù)據(jù)轉(zhuǎn)換芯片215將需要顯示的圖像并行數(shù)據(jù)轉(zhuǎn)換成低壓差分信號LVDS送至光纖傳輸模塊216 ；
[0052]所述光纖傳輸模塊216接收并行轉(zhuǎn)串行數(shù)據(jù)轉(zhuǎn)換芯片215生成的低壓差分信號，然后將電信號轉(zhuǎn)換成光信號通過光纖發(fā)送至顯示板。顯示板的光纖傳輸模塊217接收處理板發(fā)送的光信號，并經(jīng)過光信號到電信號的轉(zhuǎn)換，輸出低壓差分信號到串行轉(zhuǎn)并行數(shù)據(jù)轉(zhuǎn)換芯片218。串行轉(zhuǎn)并行數(shù)據(jù)轉(zhuǎn)換芯片218將低壓差分信號還原成并行圖像數(shù)據(jù)，輸出給現(xiàn)場可編程門陣列FPGA (219)進行顯示控制；
[0053]所述現(xiàn)場可編程門陣列FPGA219將輸入圖像數(shù)據(jù)先進行8B/10B解碼，后存入雙端口隨機存儲器DPRAM220，并按照PAL-D制式進行輸出格式控制；
[0054]所述視頻顯示芯片221將待顯示的并行圖像數(shù)據(jù)數(shù)字信號轉(zhuǎn)換成模擬信號發(fā)送至顯示器進行顯示。
[0055]圖3為本發(fā)明對海目標紅外成像識別裝置的一個實例主處理板原理圖。
[0056]所述主處理板主要功能:接收圖像，按照總線控制模塊的設(shè)計處理流程分別對圖像進行場景自適應(yīng)非均勻性校正、多級濾波小目標檢測處理、圖像分割處理、二值連通域標記、目標檢測與跟蹤，并將目標信息發(fā)送至上位機或外部其他設(shè)備，中間圖像及結(jié)果圖發(fā)送至顯示板進行顯示等。
[0057]處理板數(shù)據(jù)流程:處理板通過FPGA315內(nèi)部的收圖模塊301從上位機接收紅外序列圖像數(shù)據(jù)；FPGA315內(nèi)部的非均勻性校正控制模塊302將接收到的圖像發(fā)送到片外處理非均勻性校正SoC303進行校正處理，首次校正所使用的參數(shù)預(yù)先存儲在主DSP316的外部Flash317中。由于Flash317還需存儲主DSP316的程序，故通過地址譯碼控制，將Flash分為2個存儲空間，分別映射在主DSP (316)的EMIFB的CEl和CE2空間，其中CEl空間用于存儲主DSP (316)的程序，CE2空間用于存儲校正參數(shù)；
[0058]系統(tǒng)啟動后將校正參數(shù)全部讀入到SDRAM318中，然后根據(jù)系統(tǒng)運行的不同階段將更新和加載不同的校正參數(shù)，將其寫入FPGA315內(nèi)部的非均勻性校正控制模塊302，使其進行校正處理控制；校正處理完成后，將校正處理后的數(shù)據(jù)一路送多級濾波小目標檢測ASIC305處理。經(jīng)多級濾波小目標檢測ASIC305濾波后的圖像通過DPRAM306的A端口寫入。在輸入圖像幀與幀的間隙期間，主DSP316采用DMA方式從DPRAM306的B端口讀出所需要的濾波圖像數(shù)據(jù)，并對圖像進行分割等處理；
[0059]在不需要多級濾波小目標檢測ASIC305進行多級濾波時，校正后的圖像直接從DPRAM306的B端口寫入，寫入完畢后由主DSP316采用DMA方式從DPRAM306的B端口讀出所需要的圖像數(shù)據(jù)。由于DPRAM306的B端口既要能寫入校正圖像，又要分別被主DSP316和從DSP319讀出圖像數(shù)據(jù)，因此，在FPGA315內(nèi)部還需要設(shè)置I個總線開關(guān)，根據(jù)讀/寫命令和狀態(tài)標志進行總線方向切換。校正控制模塊302的寫入命令優(yōu)先，總線開關(guān)模塊檢測到該寫入命令，即將內(nèi)部的ARDY_A和ARDY_B置低，該信號分別接至主DSP316和從DSP319的GPIO或EXT_INT上，這樣，如果，DSP可以通過檢測該標志位狀態(tài)，確定何時可以讀數(shù)據(jù)；如果主DSP316正在讀取數(shù)據(jù)，則ARDY_B被置低，從DSP319只有檢測到該狀態(tài)為高后才能讀取數(shù)據(jù)，F(xiàn)PGA315內(nèi)部的總線開關(guān)即可根據(jù)讀寫命令和各標志位進行總線切換。DPRAM306的B端口均映射為主DSP316和從DSP319的EMIFA_CE2空間；
[0060]所述主處理板上的兩個DSP有兩種工作方式:[0061](I)并行模式:兩個DSP運行相同的處理算法，每個DSP處理圖像的一半，最終處理結(jié)果統(tǒng)一由主DSP316返回給上位機并傳送圖像到顯示板顯示；
[0062](2)串行模式:即兩個DSP順序工作，主DSP316完成圖像處理的一部分工作，再通過FIF0313將圖像傳給從DSP319，從DSP319處理完成后將結(jié)果通過FIF0312送回主DSP316，主DSP316算出最終結(jié)果，并把結(jié)果傳給上位機并同時把圖像傳給顯示板顯示；
[0063]如果處理板的主DSP316能完成全部的算法任務(wù)，那么它可以在任務(wù)完成后將處理結(jié)果經(jīng)McBSPl送往上位機，將結(jié)果圖送往顯示板；
[0064]如果主DSP316只做部分算法任務(wù)，則通過McBSPO通知從DSP319協(xié)同處理，從DSP319接到通知后，可在圖像接收間隙，從DPRAM306的B端口或者FPGA315內(nèi)部的FIF0313獲取圖像數(shù)據(jù)，然后進行算法處理，并將最終結(jié)果圖通過FPGA315內(nèi)部的FIF0312傳回主DSP316，主DSP316作最后處理，將處理結(jié)果送往上位機和顯示板。主DSP316和從DSP319之間的FIFO通道均映射為主DSP316和從DSP319的EMIFA_CE3空間。
[0065]圖4為本發(fā)明對海目標紅外成像識別裝置的數(shù)據(jù)總線結(jié)構(gòu)。如圖4所示，本發(fā)明所述裝置內(nèi)部主要存在兩條數(shù)據(jù)總線:一條為連接圖像輸入、非均勻性校正SoC和多級濾波ASIC的單向數(shù)據(jù)總線；一條為連接主DSP、從DSP、標記ASIC和圖像輸出的雙向數(shù)據(jù)總線；
[0066]圖1中所述總線控制模塊即為圖4中1-6數(shù)據(jù)控制點所需的控制邏輯，對應(yīng)圖3所示實例主處理板上的非均勻性校正控制模塊302、多級濾波控制模塊303、FIF0212、FIF0313、標記控制模塊308和數(shù)據(jù)交換控制模塊307構(gòu)成的總線控制邏輯；
[0067]所述總線控制模塊分別通過對1-6數(shù)據(jù)控制點進行開啟或關(guān)閉來實現(xiàn)數(shù)據(jù)處理流程的控制，按照常規(guī)處理流程，其對應(yīng)控制流程如下:
[0068](I)圖像輸入后，開啟1、6控制點，關(guān)閉其它控制點，其功能為對輸入圖像做非均勻性校正處理，同時輸出原始圖像進行顯示；
[0069](2)非均勻性校正SoC開始輸出時，開啟2控制點，開始進行多級濾波處理；
[0070](3)當圖像輸入結(jié)束，關(guān)閉6控制點，當非均勻性校正處理結(jié)束，關(guān)閉I控制點；
[0071](4)當多級濾波處理結(jié)束，開啟3控制點，主DSP通過DMA方式讀取濾波圖像，同時打開6控制點，輸出濾波圖像進行顯示；
[0072](5)當濾波圖像輸出完畢，關(guān)閉2、6控制點；
[0073](6)主DSP可選擇是否進行雙DSP協(xié)同處理，若需要協(xié)同處理，則同時打開3、4控制點，主DSP向從DSP發(fā)送待處理數(shù)據(jù)，從DSP處理完畢后將處理結(jié)果發(fā)送回主DSP ；
[0074](7)當DSP處理完數(shù)據(jù)需要進行標記時，打開3、5、6控制點，關(guān)閉其它控制點，主DSP向標記ASIC發(fā)送待標記圖像，同時將分割后的圖像進行顯示；
[0075](8)主DSP向標記ASIC發(fā)送完分割圖像后，關(guān)閉6控制點，待標記結(jié)束后，主DSP接收標記ASIC發(fā)回的標記結(jié)果，接收完畢后關(guān)閉5控制點；
[0076](9)主DSP可選擇是否進行雙DSP協(xié)同處理，若需要協(xié)同處理，則同時打開3、4控制點，主DSP向從DSP發(fā)送待處理數(shù)據(jù)，從DSP處理完畢后將處理結(jié)果發(fā)送回主DSP ；
[0077](10)當處理結(jié)束，關(guān)閉4控制點，打開6控制點，輸出目標跟蹤圖像進行顯示，輸出完畢后，關(guān)閉所有控制點，等待下一幀圖像輸入，從步驟(I)開始重復(fù)執(zhí)行控制流程。
[0078]上述為常規(guī)處理流程，在實際處理過程中可對處理流程進行適當?shù)募舨茫缭诮嚯x自動目標識別時，由于目標相對較大，非均勻性和背景噪聲對目標的影響較小，可直接關(guān)閉1、2控制點，提高處理實時性，或當輸入圖像分辨率、幀頻較小時，僅需主DSP即可完成處理任務(wù)，可將4控制點關(guān)閉以降低功耗；
[0079]圖5為本發(fā)明對海目標紅外成像識別裝置的非均勻性校正算法結(jié)構(gòu)，包括預(yù)處理、校正、迭代步長調(diào)整和增益校正系數(shù)更新四個環(huán)節(jié):
[0080]( 1)校正預(yù)處理環(huán)節(jié)
[0081]該環(huán)節(jié)只在一個新的序列圖開始校正之前執(zhí)行一次，為實時校正準備均勻輻照的背景幀和壞元模板。
[0082]首先，在實時校正前，蓋上探測器的鏡頭蓋子或者將探測器對著無目標的均勻場景成像若干幀。假設(shè)采集到均勻輻照的圖像M幀，對這M幀圖像進行時域平均，得到最終背景幀圖像B(cK)，其空間平均值為_。接著，利用改進后的基于場景的動態(tài)無效像元檢
測算法結(jié)合背景幀B ((K)進行無效像元檢測，將檢測結(jié)果存放于BC_Self中，完成校正預(yù)處理工作。此處所使用的改進后的無效像元檢測算法對x、y方向分別統(tǒng)計一維線性外推算子，然后利用兩個方向的信息綜合判別無效像元，這樣可以適應(yīng)兩相鄰像素均為無效像元的情況。
[0083](2)校正環(huán)節(jié)
[0084]在壞元模板BC_Self的指導(dǎo)下，需要分別對有效像元和無效像元進行處理。對于無效像元，一般都采用相鄰有效像元輸出的空間插值來代替，即:
【權(quán)利要求】
1.一種對海目標紅外成像識別裝置，包括主處理板和顯示板，并且，所述主處理板包括第一圖像收發(fā)模塊(101)、總線控制模塊、數(shù)字信號處理器模塊、圖像數(shù)據(jù)存儲模塊、通信接口模塊、非均勻性校正片上系統(tǒng)、多級濾波專用集成電路、標記專用集成電路；所述顯示板包括第二圖像收發(fā)模塊(102)、圖像實時顯示控制模塊、顯示數(shù)據(jù)存儲模塊，其中， 所述第一圖像收發(fā)模塊(101)完成數(shù)據(jù)傳輸格式的轉(zhuǎn)換，將輸入低壓差分信號(LVDS)轉(zhuǎn)換為并行信號，將輸出并行信號轉(zhuǎn)換為低壓差分信號，再將低壓差分信號轉(zhuǎn)換為光信號，并將所述光信號發(fā)送到所述第二圖像收發(fā)模塊(102)； 所述總線控制模塊完成數(shù)據(jù)處理流程的控制，用于所述數(shù)字信號處理器模塊與所述非均勻性校正片上系統(tǒng)、多級濾波專用集成電路和標記專用集成電路之間的數(shù)據(jù)傳輸； 所述數(shù)字信號處理模塊包括主數(shù)字信號處理器和從數(shù)字信號處理器，所述主數(shù)字信號處理器和從數(shù)字信號處理器工作在并行模式或串行模式，協(xié)同完成圖像的分割和目標的識別與跟蹤處理算法，并直接輸出目標的輪廓、坐標等信息； 所述圖像數(shù)據(jù)存儲模塊用于緩存所述多級濾波專用集成電路的輸出結(jié)果，同時為所述數(shù)字信號處理器模塊提供數(shù)據(jù)和程序存儲空間； 所述通信接口模塊為目標信息的輸出提供標準的RS422串行傳輸協(xié)議； 所述非均勻性校正片上系統(tǒng)完成對輸入圖像的場景自適應(yīng)非均勻性校正； 所述多級濾波專用集成電路實現(xiàn)背景抑制和目標增強處理； 所述標記專用集成電路完成連通區(qū)域的標記處理； 所述第二圖像收發(fā)模塊(102)實現(xiàn)將輸入光信號轉(zhuǎn)換為低壓差分信號，再將低壓差分信號轉(zhuǎn)換為并行信號，將輸出并行信號轉(zhuǎn)換為模擬視頻信號； 所述圖像實時顯示控制模塊完成同`時對4幅不同圖像的實時顯示控制； 所述顯示數(shù)據(jù)存儲模塊完成待顯示數(shù)據(jù)的緩存。
2.根據(jù)權(quán)利要求1所述的對海目標紅外成像識別，其中，所述非均勻性校正片上系統(tǒng)按照:預(yù)處理、校正、迭代步長調(diào)整和增益校正系數(shù)更新四個步驟對直接從紅外傳感器得到的原始圖像進行非均勻性校正處理。
3.根據(jù)權(quán)利要求1所述的對海目標紅外成像識別裝置，其中，所述多級濾波ASIC根據(jù)所述總線控制模塊的處理流程對原始圖像或經(jīng)過非均勻性校正后的圖像進行多級濾波處理，抑制圖像背景，增強目標。
4.根據(jù)權(quán)利要求1所述的對海目標紅外成像識別裝置，其中，所述第一圖像收發(fā)模塊包括LVDS轉(zhuǎn)并行信號和并行信號轉(zhuǎn)LVDS的轉(zhuǎn)換芯片、LVDS轉(zhuǎn)光信號的電_光模塊。
5.根據(jù)權(quán)利要求1所述的對海目標紅外成像識別裝置，其中，所述圖像數(shù)據(jù)緩存模塊包括為所述主數(shù)字信號處理器提供的SDRAM和Flash，為所述從數(shù)字信號處理器提供的SDRAM和Flash,為多級濾波專用集成電路提供的一片DPRAM (Dual-Port Random AccessMemory),以及所述總線控制模塊內(nèi)部用于緩存數(shù)據(jù)的FIFO， 所述SDRAM為與其連接的相應(yīng)數(shù)字信號處理器提供內(nèi)存空間，所述Flash為與其連接的相應(yīng)數(shù)字信號處理器提供程序存儲空間，所述DPRAM為多級濾波專用集成電路提供濾波輸出圖像緩存空間，所述FIFO為總線數(shù)據(jù)傳輸提供緩存空間，用于時鐘域隔離、數(shù)據(jù)緩存、數(shù)據(jù)位寬轉(zhuǎn)換。
6.根據(jù)權(quán)利要求1所述的對海目標紅外成像識別裝置，其中，所述裝置還包括連接所述主處理板和所述顯示板的板間數(shù)據(jù)傳輸總線。
7.根據(jù)權(quán)利要求5所述的對海目標紅外成像識別裝置，其中，所述板間數(shù)據(jù)傳輸總線包括:用于傳輸目標信息的RS422串行傳輸總線、用于傳輸圖像數(shù)據(jù)的光傳輸總線。
8.根據(jù)權(quán)利要求6所述的對海目標紅外成像識別裝置，其中，所述RS422串行傳輸總線為低速總線，設(shè)計波特率為115200bps，數(shù)據(jù)傳輸速率為112.5Kbps，所述光傳輸總線為高速總線，設(shè)計數(shù)據(jù)傳輸速率為600Mbps。
9.根據(jù)權(quán)利要求1所述的對海目標紅外成像識別裝置，還包括擴展處理板，當所述主處理板無法滿足處理性能時，所述擴展處理板用于完成所述主處理板進行非均勻性校正、多級濾波預(yù)處理及分割標記處理后剩余的處理任務(wù)。
10.根據(jù)權(quán)利要求8所述的對海目標紅外成像識別裝置，其中，所述擴展處理板包括一片F(xiàn)PGA、兩片DSP、一個圖像數(shù)據(jù)緩存模塊、一個數(shù)據(jù)通信模塊、一個圖像收發(fā)模塊，所述兩片DSP分別與所述FPGA相連， 所述FPGA實現(xiàn)總線控制和兩片DSP之間的數(shù)據(jù)交換； 所述兩片DSP協(xié)同對通過所述主處理板處理后的中間信息和中間圖像進行后續(xù)處理，對標記后的疑似目標進行幀間關(guān)聯(lián)，最終實現(xiàn)真實目標的捕獲和跟蹤，同時通過多通道緩存串口輸出真實目標的坐標信息； 所述數(shù)據(jù) 通信模塊與所述兩片DSP中的主DSP相連，實現(xiàn)按照RS422串行通信標準將真實目標信息輸出給伺服系統(tǒng)或者上位機； 所述圖像收發(fā)模塊包括光信號轉(zhuǎn)LVDS的光-電模塊、LVDS轉(zhuǎn)并行信號的轉(zhuǎn)換芯片、并行信號轉(zhuǎn)LVDS的轉(zhuǎn)換芯片、LVDS換光信號的電-光模塊，還包括所述FPGA內(nèi)部對輸入數(shù)據(jù)的時鐘域隔離模塊、對輸出數(shù)據(jù)的8B/10B編碼模塊； 所述圖像數(shù)據(jù)緩存模塊包括分別為每片DSP提供的一片SDRAM和一片F(xiàn)lash，以及所述FPGA內(nèi)部用于緩存數(shù)據(jù)的FIFO，所述SDRAM為與其連接的相應(yīng)DSP提供內(nèi)存空間，所述Flash為與其連接的相應(yīng)DSP提供程序存儲空間，所述FIFO為總線數(shù)據(jù)傳輸提供緩存空間，用于時鐘域隔離、數(shù)據(jù)緩存、數(shù)據(jù)位寬轉(zhuǎn)換。
【文檔編號】G06K9/00GK103679134SQ201310408244
【公開日】2014年3月26日 申請日期:2013年9月9日 優(yōu)先權(quán)日:2013年9月9日
【發(fā)明者】王岳環(huán), 張?zhí)煨? 崔鵬, 張利, 吳劍劍, 江曼 申請人:華中科技大學