技術(shù)總結(jié)
本發(fā)明描述用于以并行處理單元擴(kuò)展通用圖形處理單元GPGPU的架構(gòu)以允許基于管線的應(yīng)用程序的高效處理的技術(shù)。所述技術(shù)包含配置連接到作為處理管線的級操作的并行處理單元的本地存儲(chǔ)器緩沖器，以保持?jǐn)?shù)據(jù)以供在所述并行處理單元之間傳送。所述本地存儲(chǔ)器緩沖器允許所述并行處理單元之間的芯片上、低電力、直接數(shù)據(jù)傳送。所述本地存儲(chǔ)器緩沖器可包含基于硬件的數(shù)據(jù)流控制機(jī)制，以實(shí)現(xiàn)數(shù)據(jù)在所述并行處理單元之間的傳送。以此方式，可經(jīng)由所述本地存儲(chǔ)器緩沖器將數(shù)據(jù)從一個(gè)并行處理單元直接傳遞到所述處理管線中的下一并行處理單元，實(shí)際上將所述并行處理單元變換為一系列管線級。

技術(shù)研發(fā)人員：阿列克謝·V·布爾德;安德魯·格魯伯;亞歷山德拉·L·克爾斯蒂奇;羅伯特·J·辛普森;科林·夏普;于春
受保護(hù)的技術(shù)使用者：高通股份有限公司
文檔號碼：201280007990
技術(shù)研發(fā)日：2012.01.13
技術(shù)公布日：2017.06.23