本發(fā)明涉及信息存儲領(lǐng)域，特別是涉及一種內(nèi)存調(diào)度方法及內(nèi)存控制器。

背景技術(shù)：
目前，內(nèi)存控制器對動態(tài)隨機(jī)存儲器(DRAM，DynamicRandomAccessMemory)的隨機(jī)訪問受到DRAM固有參數(shù)(見表1)的影響，寫入的命令與命令之間存在間隔周期，而這間隔周期造成總線空閑。表1現(xiàn)有的實(shí)現(xiàn)DRAM訪問的硬件架構(gòu)包括內(nèi)存控制器和兩片X16DDR3內(nèi)存(SDRAM，SynchronousDynamicRandomAccessMemory)，兩片X16DDR3SDRAM物理上共享地址/命令(ADDR/CMD)總線信號，時序上分時復(fù)用ADDR/CMD總線信號；每片X16DDR3SDRAM使用獨(dú)立的片選信號；每片X16DDR3SDRAM的輸入輸出(DQ)和數(shù)據(jù)鎖存(DQS)信號“點(diǎn)到點(diǎn)”連接到控制器。基于現(xiàn)有的硬件架構(gòu)，DRAM訪問方法一般是內(nèi)存控制器向DRAM寫入一個行選通命令(ACT，ACTIVE)及其對應(yīng)的寫操作命令或讀操作命令后，再寫入一個ACT及其對應(yīng)的寫操作命令或讀操作命令，如此反復(fù)，實(shí)現(xiàn)DRAM訪問。ACT命令是DRAM的行選通命令，其作用在于激活DRAM中的存儲體(Bank)，以向激活的Bank寫入讀命令或者寫命令。由于DRAM固有參數(shù)的存在，命令與命令之間存在一定的間隔周期，而這間隔周期造成總線空閑。以下舉例進(jìn)行說明。例如，網(wǎng)絡(luò)設(shè)備的DRAM用于實(shí)現(xiàn)查找表(Tablelookup)功能。由于查找表由若干個查找表項(xiàng)組成，對前后表項(xiàng)的隨機(jī)訪問可能會出現(xiàn)在DRAM的同一Bank的不同列(Row)中查找的情況，這將受到tRC的限制，在前后兩個表項(xiàng)的查找命令間留下多個空閑時鐘周期。為了提高DRAM帶寬的利用率，一般采用把查找表復(fù)制到多個Bank，每次查找表項(xiàng)后都切換到下一個Bank，通過連續(xù)訪問多Bank來避免出現(xiàn)tRC。由于每進(jìn)行一次查找，需要發(fā)送一次行選通命令A(yù)CT，使用多Bank復(fù)制查找表并連續(xù)訪問多Bank的方法雖然可以避免出現(xiàn)tRC，但是將出現(xiàn)tRRD和tFaw。如果DRAM用于包緩存(PacketBuffer)，一般采用“多Bank輪轉(zhuǎn)寫+多Bank輪轉(zhuǎn)讀”的方法來利用tRC，并減少“讀到寫”和“寫到讀”的空閑周期。但是隨著工作頻率的增加，為了規(guī)避tRRD和tFAW帶來的影響，需要增加每個Bank的長度，從而造成內(nèi)存在存儲報(bào)文時內(nèi)存的利用率降低。另外，受CL和tWTR的影響，“寫到讀”的空閑周期將大大增加，降低DRAM帶寬利用率。隨著DRAM顆粒主頻提高到DDR3-2133以及之后更高頻率的DDR4器件，tWTR和CL會增加到更多個DRAM時鐘周期，DRAM帶寬利用率將會更低。此外，為了滿足tRRD和tFAW參數(shù)，每個包(Cell)需要更大的配置，例如配置成3個突發(fā)長度(BL，Burstlength)或4個BL8的大小。當(dāng)Cell為3個BL8大小時，對于X16DDR3SDRAM器件，每個BL8為32字節(jié)(Bytes)，所以每個Cell為96Bytes。一般情況下，每個Cell只能用來存儲一個報(bào)文，當(dāng)一個Cell存儲不下一個報(bào)文的時候，可以多個Cell存儲一個報(bào)文。對于64Bytes的報(bào)文，需要分配一個Cell來存儲，此時DRAM的利用率只為66.7％(64/96)，這就形成所謂的小包“N+1”問題。Cell越大，小包“N+1”問題越嚴(yán)重，即DRAM的利用率越低?；谀壳暗挠布軜?gòu)，現(xiàn)有方法無法在保證DRAM帶寬利用率的前提下將ACT和與其對應(yīng)的操作命令進(jìn)行解耦，從而不能靈活調(diào)用命令，無法進(jìn)一步避免DRAM固有參數(shù)帶來的影響，導(dǎo)致內(nèi)存帶寬不能得到進(jìn)一步提高。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明實(shí)施例提供了一種內(nèi)存調(diào)度方法及相應(yīng)的內(nèi)存控制器，通過對內(nèi)存的多面(Rank)配置，利用對屬于同一Rank的內(nèi)存進(jìn)行訪問時出現(xiàn)的空閑周期訪問屬于另一Rank的內(nèi)存，從而可以靈活調(diào)用ACT和與其對應(yīng)的操作命令，提高DRAM的帶寬利用率。一種內(nèi)存調(diào)度方法，包括：內(nèi)存控制器向第一內(nèi)存寫入第一組第一行選通命令A(yù)CT，所述第一組第一ACT包括復(fù)數(shù)個第一ACT，所述內(nèi)存控制器向第一內(nèi)存寫入兩相鄰的第一ACT之間具有間隔周期；在向第一內(nèi)存寫入第一組第一ACT之后，所述內(nèi)存控制器向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令，所述內(nèi)存控制器向第一內(nèi)存寫入兩相鄰的操作命令之間具有間隔周期；在向第一內(nèi)存寫入所述第一組第一ACT的間隔周期內(nèi)和/或在向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，所述內(nèi)存控制器向第二內(nèi)存寫入第二ACT；所述內(nèi)存控制器向第二內(nèi)存寫入與所述第二ACT對應(yīng)的操作命令；所述第一內(nèi)存與所述第二內(nèi)存雙面Rank配置。一種內(nèi)存控制器，包括：第一行選通單元，用于向第一內(nèi)存寫入第一組第一ACT，所述第一組第一ACT包括復(fù)數(shù)個第一ACT，其中，向第一內(nèi)存寫入兩相鄰的第一ACT之間具有間隔周期；第一讀寫單元，用于在所述第一行選通單元在向第一內(nèi)存寫入第一組第一ACT之后，向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令，其中，向第一內(nèi)存寫入兩相鄰的操作命令之間具有間隔周期；第二行選通單元，用于在所述第一行選通單元向第一內(nèi)存寫入所述第一組第一ACT的間隔周期內(nèi)和/或在所述第一讀寫單元向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，向第二內(nèi)存寫入第二ACT，所述第一內(nèi)存與所述第二內(nèi)存是雙Rank配置；第二讀寫單元，用于向第二內(nèi)存寫入與所述第二ACT對應(yīng)的操作命令。本發(fā)明優(yōu)點(diǎn)在于：利用對屬于同一Rank的內(nèi)存進(jìn)行訪問時出現(xiàn)的空閑周期訪問屬于另一Rank的內(nèi)存，DRAM的帶寬利用率進(jìn)一步提高；在ACT命令和與其對應(yīng)的操作命令間寫入屬于不同Rank的內(nèi)存命令，將ACT命令和與其對應(yīng)的操作命令解耦，實(shí)現(xiàn)靈活調(diào)度操作命令；本發(fā)明技術(shù)方案受tRRD和tFAW等參數(shù)的影響小，在DRAM工作頻率增加的情況下，可以不增大Cell，從而減輕小包“N+1”的問題。附圖說明圖1是實(shí)施例1一種內(nèi)存調(diào)度方法流程圖；圖2是一種內(nèi)存調(diào)度方法的時序示意圖；圖3是實(shí)施例2一種內(nèi)存調(diào)度方法流程圖；圖4是寫命令時序示意圖；圖5是實(shí)施例3一種內(nèi)存調(diào)度方法流程圖；圖6是實(shí)施例4一種內(nèi)存調(diào)度方法流程圖；圖7是行選通命令組和讀操作命令組交織調(diào)度示意圖；圖8是行選通命令組和寫操作命令組交織調(diào)度示意圖；圖9是包緩存中的包操作示意圖；圖10是一種內(nèi)存控制器的邏輯結(jié)構(gòu)示意圖；圖11是一種內(nèi)存系統(tǒng)的邏輯結(jié)構(gòu)示意圖。具體實(shí)施方式本發(fā)明實(shí)施例提供一種內(nèi)存調(diào)度方法，本發(fā)明實(shí)施例還提供相應(yīng)的內(nèi)存控制器和系統(tǒng)。以下分別進(jìn)行詳細(xì)說明。實(shí)施例一如圖1所示，一種內(nèi)存調(diào)度方法，包括：101、內(nèi)存控制器向第一內(nèi)存寫入第一組第一ACT，所述第一組第一ACT包括復(fù)數(shù)個第一ACT，所述內(nèi)存控制器向第一內(nèi)存寫入兩相鄰的第一ACT之間具有間隔周期。102、在向第一內(nèi)存寫入第一組第一ACT之后，內(nèi)存控制器向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令，所述內(nèi)存控制器向第一內(nèi)存寫入兩相鄰的操作命令之間具有間隔周期。103、在向第一內(nèi)存寫入所述第一組第一ACT的間隔周期內(nèi)和/或在向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，所述內(nèi)存控制器向第二內(nèi)存寫入第二ACT。所述內(nèi)存控制器向第二內(nèi)存寫入兩相鄰的第二ACT之間具有間隔周期。所述向第一內(nèi)存寫入所述第一組第一ACT的間隔周期為內(nèi)存控制器向第一內(nèi)存寫入的各個相鄰的第一ACT之間的間隔周期。向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令的間隔周期為內(nèi)存控制器向第一內(nèi)存寫入的各相鄰的操作命令之間的間隔周期。換而言之，在向第一內(nèi)存寫入第一組第一ACT和與所述第一組第一ACT對應(yīng)的操作命令的空閑周期內(nèi)，內(nèi)存控制器都可以向第二內(nèi)存寫入第二ACT，該空閑周期為內(nèi)存控制器向內(nèi)存寫入相鄰命令的間隔周期，空閑周期包括tRRd、tFAW、tRP等間隔時間。所述第一內(nèi)存與所述第二內(nèi)存是雙Rank配置。需說明的是，內(nèi)存控制器訪問同一Rank內(nèi)存的相鄰ACT的間隔時間大于固有參數(shù)tRC間隔時間，訪問同一Rank內(nèi)存的每4個ACT的間隔時間大于固有參數(shù)tFAW間隔時間，這也是內(nèi)存固有參數(shù)對內(nèi)存調(diào)用的限制。如圖2所示，第一內(nèi)存的命令組Rank0ACTset和第二內(nèi)存的命令組Rank1ACTset交織調(diào)度，Rank1ACT在相鄰的Rank0ACT間隔周期內(nèi)寫入第二內(nèi)存。由于第一內(nèi)存和第二內(nèi)存屬于不同的區(qū)塊Rank配置，第一內(nèi)存屬于Rank0，第二內(nèi)存屬于Rank1，在向第一內(nèi)存寫入命令和向第二內(nèi)存寫入命令沒有耦合關(guān)系，因此，可以利用寫入第一內(nèi)存命令時的空閑周期，向第二內(nèi)存寫入任意命令，這給內(nèi)存控制器如何調(diào)用內(nèi)存提供了很大靈活性，減少總線的空閑周期。104、內(nèi)存控制器向第二內(nèi)存寫入與所述第二ACT對應(yīng)的操作命令，所述內(nèi)存控制器向第二內(nèi)存寫入兩相鄰的操作命令之間具有間隔周期。由于DRAM固有參數(shù)的存在，命令與命令之間存在一定的間隔周期，而這間隔周期造成總線空閑，本發(fā)明是利用命令之間的間隔周期來向不同的內(nèi)存寫入命令。實(shí)施例二如圖3所示，一種內(nèi)存調(diào)度方法，包括：201、內(nèi)存控制器向第一內(nèi)存寫入第一組第一ACT，所述第一組第一ACT包括復(fù)數(shù)個第一ACT，所述內(nèi)存控制器向第一內(nèi)存寫入兩相鄰的第一ACT之間具有間隔周期。202、在向第一內(nèi)存寫入所述第一組第一ACT的間隔周期內(nèi)，內(nèi)存控制器向第二內(nèi)存寫入第二ACT，所述內(nèi)存控制器向第二內(nèi)存寫入兩相鄰的第二ACT之間具有間隔周期。所述第一內(nèi)存與所述第二內(nèi)存是雙RANK配置。內(nèi)存控制器訪問第一內(nèi)存的兩相鄰ACT的間隔時間大于固有參數(shù)tRC間隔時間。內(nèi)存控制器可以利用相鄰的第一ACT間的間隔周期(tRRD或tFaw)來向第二內(nèi)存寫入第二ACT，以避免該間隔周期空閑。203、在向第一內(nèi)存寫入所述第一組第一ACT之后及在向第二內(nèi)存寫入所述第二ACT之后，內(nèi)存控制器向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令。由于相鄰的第一ACT的間隔周期之間寫入了第二ACT，內(nèi)存控制器可以不連續(xù)調(diào)度第一ACT和與所述第一ACT對應(yīng)的操作命令，但又能利用相鄰的第一ACT的間隔周期。優(yōu)選的，內(nèi)存控制器向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令具體為：內(nèi)存控制器向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的寫操作命令；在內(nèi)存控制器向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的寫操作命令之后，內(nèi)存控制器向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的讀操作命令。204、由向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的寫操作命令切換為寫入與所述第一組第一ACT對應(yīng)的讀操作命令的間隔周期內(nèi)，內(nèi)存控制器向第二內(nèi)存寫入所述第二ACT對應(yīng)的操作命令。由此可以看出，該步驟是利用了從寫命令到讀命令的間隔周期，即利用了tWTR和CL的時鐘周期向第二內(nèi)存寫入所述第二ACT對應(yīng)的操作命令。優(yōu)選的，所述操作命令為讀操作命令或?qū)懖僮髅睿鲎x操作命令包括讀命令(RD)和具有隱含行充電命令的讀命令(RDAP)，所述寫操作命令包括寫命令(WR)和具有隱含行充電命令的寫命令(WRAP)。如圖4所示，一個寫操作命令包括一個WR和一個WRAP，相鄰的WR和WRAP之間具有間隔周期。相同的，一個讀操作命令包括一個RD和一個RDAP，相鄰的RD和RDAP之間具有間隔周期。一般一個ACT對應(yīng)一個RD和RDAP，或者一個ACT對應(yīng)WR和WRAP，因此，與所述第一ACT對應(yīng)的操作命令為RD和RDAP，或者WR和WRAP。所述第一ACT包括復(fù)數(shù)個第一ACT，則復(fù)數(shù)個第一ACT對應(yīng)的操作命令可以都為RD和RDAP，或者都為WR和WRAP，也可以部分第一ACT對應(yīng)的操作命令為RD和RDAP，部分第一ACT對應(yīng)的操作命令為WR和WRAP。優(yōu)選的，所述內(nèi)存控制器向第一內(nèi)存寫入第一組第一ACT具體為：所述內(nèi)存控制器向第一內(nèi)存的不同Bank寫入第一ACT。優(yōu)選的，所述內(nèi)存控制器向第二內(nèi)存寫入第二ACT具體為：所述內(nèi)存控制器向第二內(nèi)存的不同Bank寫入第二ACT。內(nèi)存控制器向第一內(nèi)存的不同存儲體Bank寫入第一ACT，以及向第二內(nèi)存的不同Bank寫入第二ACT可以避免出現(xiàn)tRC的空閑周期，提高總線利用率。在實(shí)施例二中，所述內(nèi)存控制器向第一內(nèi)存寫入第一組第一ACT具體為：所述內(nèi)存控制器向第一內(nèi)存寫入復(fù)數(shù)組第一ACT，每組第一ACT包含至少一個第一ACT，所述復(fù)數(shù)組第一ACT包括第一組第一ACT和第二組第一ACT，所述第一組第一ACT和第二組第一ACT相繼寫入第一內(nèi)存。優(yōu)選的，每組第一ACT包含4個第一ACT，所述第一組第一ACT和第二組第一ACT相繼寫入第一內(nèi)存時，所述第一組第一ACT與第二組第一ACT之間的間隔時間必須大于tFAW，在這個間隔時間內(nèi)可以向第二內(nèi)存寫入命令。另外，本實(shí)施例可以不限于向第二內(nèi)存寫入命令，還可以向第三內(nèi)存寫入命令。內(nèi)存控制器向第一內(nèi)存寫入與所述第一ACT對應(yīng)的操作命令具體為：所述內(nèi)存控制器向第一內(nèi)存寫入第一組第一ACT對應(yīng)的WR和WRAP，所述內(nèi)存控制器向第一內(nèi)存寫入第二組第一ACT對應(yīng)的RD和RDAP。由向第一內(nèi)存寫入第一ACT對應(yīng)的寫操作命令切換為寫入第一ACT對應(yīng)的讀操作命令的間隔周期內(nèi)，內(nèi)存控制器向第二內(nèi)存寫入所述第二ACT對應(yīng)的操作命令，以利用tWTR和CL的時鐘周期向第二內(nèi)存進(jìn)行讀寫訪問。實(shí)施例三如圖5所示，一種內(nèi)存調(diào)度方法，包括：301、內(nèi)存控制器向第一內(nèi)存寫入第一組第一ACT，所述第一組第一ACT包括復(fù)數(shù)個第一ACT，所述內(nèi)存控制器向第一內(nèi)存寫入兩相鄰的第一ACT之間具有間隔周期；302、在向第一內(nèi)存寫入第一組第一ACT之后，內(nèi)存控制器向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令，所述內(nèi)存控制器向第一內(nèi)存寫入兩相鄰的操作命令之間具有間隔周期；303、在向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，內(nèi)存控制器向第二內(nèi)存寫入第二ACT。該步驟利用了兩相鄰的與所述第一ACT對應(yīng)的操作命令之間的間隔周期，減少了總線上的空閑周期。例如，與一個第一ACT對應(yīng)的操作命令為RD和RDAP，則在RD和RDAP之間的間隔周期內(nèi)，可以向第二內(nèi)存寫入一個第二ACT；若與一個第一ACT對應(yīng)的操作命令為WR和WRAP，則在WR和WRAP之間的間隔周期內(nèi)，可以向第二內(nèi)存寫入一個第二ACT。所述第一內(nèi)存與所述第二內(nèi)存是雙Rank配置。304、內(nèi)存控制器向第二內(nèi)存寫入與所述第二ACT對應(yīng)的操作命令。實(shí)施例四如圖6所示，一種內(nèi)存調(diào)度方法，包括：401、內(nèi)存控制器向第一內(nèi)存寫入第一組第一ACT，所述第一組第一ACT包括復(fù)數(shù)個第一ACT，所述內(nèi)存控制器向第一內(nèi)存寫入兩相鄰的第一ACT之間具有間隔周期。402、在向第一內(nèi)存寫入第一組第一ACT之后，所述內(nèi)存控制器向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令，所述內(nèi)存控制器向第一內(nèi)存寫入兩相鄰的操作命令之間具有間隔周期。403、在向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，所述內(nèi)存控制器向第一內(nèi)存寫入第二組第一ACT，所述第二組第一ACT包含復(fù)數(shù)個第一ACT。由此利用了第一組ACT對應(yīng)的操作命令的間隔周期，減少了總線上的空閑周期。404、在向第一內(nèi)存寫入第二組第一ACT之后，所述內(nèi)存控制器向第一內(nèi)存寫入與所述第二組第一ACT對應(yīng)的操作命令。405、在向第一內(nèi)存寫入所述第一組第一ACT的間隔周期內(nèi)和/或在向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，所述內(nèi)存控制器向第二內(nèi)存寫入第二ACT；本實(shí)施例方法還包括：406、優(yōu)選的，在向第一內(nèi)存寫入與所述第二組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，所述內(nèi)存控制器向第二內(nèi)存寫入第二ACT。優(yōu)選的，所述第一組第一ACT和第二組第一ACT分別包含4個第一ACT。優(yōu)選的，所述內(nèi)存控制器向第二內(nèi)存寫入第二ACT具體為：在向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)和/或向第一內(nèi)存寫入與所述第二組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，內(nèi)存控制器向第二內(nèi)存寫入第一組第二ACT，第一組第二ACT包含至少一個第二ACT。該步驟利用了兩相鄰的與所述第一ACT對應(yīng)的操作命令之間的間隔周期，減少了總線上的空閑周期。例如，與一個第一ACT對應(yīng)的操作命令為RD和RDAP，則在RD和RDAP之間的間隔周期內(nèi)，可以向第二內(nèi)存寫入一個第二ACT；若與一個第一ACT對應(yīng)的操作命令為WR和WRAP，則在WR和WRAP之間的間隔周期內(nèi)，可以向第二內(nèi)存寫入一個第二ACT。優(yōu)選的，所述第一組第二ACT包含4個第二ACT。從以上可以看到，在第一組第一ACT對應(yīng)的操作命令和/或第二組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，寫入第二組第一ACT，又在相鄰的第二組第一ACT的間隔周期內(nèi)，向第二內(nèi)存寫入第一組第二ACT，即在第一組第一ACT對應(yīng)的操作命令和/或第二組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，寫入了第二組第一ACT和第一組第二ACT，這在很大程度上減少了總線上的空閑周期。407、在寫入向第一內(nèi)存與所述第一組第一ACT對應(yīng)的操作命令和與所述第二組第一ACT對應(yīng)的操作命令之后，內(nèi)存控制器向第二內(nèi)存寫入與所述第一組第二ACT對應(yīng)的操作命令。一般的DRAM含有8個Bank，內(nèi)存控制器連續(xù)向8個Bank分別寫入第一組和第二組第一ACT對應(yīng)的操作命令，再向第二內(nèi)存寫入與所述第二ACT對應(yīng)的操作命令，以減少Rank0和Rank1間的切換。408、優(yōu)選的，在向第二內(nèi)存寫入與所述第一組第二ACT對應(yīng)的操作命令的間隔周期內(nèi)，內(nèi)存控制器向第二內(nèi)存寫入第二組第二ACT，所述第二組第二ACT包含至少一個第二ACT。本步驟利用了兩相鄰的與第一組第二ACT對應(yīng)的操作命令之間的間隔周期，減少了總線上的空閑周期。優(yōu)選的，第一組第二ACT包含4個第二ACT，所述第二組第二ACT包含4個第二ACT。內(nèi)存控制器向第二內(nèi)存寫入了8個ACT，而一般DRAM包含8個Bank，因此，內(nèi)存控制器可以向不同的Bank分別寫入1個ACT。409、優(yōu)選的，在向第二內(nèi)存寫入與所述第一組第二ACT對應(yīng)的操作命令之后，內(nèi)存控制器向第二內(nèi)存寫入與第二組第二ACT對應(yīng)的操作命令。可以看出，內(nèi)存控制器可以向第二內(nèi)存的8個不同Bank連續(xù)寫入8個操作命令，這減少了不同Rank間的切換。410、優(yōu)選的，在向第二內(nèi)存寫入與所述第二ACT對應(yīng)的操作命令的間隔周期內(nèi)和/或在向第二內(nèi)存寫入所述第二組第二ACT對應(yīng)的操作命令的間隔周期內(nèi)，內(nèi)存控制器向第一內(nèi)存寫入第三組第一ACT。所述第三組第一ACT包含至少一個第一ACT。由于對應(yīng)同一ACT的操作命令之間存在間隔周期，如對應(yīng)同一ACT的RD和RDAP之間存在4個間隔周期，對應(yīng)同一ACT的WR和WRAP之間也存在4個間隔周期。因此，利用第一組第二ACT對應(yīng)的操作命令的間隔周期和第二組第二ACT對應(yīng)的操作命令的間隔周期可以向第一內(nèi)存寫入第三組第一ACT。優(yōu)選的，第三組包含4個第一ACT。411、優(yōu)選的，在所述向第二內(nèi)存寫入與所述第二組第二ACT對應(yīng)的操作命令及向第一內(nèi)存寫入第三組第一ACT之后，內(nèi)存控制器向第一內(nèi)存寫入與所述第三組第一ACT對應(yīng)的操作命令。結(jié)合上述步驟，可以看到，與所述第三組第一ACT對應(yīng)的操作命令和與所述二組第一ACT對應(yīng)的操作命令之間的間隔周期內(nèi)，內(nèi)存控制器向第二內(nèi)存寫入了第一組和第二組第二ACT對應(yīng)的操作命令，即利用了該間隔周期，減少了總線上的空閑周期。優(yōu)選的，上述第一組第一ACT、第二組第一ACT、第三組第一ACT、第一組第二ACT和第二組第二ACT所包含的ACT命令數(shù)相等。若第一組和第二組第一ACT對應(yīng)的操作命令為寫操作命令，第三組第一ACT對應(yīng)的操作命令為讀操作命令，則該間隔周期包括了內(nèi)存固有參數(shù)tWTR和CL的時間，因此，內(nèi)存固有參數(shù)tWTR和CL的時間得到利用。若第一組和第二組第一ACT對應(yīng)的操作命令為讀操作命令，第三組第一ACT對應(yīng)的操作命令為讀操作命令，第一組和第二組第二ACT對應(yīng)的操作命令為讀操作命令，則本實(shí)施例可應(yīng)用于查找表，可以利用固有參數(shù)tRRD和tFAW的時間來寫入命令。如圖7所示，Rank0對應(yīng)第一內(nèi)存，Rank1對應(yīng)第二內(nèi)存，ACTset表示ACT命令組，RDset表示讀操作命令組，ACTset[0]包含Bank0～Bank3的4個ACT，ACTset[1]包含Bank4～Bank7的4個ACT，RDSet包含Bank0～7的RD/RDAP命令。在寫入第一內(nèi)存的讀操作命令組Rank0RDset期間，寫入第一內(nèi)存的ACT命令組Rank0ACTset[1]和Rank1ACTset[0]，Rank0RDset是與Rank0ACTset[0]和Rank0ACTset[1]對應(yīng)的操作命令，在寫入第二內(nèi)存的讀操作命令組Rank1RDset期間，寫入了Rank0ACTset[0]和第二內(nèi)存的ACT命令組Rank1ACTset[1]，Rank1RDset是與Rank1ACTset[0]和Rank0ACTset[1]對應(yīng)的操作命令。由圖7可以看出，ACTset和RDset交織寫入內(nèi)存，tRRD和tFAW的時間用于寫入RD命令，而RD和RDAP之間的間隔周期則用于寫入ACT命令。這樣利用了tRRD和tFAW的空閑周期，在總線上只有Rank切換時增加2個空閑周期，DRAM的帶寬利用率得到很大的提高。顯然，為了利用tRRD、tFAW、tRP等內(nèi)存固有參數(shù)的時間，寫入兩個受固有參數(shù)限制的命令的間隔周期應(yīng)大等于固有參數(shù)。如圖8所示，ACTset[0]包含Bank0～Bank3的4個ACT，ACTset[1]包含Bank4～Bank7的4個ACT，RA為Rank的簡寫，BA為Bank的簡寫，ACTRAxBAy表示向第x內(nèi)存的第yBank寫入ACT，如ACTRA0BA4表示向第一內(nèi)存的第四Bank寫入ACT。WriteRAxBAy表示向第x內(nèi)存的第yBank寫入寫操作命令，如WriteRA0BA0表示向第一內(nèi)存的第一Bank寫入寫操作命令。圖8反映了各個ACT與寫操作命令的對應(yīng)關(guān)系，以及命令組的間隔時間。向同一Bank寫入WRAP和ACT的間隔周期應(yīng)大于內(nèi)存固有參數(shù)限制的間隔時間，即AL+CWL+2個Rank切換時間(4個時鐘周期)+tWR+tRP；向同一Bank寫入RDAP和ACT的間隔周期應(yīng)大于內(nèi)存固有參數(shù)限制的間隔時間，即AL+tRTP+Trp；向同一Bank寫入ACTset[0]和ACTset[1]的間隔周期應(yīng)大于tFAW；向同一Bank寫入相鄰ACT的間隔周期應(yīng)大于tRC。經(jīng)計(jì)算，DRAM帶寬利用率為(基于DDR3-1600器件)：利用率＝1-空閑周期/總周期＝1-(2+2)/(Rank0RDSetcycles+2+Rank1RDSetcycles+2)＝1-4/(40+2+40+2)＝95.2％此外，如果DRAM由DDR3-1600升級為DDR3-2133或者DDR4器件，DRAM顆粒的主頻將進(jìn)一步提高，但tRRD和tFAW受器件原理和結(jié)構(gòu)限制降低很小，主頻提高仍然改變不了tRRD和tFAW。本實(shí)施例中每個Rank的兩個ACTSet分別交織到兩個Rank的RDSet中，大大放松了tRRD和tFAW的限制。本發(fā)明實(shí)施例若采用DDR3-2133或DDR4-2400器件，同樣可以得到上述95.2％的DRAM帶寬利用率。如圖9所示，采用本發(fā)明技術(shù)方案對包緩存(PacketBuffer)的包(Cell)進(jìn)行操作。具體的，Rank0對應(yīng)第一內(nèi)存，Rank1對應(yīng)第二內(nèi)存，Rank0和Rank1用于作為PacketBuffer，ACTset[0]包含Bank0～Bank3的4個ACT，ACTset[1]包含Bank4～Bank7的4個ACT，RDSet包含Bank0～7的RD/RDAP命令，按照Rank0WRSet→Rank1WRSet→Rank0RDSet→Rank1RDSet，周而復(fù)始，進(jìn)行調(diào)度。ACTSet和WRSet/RDSet相互交織，利用了tRRD和tFAW間隔周期，同時對于其中一個Rank的“寫到讀”的間隔周期內(nèi)寫入了另外一個Rank的寫操作或讀操作，這樣可以利用tWTR和CL的時間，在總線上只有Rank切換時增加2個空閑周期，DRAM的帶寬利用率得到很大的提高。DRAM帶寬利用率為(沒有考慮DRAM刷新所占用帶寬，基于DDR3-1600器件)：利用率＝1-空閑周期/總周期＝1-(2+2+2+2)/(Rank0WRSetcycles+2+Rank1WRSetcycles+2+Rank0RDSetcycles+2+Rank1RDSetcycles+2)＝1-8/(64+2+64+2+64+2+64+2)＝97.0％其中，Rank0WRSetcycles表示寫入Rank0WRSet的周期，Rank1WRSetcycles表示寫入Rank1WRSet的周期，Rank0RDSetcycles表示寫入Rank0RDSet的周期，Rank1RDSetcycles表示寫入Rank1RDSet的周期。需要說明的是，上述訪問同一Bank內(nèi)存的RDAP到ACT間隔時間大于固有參數(shù)AL、tRTP、tRP間隔時間之和，訪問同一Bank的WRAP到ACT間隔時間大于固有參數(shù)AL、CL、tWR、tRP之和，這也是內(nèi)存本身固有參數(shù)在時間上對調(diào)用內(nèi)存的限制。顯然，本發(fā)明方法巧妙的利用了這些間隔時間向?qū)儆诓煌琑ank的內(nèi)存寫入命令，提高了內(nèi)存帶寬的利用率。此外，如果DRAM由DDR3-1600升級為DDR3-2133或者DDR4器件，DRAM顆粒的主頻將進(jìn)一步提高，DRAM的tWTR和CL等參數(shù)的間隔時間顯著增加，但是由于同一Rank間讀寫切換時可以插入足夠長的另一個Rank讀寫操作，因此可以消除tWTR和CL參數(shù)帶來的影響。本實(shí)施例采用DDR3-2133或DDR4-2400器件同樣能夠得到上述97.0％的DRAM帶寬利用率，并且在使用更高速率器件時，PacketBuffer的Cell不會變大，不會使小包“N+1”問題惡化。以下介紹一種用以實(shí)施上述方法的內(nèi)存控制器。實(shí)施例五如圖10所示，一種內(nèi)存控制器，包括：第一行選通單元501，用于向第一內(nèi)存寫入第一組第一ACT，所述第一組第一ACT包括復(fù)數(shù)個第一ACT，其中，向第一內(nèi)存寫入兩相鄰的第一ACT之間具有間隔周期。第一讀寫單元502，用于在所述第一行選通單元在向第一內(nèi)存寫入第一組第一ACT之后，向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令，其中，向第一內(nèi)存寫入兩相鄰的操作命令之間具有間隔周期。第二行選通單元503，用于在第一行選通單元501向第一內(nèi)存寫入所述第一組第一ACT的間隔周期內(nèi)和/或在第一讀寫單元向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，向第二內(nèi)存寫入第二ACT，其中，向第二內(nèi)存寫入兩相鄰的第二ACT之間具有間隔周期。所述第一內(nèi)存與所述第二內(nèi)存是雙Rank配置。第二讀寫單元504，用于向第二內(nèi)存寫入與所述第二ACT對應(yīng)的操作命令。具體的，在第二行選通單元503在向第二內(nèi)存寫入第二ACT之后，第二讀寫單元向第二內(nèi)存寫入與所述第二ACT對應(yīng)的操作命令。其中，向第二內(nèi)存寫入兩相鄰的操作命令之間具有間隔周期。由于第一內(nèi)存和第二內(nèi)存屬于不同的區(qū)塊Rank配置，第一內(nèi)存屬于Rank0，第二內(nèi)存屬于Rank1，在寫入命令時沒有耦合關(guān)系，因此，第一行選通單元和第一讀寫單元在向第一內(nèi)存寫入命令的空閑周期內(nèi)，第二行選通單元可以向第二內(nèi)存寫入ACT命令，這給內(nèi)存控制器如何調(diào)用內(nèi)存提供了很大靈活性，并減少總線的空閑周期。優(yōu)選的，所述操作命令為讀操作命令或?qū)懖僮髅睿鲎x操作命令包括讀命令RD和具有隱含行充電命令的讀命令RDAP，所述寫操作命令包括寫命令WR和具有隱含行充電命令的寫命令WRAP。優(yōu)選的，所述第一讀寫單元，進(jìn)一步用于向第一內(nèi)存的不同存儲體Bank寫入第一ACT。優(yōu)選的，所述第二讀寫單元，進(jìn)一步用于向第二內(nèi)存的不同Bank寫入第二ACT。實(shí)施例六一種內(nèi)存控制器，包括：第一行選通單元，用于向第一內(nèi)存寫入第一組第一ACT，所述第一組第一ACT包括復(fù)數(shù)個第一ACT，其中，向第一內(nèi)存寫入兩相鄰的第一ACT之間具有間隔周期；第一讀寫單元，用于在所述第一行選通單元在向第一內(nèi)存寫入第一組第一ACT之后，向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令，其中，向第一內(nèi)存寫入兩相鄰的操作命令之間具有間隔周期。具體的，在第一行選通單元向第一內(nèi)存寫入第一ACT之后，第一讀寫單元向第一內(nèi)存寫入與所述第一ACT對應(yīng)的操作命令。第二行選通單元，用于在第一行選通單元向第一內(nèi)存寫入第一組第一ACT的間隔周期內(nèi)，向第二內(nèi)存寫入第二ACT。所述第一內(nèi)存與所述第二內(nèi)存是雙Rank配置。其中，向第二內(nèi)存寫入兩相鄰的第二ACT之間具有間隔周期。第二讀寫單元，用于向第二內(nèi)存寫入與所述第二ACT對應(yīng)的操作命令。具體的，在第二行選通單元在向第二內(nèi)存寫入第二ACT之后，第二讀寫單元向第二內(nèi)存寫入與所述第二ACT對應(yīng)的操作命令。其中，向第二內(nèi)存寫入兩相鄰的操作命令之間具有間隔周期。由于第一內(nèi)存和第二內(nèi)存屬于不同的區(qū)塊Rank配置，第一內(nèi)存屬于Rank0，第二內(nèi)存屬于Rank1，在寫入命令時沒有耦合關(guān)系，因此，第一行選通單元在向第一內(nèi)存寫入第一ACT命令的空閑周期內(nèi)，第二行選通單元可以向第二內(nèi)存寫入第二ACT命令，第一讀寫單元是在第二行選通單元向第二內(nèi)存寫入第二ACT命令之后，再向第一內(nèi)存寫入與所述第一ACT對應(yīng)的操作命令，與所述第一ACT對應(yīng)的操作命令不再緊隨第一ACT寫入第一內(nèi)存。這給內(nèi)存控制器調(diào)用內(nèi)存提供了很大靈活性，并減少總線的空閑周期。優(yōu)選的，所述操作命令為讀操作命令或?qū)懖僮髅睿鲎x操作命令包括讀命令RD和具有隱含行充電命令的讀命令RDAP，所述寫操作命令包括寫命令WR和具有隱含行充電命令的寫命令WRAP。優(yōu)選的，所述第一讀寫單元，進(jìn)一步用于向第一內(nèi)存的不同存儲體Bank寫入第一ACT。優(yōu)選的，所述第二讀寫單元，進(jìn)一步用于向第二內(nèi)存的不同Bank寫入第二ACT。優(yōu)選的，所述第一讀寫單元，進(jìn)一步用于在第一行選通單元向第一內(nèi)存寫入第一組第一ACT及第二行選通單元向第二內(nèi)存寫入第二ACT之后，向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令。優(yōu)選的，所述第一讀寫單元包括第一讀單元和第一寫單元，所述第一寫單元用于向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的寫操作命令；所述第一讀單元用于在所述第一寫單元向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的寫操作命令之后，向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的讀操作命令。優(yōu)選的，第二讀寫單元，進(jìn)一步用于在由第一寫單元向第一內(nèi)存寫入所述第一組第一ACT對應(yīng)的寫操作命令切換為由第一讀單元向第一內(nèi)存寫入所述第一組第一ACT對應(yīng)的讀操作命令的間隔周期內(nèi)，向第二內(nèi)存寫入所述第二ACT對應(yīng)的操作命令。從以上可以看出，第一讀寫單元和第二讀寫單元是在第一行選通單元和第二行選通單元分別向第一內(nèi)存和第二內(nèi)存寫入第一ACT和第二ACT之后，才寫入與第一ACT對應(yīng)的操作命令和與第二ACT對應(yīng)的操作命令。第二讀寫單元利用了第一度讀寫單元由寫轉(zhuǎn)換為讀的間隔周期tWTR及CL進(jìn)行讀寫操作。實(shí)施例七一種內(nèi)存控制器，包括：第一行選通單元，用于向第一內(nèi)存寫入第一組第一ACT，所述第一組第一ACT包括復(fù)數(shù)個第一ACT，其中，向第一內(nèi)存寫入兩相鄰的第一ACT之間具有間隔周期；第一讀寫單元，用于在所述第一行選通單元在向第一內(nèi)存寫入第一組第一ACT之后，向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令。其中，向第一內(nèi)存寫入兩相鄰的操作命令之間具有間隔周期。第二行選通單元，用于在第一讀寫單元向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，向第二內(nèi)存寫入第二ACT；所述第一內(nèi)存與所述第二內(nèi)存是雙Rank配置。其中，向第二內(nèi)存寫入兩相鄰的第二ACT之間具有間隔周期。第二讀寫單元，用于向第二內(nèi)存寫入與所述第二ACT對應(yīng)的操作命令。具體的，在第二行選通單元在向第二內(nèi)存寫入第二ACT之后，第二讀寫單元向第二內(nèi)存寫入與所述第二ACT對應(yīng)的操作命令。其中，向第二內(nèi)存寫入兩相鄰的操作命令之間具有間隔周期。由于第一內(nèi)存和第二內(nèi)存屬于不同的Rank配置，第一內(nèi)存屬于Rank0，第二內(nèi)存屬于Rank1，在寫入命令時沒有耦合關(guān)系，因此，第一行選通單元在向第一內(nèi)存寫入第一ACT命令對應(yīng)的操作命令的空閑周期內(nèi)，第二行選通單元可以向第二內(nèi)存寫入第二ACT，第二讀寫單元利用了第一ACT命令對應(yīng)的操作命令的空閑周期進(jìn)行操作，減少總線的空閑周期。優(yōu)選的，所述第一行選通單元進(jìn)一步用于在向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，向第一內(nèi)存寫入第二組第一ACT，所述第二組第一ACT包含復(fù)數(shù)個第一ACT；所述第一讀寫單元進(jìn)一步用于在所述第一行選通單元向第一內(nèi)存寫入第二組第一ACT之后，向第一內(nèi)存寫入與所述第二組第一ACT對應(yīng)的操作命令?？梢钥闯觯诘谝蛔x寫單元向第一內(nèi)存寫入相鄰的與所述第一組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，不僅第二行選通單元向第二內(nèi)存寫入第二ACT，第一行選通單元也可以向第一內(nèi)存寫入另外一組的第一ACT。優(yōu)選的，所述第二行選通單元進(jìn)一步用于在第一讀寫通單元向第一內(nèi)存寫入與所述第二組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，向第二內(nèi)存寫入第二ACT。優(yōu)選的，所述第一組第一ACT和所述第二組第一ACT分別包含4個第一ACT。優(yōu)選的，第二行選通單元進(jìn)一步用于在所述第一讀寫單元向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)和/或所述第一讀寫單元向第一內(nèi)存寫入與所述第二組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，向第二內(nèi)存寫入第一組第二ACT，第一組第二ACT包含至少一個第二ACT?？梢钥闯?，本實(shí)施例利用了第一讀寫單元在寫入命令時的間隔周期，向第二內(nèi)存寫入第二ACT。進(jìn)一步的，在所述第一讀寫單元向第一內(nèi)存寫入與所述第一組和第二組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)，第一行選通單元還可以向第一內(nèi)存寫入所述第二組第一ACT。因此，第二行選通單元也在第一行選通單元向第一內(nèi)存寫入所述第二組第一ACT的間隔周期內(nèi)，向第二內(nèi)存寫入第一組第二ACT，這進(jìn)一步利用了第一讀寫單元和第一行選通單元在寫入命令時的間隔周期。優(yōu)選的，所述第一組第二ACT包含4個第二ACT。優(yōu)選的，第二讀寫單元，進(jìn)一步用于在第一讀寫單元向第一內(nèi)存寫入與所述第一組第一ACT對應(yīng)的操作命令和與所述第二組第一ACT對應(yīng)的操作命令之后，向第二內(nèi)存寫入與所述第一組第二ACT對應(yīng)的操作命令。本步驟減少了不同Rank間命令的切換，減少不同Rank切換帶來的空閑周期(不同Rank間切換需要2個間隔周期)。優(yōu)選的，第二讀寫單元進(jìn)一步用于在第二讀寫單元向第二內(nèi)存寫入相鄰的且與所述第一組第二ACT對應(yīng)的操作命令的間隔周期內(nèi)，向第二內(nèi)存寫入與第二組第二ACT，所述第二組第二ACT包含至少一個第二ACT?？梢钥闯?，與所述第一組第二ACT對應(yīng)的操作命令的間隔周期得到利用。優(yōu)選的，所述第二組第二ACT包含4個第二ACT。優(yōu)選的，第二讀寫單元，進(jìn)一步用于在向第二內(nèi)存寫入與所述第一組第二ACT對應(yīng)的操作命令之后，向第二內(nèi)存寫入與第二組第二ACT對應(yīng)的操作命令。優(yōu)選的，第一行選通單元，進(jìn)一步用于在第二讀寫單元向第二內(nèi)存寫入與所述第一組第二ACT對應(yīng)的操作命令的間隔周期內(nèi)和/或在第二讀寫單元向第二內(nèi)存單元寫入與所述第二組第二ACT對應(yīng)的操作命令的間隔周期內(nèi)，內(nèi)存控制器向第一內(nèi)存寫入第三組第一ACT，所述第三組第一ACT包含至少一個第一ACT。優(yōu)選的，所述第三組第一ACT包括4個第一ACT。第三組第一ACT與第二組第一ACT之間的間隔時間大于tFAW?？梢钥闯?，第一讀寫單元利用第三組第一ACT與第二組第一ACT之間的間隔時間向第二內(nèi)存寫入了命令，同時仍然可以利用第一組和第二組第二ACT對應(yīng)的操作命令的間隔周期來寫入第三組第一ACT。優(yōu)選的，第一讀寫單元進(jìn)一步用于在第二讀寫單元向第二內(nèi)存寫入與所述第二組第二ACT對應(yīng)的操作命令之后及在第一行選通單元向第一內(nèi)存寫入第三組第一ACT之后，向第一內(nèi)存寫入與第三組第一ACT對應(yīng)的操作命令。以上可以看出，第二讀寫單元在第一讀寫單元寫入第二組第一ACT對應(yīng)的操作命令和第三組第一ACT對應(yīng)的操作命令的間隔周期內(nèi)寫入了操作命令。若第二組第一ACT對應(yīng)的操作命令為寫操作命令，第三組第一ACT對應(yīng)的操作命令為讀操作命令，則第二讀寫單元是充分利用了第一讀寫單元由寫操作切換為讀操作的間隔時間，向第二內(nèi)存寫入操作命令，消除了第一讀寫單元由寫到讀操作引起的tWTR和CL的空閑周期。優(yōu)選的，所述第二讀寫單元，進(jìn)一步用于向第二內(nèi)存的不同Bank寫入第二組第二ACT。優(yōu)選的，所述第一讀寫單元，進(jìn)一步用于向第一內(nèi)存的不同Bank寫入第三組第一ACT。實(shí)施例八如圖11所示，一種內(nèi)存系統(tǒng)，包括內(nèi)存控制器601和內(nèi)存，所述內(nèi)存包括第一內(nèi)存602和第二內(nèi)存603，所述內(nèi)存控制器通過地址命令A(yù)DDR/CMD總線604分別連接第一內(nèi)存602和第二內(nèi)存603，以使第一內(nèi)存602和第二內(nèi)存603分時復(fù)用ADDR/CMD總線信號，所述內(nèi)存控制器的片選CS端分別連接第一內(nèi)存602的CS端和第二內(nèi)存603的CS端，具體的，內(nèi)存控制器的第一CS端605連接第一內(nèi)存602的CS端，內(nèi)存控制器的第二CS端607連接第一內(nèi)存603的CS端，以使所述內(nèi)存控制器601分別向第一內(nèi)存602和第二內(nèi)存603發(fā)送獨(dú)立的片選信號；所述內(nèi)存控制器的數(shù)據(jù)端DQ606同時連接第一內(nèi)存602的DQ端和第二內(nèi)存603的DQ端，內(nèi)存控制器601雙Rank配置第一內(nèi)存602和第二內(nèi)存603。優(yōu)選的，第一內(nèi)存和第二內(nèi)存為X16DDR3SDRAM。優(yōu)選的，第一內(nèi)存和第二內(nèi)存為基于TSV或DDP的X16DDR3SDRAM。本發(fā)明實(shí)施例可以與現(xiàn)有技術(shù)相結(jié)合，提高內(nèi)存系統(tǒng)的總線利用率。本領(lǐng)域普通技術(shù)人員可以理解上述實(shí)施例的各種方法中的全部或部分步驟是可以通過程序來指令相關(guān)的硬件來完成，該程序可以存儲于一計(jì)算機(jī)可讀存儲介質(zhì)中，存儲介質(zhì)可以包括：ROM、RAM、磁盤或光盤等。以上對本發(fā)明實(shí)施例所提供的一種內(nèi)存調(diào)度方法及內(nèi)存控制器進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個例對本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實(shí)施方式及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。