專利名稱：一種實現(xiàn)usb設(shè)備的時鐘精確同步電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及USB設(shè)備，具體是指一種實現(xiàn)USB設(shè)備的時鐘精確同步電路。
背景技術(shù)：
低速USB設(shè)備(傳輸速率為I. 5Mhz)的應(yīng)用越來越廣，各個廠家的競爭越來越激烈；低成本的應(yīng)用方案越來越得到廠家的青睞，省去晶振的低速USB協(xié)議芯片成了主流。—般設(shè)備端米用6Mhz時鐘米樣USB主機發(fā)送過來的信號,USB協(xié)議定義了一組特征信號序列(由主機Host發(fā)送)用以同步設(shè)備(Device)的本地6Mhz時鐘。USB協(xié)議本身存在一定的靈活性，精準(zhǔn)可靠的USB時鐘同步方案變得越來越重要，否則USB設(shè)備的兼容性·會受到影響；高成本的實現(xiàn)方案又會使產(chǎn)品喪失競爭力。為了實現(xiàn)時鐘精確同步，現(xiàn)有的方法主要有1、直接生成法。如圖I所示，該辦法通過修調(diào)物理電路直接產(chǎn)生6Mhz時鐘，不需要其他的控制電路。但該種辦法生成的頻率容易受到溫度和電壓的影響，在較大的電壓和溫度變化范圍內(nèi)很難得到滿足USB協(xié)議規(guī)定的頻率穩(wěn)定性；2、高速時鐘采樣法。如圖2所示，該方法先產(chǎn)生一個本地高頻時鐘，再用高頻時鐘對USB總線上的特征信號序列進行采樣，計算出特征信號序列所包含的高頻時鐘的周期數(shù)，來恢復(fù)6Mhz時鐘。但該方法要求高頻時鐘需要達到數(shù)十倍以上的USB傳輸速率，而且恢復(fù)出來的6Mhz時鐘的精度和占空比難以保證；另外高頻時鐘還會帶來較大的電流消耗和空間輻射；3、ADC電壓轉(zhuǎn)換法。如圖3所示，該方法先用USB總線上的特征信號序列對電容進行積分，再通過ADC把電壓值量化并保存下來；然后將本地時鐘對同一個電容進行積分并量化，并且將量化值和USB的量化值比較，來調(diào)整本地震蕩達到6Mhz。但該辦法在本地時鐘和USB信號不同時對同一個電容充電，消除了系統(tǒng)誤差，可以達到較高的頻率精度；但本方法所要求的電路較多，控制時序復(fù)雜，芯片面積較大，不利于產(chǎn)品低成本化。

實用新型內(nèi)容本實用新型需的目的是提供一種電路規(guī)模小、功耗低、穩(wěn)定性高、精確度高、減少電流消耗和空間輻射、實現(xiàn)簡單、控制簡單的實現(xiàn)USB設(shè)備的時鐘精確同步電路。本實用新型可以通過以下技術(shù)方案來實現(xiàn)本實用新型設(shè)計了一種實現(xiàn)USB設(shè)備的時鐘精確同步電路，包括數(shù)字邏輯控制電路、延時電路、或非門電路、觸發(fā)器電路、環(huán)形振蕩電路和選擇器電路，所述的數(shù)字邏輯控制電路分別與延時電路、或非門電路、觸發(fā)器電路、環(huán)形振蕩電路和選擇器電路連接，延時電路與或非門電路和觸發(fā)器電路順序相連，或非門電路、觸發(fā)器電路分別與環(huán)形振蕩電路連接，環(huán)形振蕩電路與選擇器電路連接。所述的環(huán)形振蕩電路包括有固定延時單元X、CLK頻率細調(diào)單元Y、CLK頻率粗調(diào)單
J Li Z ο所述的固定延時單元X包括有或非門I、若干延時單元A和分頻器DIV ;CLK頻率細調(diào)單元Y包括有細調(diào)選擇模塊Fine和若干延時單元F ；CLK頻率粗調(diào)單元Z包括有粗調(diào)選擇模塊Adj和若干延時單元A。[0009]所述的延時單元A包括有順序相連的場效應(yīng)管M0-M3和或非門nor2 ;所述的延時單元F包括順序相連的場效應(yīng)管M4-M7和或非門nor3。所述的細調(diào)選擇模塊Fine包括有若干二選一選擇器MUX21 ;所述的粗調(diào)選擇模塊Adj包括若干二選一選擇器MUX21。所述的延時電路包括有延時單元F。所述的或非門電路包括有或非門nor2。所述的觸發(fā)器電路包括有若干觸發(fā)器DIFR，該觸發(fā)器為帶復(fù)位清零端D類型觸發(fā)
器。 所述的選擇器電路包括有選擇器MUX8和MUX16。本實用新型實現(xiàn)USB設(shè)備的時鐘精確同步電路采用環(huán)形振蕩器，利用環(huán)形振蕩器每級延時相同的特點，可以精確恢復(fù)6Mhz的本地時鐘，克服了現(xiàn)有技術(shù)所存在的缺點。本實用新型實現(xiàn)USB設(shè)備的時鐘精確同步電路可實現(xiàn)精準(zhǔn)6Mhz時鐘的恢復(fù)，電路規(guī)模小，功耗低，所有的電路都工作在6M時鐘頻率上。

附圖I為現(xiàn)有技術(shù)中采用直接生成法實現(xiàn)時鐘同步的電路原理示意圖。附圖2為現(xiàn)有技術(shù)中采用高速時鐘采樣法實現(xiàn)時鐘同步的電路原理示意圖。附圖3為現(xiàn)有技術(shù)中采用ADC電壓轉(zhuǎn)換法實現(xiàn)時鐘同步的電路原理示意圖。附圖4為本實用新型實現(xiàn)USB設(shè)備的時鐘精確同步電路的原理方框圖。附圖5為本實用新型實現(xiàn)USB設(shè)備的時鐘精確同步電路的電路原理不意圖。附圖6為本實用新型實現(xiàn)USB設(shè)備的時鐘精確同步電路中圖環(huán)形振蕩電路的電路原理示意。附圖7為本實用新型實現(xiàn)USB設(shè)備的時鐘精確同步電路中延時單元A的電路圖。附圖8為本實用新型實現(xiàn)USB設(shè)備的時鐘精確同步電路中延時單元F的電路圖。附圖9為本實用新型實現(xiàn)USB設(shè)備的時鐘精確同步電路中細調(diào)選擇模塊Fine的電路圖。附圖10為本實用新型實現(xiàn)USB設(shè)備的時鐘精確同步電路中粗調(diào)選擇模塊Adj的電路圖。
具體實施方式
下面將結(jié)合說明書附圖來對本實用新型作進一步描述如圖4、圖5、圖6所示，本實用新型公開了一種實現(xiàn)USB設(shè)備的時鐘精確同步電路，包括數(shù)字邏輯控制電路Digctrl、延時電路DelayE、或非門電路、觸發(fā)器電路、環(huán)形振蕩電路和選擇器電路，所述的數(shù)字邏輯控制電路分別與延時電路、或非門電路、觸發(fā)器電路、環(huán)形振蕩電路和選擇器電路連接，延時電路與或非門電路和觸發(fā)器電路順序相連，或非門電路、觸發(fā)器電路分別與環(huán)形振蕩電路連接，環(huán)形振蕩電路與選擇器電路連接，所述的環(huán)形振蕩電路包括有固定延時單元X、CLK頻率細調(diào)單元Y、CLK頻率粗調(diào)單元Z。所述的延時電路包括有延時單元F。所述的或非門電路包括有或非門nor2。所述的觸發(fā)器電路包括有若干觸發(fā)器DIFR，該觸發(fā)器為帶復(fù)位清零端D類型觸發(fā)器。所述的選擇器電路包括有選擇器MUX8和MUX16。[0027]如圖6所示,所述的固定延時單元X包括有或非門I、若干延時單元A和4分頻器；CLK頻率細調(diào)單元Y包括有細調(diào)選擇模塊Fine和若干延時單元F ；CLK頻率粗調(diào)單元Z包括有粗調(diào)選擇模塊Adj和若干延時單元A。如圖7所示,所述的延時單元A包括有場效應(yīng)管M0-M3和或非門nor2。如圖8所示，所述的延時單元F包括有場效應(yīng)管M4-M7和或非門nor3。如圖9所示，所述的細調(diào)選擇模塊Fine包括有若干二選一選擇器MUX21，多個選擇器MUX21呈遞減的方式連接在一起。如圖10所示，所述的粗調(diào)選擇模塊Adj包括若干二選一選擇器MUX21，多個選擇器MUX21呈遞減的方式連接在一起。以上所述，僅為本實用新型的較佳實施例而已，并非對本實用新型作任何形式上的限制；凡本行業(yè)的普通技術(shù)人員均可按說明書附圖所示和以上所述而順暢地實施本實用新型；但是，凡熟悉本專業(yè)的技術(shù)人員在不脫離本實用新型技術(shù)方案范圍內(nèi)，可利用以上所 揭示的技術(shù)內(nèi)容而作出的些許更動、修飾與演變的等同變化，均為本實用新型的等效實施例；同時，凡依據(jù)本實用新型的實質(zhì)技術(shù)對以上實施例所作的任何等同變化的更動、修飾與演變等，均仍屬于本實用新型的技術(shù)方案的保護范圍之內(nèi)。
權(quán)利要求1.一種實現(xiàn)USB設(shè)備的時鐘精確同步電路，其特征在于包括數(shù)字邏輯控制電路、延時電路、或非門電路、觸發(fā)器電路、環(huán)形振蕩電路和選擇器電路，所述的數(shù)字邏輯控制電路分別與延時電路、或非門電路、觸發(fā)器電路、環(huán)形振蕩電路和選擇器電路連接，延時電路與或非門電路和觸發(fā)器電路順序相連，或非門電路、觸發(fā)器電路分別與環(huán)形振蕩電路連接，環(huán)形振蕩電路與選擇器電路連接。
2.根據(jù)權(quán)利要求I所述的實現(xiàn)USB設(shè)備的時鐘精確同步電路，其特征在于所述的環(huán)形振蕩電路包括有固定延時單元X、CLK頻率細調(diào)單元Y、CLK頻率粗調(diào)單元Z。
3.根據(jù)權(quán)利要求2所述的實現(xiàn)USB設(shè)備的時鐘精確同步電路，其特征在于所述的固定延時單元X包括有或非門I、若干延時單元A和分頻器DIV ；CLK頻率細調(diào)單元Y包括有細調(diào)選擇模塊Fine和若干延時單元F ；CLK頻率粗調(diào)單元Z包括有粗調(diào)選擇模塊Adj和若干延時單元A。
4.根據(jù)權(quán)利要求3所述的實現(xiàn)USB設(shè)備的時鐘精確同步電路，其特征在于所述的延時單元A包括有順序相連的場效應(yīng)管M0-M3和或非門nor2 ;所述的延時單元F包括順序相連的場效應(yīng)管M4-M7和或非門nor3。
5.根據(jù)權(quán)利要求4所述的實現(xiàn)USB設(shè)備的時鐘精確同步電路，其特征在于所述的細調(diào)選擇模塊Fine包括有若干二選一選擇器MUX21 ;所述的粗調(diào)選擇模塊Adj包括若干二選一選擇器MUX21。
6.根據(jù)權(quán)利要求5所述的實現(xiàn)USB設(shè)備的時鐘精確同步電路，其特征在于所述的延時電路包括有延時單元F。
7.根據(jù)權(quán)利要求6所述的實現(xiàn)USB設(shè)備的時鐘精確同步電路，其特征在于所述的或非門電路包括有或非門nor2。
8.根據(jù)權(quán)利要求7所述的實現(xiàn)USB設(shè)備的時鐘精確同步電路，其特征在于所述的觸發(fā)器電路包括有若干觸發(fā)器DIFR，該觸發(fā)器為帶復(fù)位清零端D類型觸發(fā)器。
9.根據(jù)權(quán)利要求8所述的實現(xiàn)USB設(shè)備的時鐘精確同步電路，其特征在于所述的選擇器電路包括有選擇器MUX8和MUX16。
專利摘要本實用新型公開了一種實現(xiàn)USB設(shè)備的時鐘精確同步電路，包括數(shù)字邏輯控制電路、延時電路、或非門電路、觸發(fā)器電路、環(huán)形振蕩電路和選擇器電路，所述的數(shù)字邏輯控制電路分別與延時電路、或非門電路、觸發(fā)器電路、環(huán)形振蕩電路和選擇器電路連接，延時電路與或非門電路和觸發(fā)器電路順序相連，或非門電路、觸發(fā)器電路分別與環(huán)形振蕩電路連接，環(huán)形振蕩電路與選擇器電路連接。本實用新型實現(xiàn)USB設(shè)備的時鐘精確同步電路具有電路規(guī)模小、功耗低、穩(wěn)定性高、精確度高、減少電流消耗和空間輻射、實現(xiàn)簡單、控制簡單的優(yōu)點。
文檔編號G06F1/12GK202795135SQ20122044792
公開日2013年3月13日 申請日期2012年9月5日 優(yōu)先權(quán)日2012年9月5日
發(fā)明者陳偉 申請人:朱小安