專利名稱：一種usb接口擴(kuò)展電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及USB接ロ，尤其涉及ー種USB接ロ擴(kuò)展電路。
背景技術(shù)：
USB設(shè)備分為HOST (主設(shè)備)和DEVICE (從設(shè)備)，只有當(dāng)一臺(tái)HOST與一臺(tái)DEVICE連接時(shí)才能實(shí)現(xiàn)數(shù)據(jù)的傳輸。因此現(xiàn)有的USB接ロ均設(shè)有ー個(gè)host接ロ與主設(shè)備相連，一個(gè)device接ロ與從設(shè)備相連。但當(dāng)主設(shè)備與多個(gè)從設(shè)備相連時(shí)，現(xiàn)有的USB接ロ便不能滿足使用要求。且現(xiàn)有各種設(shè)備只能通過(guò)USB接ロ連接到PC，并在PC的控制下進(jìn)行數(shù)據(jù)交換。當(dāng)沒(méi)有PC吋，由于沒(méi)有從設(shè)備能夠充當(dāng)Host，因此各設(shè)備間便無(wú)法利用USB ロ進(jìn)行操作。由上可知，有必要提供一種不但能夠?qū)⒅髟O(shè)備的HOST接ロ擴(kuò)展為ー個(gè)HOST接ロ和多個(gè)DEVICE接ロ，還可以將USB接ロ擴(kuò)展成具有HOST和DEVICE兩種功能的OTG接ロ的USB接ロ擴(kuò)展電路。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是提供一種不但能夠?qū)⒅髟O(shè)備的HOST接ロ擴(kuò)展為ー個(gè)HOST接口和多個(gè)DEVICE接ロ，還可以將USB接ロ擴(kuò)展成具有HOST和DEVICE兩種功能的OTG接ロ的USB接ロ擴(kuò)展電路。。本實(shí)用新型的目的是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的:ー種USB接ロ擴(kuò)展電路，包括設(shè)置有端ロ DM和DP端ロ的輸入接ロ，其特征在于:所述USB接ロ擴(kuò)展電路還包括n個(gè)輸出接ロ，其中，n為大于I的整數(shù)，所述每個(gè)輸出接ロ的輸入端通過(guò)開(kāi)關(guān)単元與所述輸入接ロ連接，所述第一個(gè)輸出接ロ的輸出端連接串行硬件驅(qū)動(dòng)器接ロ，用于實(shí)現(xiàn)host功能端ロ的擴(kuò)展；所述輸出接口中除第一個(gè)以外的n-1個(gè)輸出接ロ的輸出端連接外接UAB設(shè)備，用于實(shí)現(xiàn)device功能端ロ的擴(kuò)展。其中，所述每個(gè)開(kāi)關(guān)單元包括:第一開(kāi)關(guān)器件，第一開(kāi)關(guān)器件的輸入端與所述輸入接ロ的DM端ロ連接,輸出端與輸出接ロ連接；第二開(kāi)關(guān)器件，第二開(kāi)關(guān)器件的輸入端與所述輸入接ロ的DP端ロ連接，輸出端與輸出接ロ連接；電源，用于為所述開(kāi)關(guān)単元提供電源；通用可編程輸入/輸出接ロ，與第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件的控制端連接，用于控制第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件的導(dǎo)通與截止。進(jìn)ー步地，第一開(kāi)關(guān)器件的輸入端與所述輸入接ロ的DM端ロ之間設(shè)置有第三電阻，用于減緩由DM端ロ輸入的數(shù)據(jù)的傳輸速度；[0016]第二開(kāi)關(guān)器件的輸入端與所述輸入接ロ的DP端ロ之間設(shè)置有第四電阻，用于減緩DP端ロ輸入的數(shù)據(jù)的傳輸速度。其中，所述開(kāi)關(guān)器件為三極管。或者，所述開(kāi)關(guān)器件為MOS管。所述輸入接ロ與主設(shè)備的主芯片連接，第一個(gè)輸出接ロ與內(nèi)置硬盤(pán)連接，所述除第一個(gè)輸出接ロ以外的n-1個(gè)輸出接ロ的輸出端連接從設(shè)備，用于將ー個(gè)HOST接ロ擴(kuò)展成ー個(gè) HOST 接 口和 n-1 個(gè) DEVICE 接 ロ。所述輸入接ロ通過(guò)串行硬件驅(qū)動(dòng)器接ロ與內(nèi)置硬盤(pán)連接，所述輸出接ロ為兩個(gè)，第一個(gè)輸出接ロ與主設(shè)備的主芯片連接，第二個(gè)輸出接ロ通過(guò)mini USB接ロ連接外部PC設(shè)備，用于將ー個(gè)USB接ロ擴(kuò)展成為同時(shí)具有HOST接口和DEVICE接ロ的OTG接ロ。具體地,所述外部PC設(shè)備為移動(dòng)硬盤(pán)。由以上技術(shù)方案可知，本實(shí)用新型中的輸入接ロ與主設(shè)備的主芯片連接，同時(shí)設(shè)置有多個(gè)輸出接ロ，其中ー個(gè)輸出接ロ的輸出端連接有串行硬件驅(qū)動(dòng)器接ロ，這樣就可實(shí)現(xiàn)host功能端ロ的擴(kuò)展；其他的輸出接ロ連接外接UAB設(shè)備,用于實(shí)現(xiàn)多個(gè)device功能端ロ的擴(kuò)展。也或者在其他的輸出接ロ通過(guò)mini USB接ロ連接外部PC設(shè)備，使USB接ロ成為同時(shí)具有HOST接口和DEVICE接ロ的OTG接ロ。因此本實(shí)用新型不但能夠?qū)⒅髟O(shè)備的HOST接ロ擴(kuò)展為ー個(gè)HOST接口和多個(gè)DEVICE接ロ，還可以將主設(shè)備的USB接ロ擴(kuò)展成具有HOST和DEVICE兩種功能的OTG接ロ。

為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，以下將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹。顯而易見(jiàn)地，以下描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員而言，還可以根據(jù)這些附圖所示實(shí)施例得到其它的實(shí)施例及其附圖。圖1示出了 USB接ロ擴(kuò)展電路的電路圖；圖2示出了實(shí)施例1的結(jié)構(gòu)框圖；圖3示出了實(shí)施例2的結(jié)構(gòu)框圖。
具體實(shí)施方式
為使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實(shí)施例，對(duì)本實(shí)用新型進(jìn)ー步詳細(xì)說(shuō)明。根據(jù)本實(shí)用新型的實(shí)施例，提供了ー種USB接ロ擴(kuò)展電路，圖1示出了 USB接ロ擴(kuò)展電路的電路圖。如圖1所示，USB接ロ擴(kuò)展電路包括設(shè)置有I個(gè)輸入接口和n個(gè)輸出接ロ，其中，n為大于I的整數(shù)，本實(shí)施例中，n的個(gè)數(shù)為3。如圖1所示，輸出接ロ包括DM端ロ和DP端ロ兩個(gè)端ロ。第一個(gè)輸出接ロ包括DM1端口和DP1端ロ，第二個(gè)輸出接ロ包括DM2端口和DP2端ロ，第三個(gè)輸出接ロ包括DM3端口和DP3端ロ。每個(gè)輸出接ロ的輸入端均通過(guò)ー個(gè)開(kāi)關(guān)單元與輸入接ロ連接。開(kāi)關(guān)單元包括由兩個(gè)三極管分別作為第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件、ー個(gè)通用可編程輸入/輸出接口和電源四部分。具體地，以第一個(gè)輸出接ロ為例，第一開(kāi)關(guān)器件為三極管Q9，三極管Q9的輸入端與輸入接ロ的DM端ロ連接，輸出端與第I個(gè)輸出接ロ的DM1端ロ連接；第二開(kāi)關(guān)器件Q12的輸入端與輸入接ロ的DP端ロ連接，輸出端與第I個(gè)輸出接ロ的DP1端ロ連接。用于控制輸入接口和第一個(gè)輸出接ロ導(dǎo)通的為通用可編程輸入/輸出接ロ GP101，GPIOl分別與第一開(kāi)關(guān)器件Q9和第二開(kāi)關(guān)器件Q12的控制端連接，用于控制第一開(kāi)關(guān)器件Q9和第二開(kāi)關(guān)器件Q12的導(dǎo)通與截止。當(dāng)通用可編程輸入/輸出接ロ GPIOl控制第一開(kāi)關(guān)器件Q9時(shí)，GPIOl通過(guò)上拉電阻Rl與電源相連；當(dāng)通用可編程輸入/輸出接ロ GPIOl控制第二開(kāi)關(guān)器件Q12時(shí)，GPIOl通過(guò)上拉電阻R2與電源相連。相似地，第二個(gè)輸出接口和輸入接ロ之間的開(kāi)關(guān)單元包括第一開(kāi)關(guān)器件QlO和第二開(kāi)關(guān)器件Q13、通用可編程輸入/輸出接ロ GP102和上拉電阻R3和R4 ;第三個(gè)輸出接口和輸入接ロ之間的開(kāi)關(guān)單元包括第一開(kāi)關(guān)器件Ql I和第二開(kāi)關(guān)器件Q14、通用可編程輸入/輸出接ロ GP103和上拉電阻R5和R6。由于第二個(gè)輸出接ロ、第三輸出接ロ與輸入接ロ的連接關(guān)系與第一個(gè)輸出接ロ與輸入接ロ的連接關(guān)系相同，故此處不再贅述。對(duì)于每個(gè)不同的輸出接ロ，由于通用可編程輸入/輸出接ロ的控制命令不同，所以每個(gè)開(kāi)關(guān)器件所對(duì)應(yīng)的上拉電阻阻值也不同，所以R1、R2、R3、R4、R5和R6的阻值需根據(jù)開(kāi)關(guān)器件的需要而定。由于USB數(shù)據(jù)通訊速度較快，作為優(yōu)選，在第一開(kāi)關(guān)器件的輸入端與輸入接ロ的DM端ロ之間設(shè)置有第三電阻，用于減緩由DM端ロ輸入的數(shù)據(jù)的傳輸速度；在第二開(kāi)關(guān)器件的輸入端與輸入接ロ的DP端ロ之間設(shè)置有第四電阻，用于減緩DP端ロ輸入的數(shù)據(jù)的傳輸速度。圖1中，對(duì)于第一輸出接ロ，第三電阻為R630，第四電阻為R642 ;對(duì)于第二輸出接ロ，第三電阻為R633，第四電阻為R643 ;對(duì)于第三輸出接ロ，第三電阻為R638，第四電阻為R644。對(duì)于不同輸出接ロ的開(kāi)關(guān)單元，第三電阻和第四電阻的取值需根據(jù)實(shí)際眼圖測(cè)試完成各個(gè)電阻阻值的選型。對(duì)于利用電阻進(jìn)行眼圖測(cè)試的工作原理為本領(lǐng)域工作人員所熟識(shí)，此處不再贅述。對(duì)于開(kāi)關(guān)器件，除了三極管外，還可采用MOS管作為開(kāi)關(guān)器件。USB接ロ擴(kuò)展電路的工作原理為:當(dāng)GPIOl 為高電平，GP102、GP103 為低電平時(shí)，Q9、Q12 導(dǎo)通，Q10、Q11、Q15、Q16 截
止，輸入接ロ的DP和DM端ロ與輸出接ロ的DP1、DMl端ロ連通；當(dāng)GPIOl 為高電平，GP102、GP103 為低電平時(shí)，Q10、Q15 導(dǎo)通，Q9、Q12、Q11、Q16 截
止，輸入接ロ的DP和DM端ロ與輸出接ロ的DP2、DM2端ロ連通；當(dāng)GPIOl 為高電平，GP102、GP103 為低電平時(shí)，Q1UQ16 導(dǎo)通，Q9、Q10、Q12、Q15 截止，輸入接ロ的DP和DM端ロ與輸出接ロ的DP3、DM3端ロ連通。下面根據(jù)具體的實(shí)施例，對(duì)USB接ロ擴(kuò)展電路的應(yīng)用做詳細(xì)闡述。實(shí)施例1:圖2示出了實(shí)施例1的結(jié)構(gòu)框圖，如圖2所示，USB接ロ擴(kuò)展電路的輸入接ロ與主設(shè)備的主芯片I通過(guò)DM數(shù)據(jù)線和DP數(shù)據(jù)線相連。USB接ロ擴(kuò)展電路在本實(shí)施例中包括兩個(gè)輸出接ロ。其中，第一個(gè)輸出接ロ的DM1端口和DP1端ロ連接串行硬件驅(qū)動(dòng)器接ロ SATA2，用于使USB接ロ轉(zhuǎn)化為SATA接ロ與內(nèi)置硬盤(pán)5相連，從而實(shí)現(xiàn)host功能端ロ的擴(kuò)展。第ニ個(gè)輸出接ロ的DM2端口和DP2端ロ連接外接UAB接ロ 3，從而實(shí)現(xiàn)device功能端ロ的擴(kuò)展。當(dāng)然，本實(shí)施例中只是以兩個(gè)輸出接ロ為例，而并非USB接ロ擴(kuò)展電路只包含兩個(gè)輸出接ロ。USB接ロ擴(kuò)展電路可包括3個(gè)或更多輸出接ロ。其中，第一個(gè)輸出接ロ的DM1端ロ和DP1端ロ連接串行硬件驅(qū)動(dòng)器接ロ SATA2，而其他除第一個(gè)輸出接ロ以外的所有接ロ均用于連接外接UAB接ロ 3，實(shí)現(xiàn)多個(gè)device功能端ロ的擴(kuò)展。本實(shí)施例，可將ー個(gè)HOST接ロ，擴(kuò)展成具有ー個(gè)HOST接口和兩個(gè)乃至更多個(gè)DEVICE 接ロ。實(shí)施例2:圖3示出了實(shí)施例2的結(jié)構(gòu)框圖，如圖3所示，USB接ロ擴(kuò)展電路的輸入接ロ與串行硬件驅(qū)動(dòng)器接ロ SATA2連接，同時(shí)串行硬件驅(qū)動(dòng)器接ロ SATA2與內(nèi)置硬盤(pán)5連接。本實(shí)施例中，USB接ロ擴(kuò)展電路包括兩個(gè)輸出接ロ。其中，第一個(gè)輸出接ロ的DM1端口和DP1端ロ與主設(shè)備的主芯片I連接。第二個(gè)輸出接ロ的DM2端口和DP2端ロ通過(guò)mini USB接ロ 4連接外部PC設(shè)備。外部PC設(shè)備可為移動(dòng)硬盤(pán)。這樣USB接ロ擴(kuò)展電路通過(guò)輸入接ロ與內(nèi)置硬盤(pán)5連接，輸出接ロ與外部PC設(shè)備和主芯片I相連，從而將ー個(gè)USB接ロ擴(kuò)展成為同時(shí)具有HOST接口和DEVICE接ロ的OTG接ロ。 由以上技術(shù)方案可知，本實(shí)用新型中USB接ロ擴(kuò)展電路包括一個(gè)輸入接口和多個(gè)輸出接ロ。通過(guò)USB接ロ擴(kuò)展電路的ー個(gè)輸出接ロ連接串行硬件驅(qū)動(dòng)器接ロ并與內(nèi)置硬盤(pán)5連接，可實(shí)現(xiàn)將ー個(gè)host接ロ擴(kuò)展為ー個(gè)host接口和多個(gè)device接ロ ；或者在USB接ロ擴(kuò)展電路的ー個(gè)輸入接ロ連接串行硬件驅(qū)動(dòng)器接ロ并與內(nèi)置硬盤(pán)5連接，同時(shí)ー個(gè)輸出接ロ通過(guò)mini USB接ロ 4連接外部PC設(shè)備，使USB接ロ成為同時(shí)具有HOST接口和DEVICE接ロ的OTG接ロ。因此本實(shí)用新型不但能夠?qū)⒅髟O(shè)備的HOST接ロ擴(kuò)展為ー個(gè)HOST接口和多個(gè)DEVICE接ロ，還可以將主設(shè)備的USB接ロ擴(kuò)展成具有HOST和DEVICE兩種功能的OTG接ロ。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并非用于限定本實(shí)用新型的保護(hù)范圍。凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換以及改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.ー種USB接ロ擴(kuò)展電路，包括設(shè)置有端ロ DM和DP端ロ的輸入接ロ，其特征在于: 所述USB接ロ擴(kuò)展電路還包括n個(gè)輸出接ロ，其中，n為大于I的整數(shù)， 所述每個(gè)輸出接ロ的輸入端通過(guò)開(kāi)關(guān)単元與所述輸入接ロ連接， 所述第一個(gè)輸出接ロ的輸出端連接串行硬件驅(qū)動(dòng)器接ロ，用于實(shí)現(xiàn)host功能端ロ的擴(kuò)展； 所述輸出接口中除第一個(gè)以外的n-1個(gè)輸出接ロ的輸出端連接外接UAB設(shè)備，用于實(shí)現(xiàn)device功能端ロ的擴(kuò)展。
2.如權(quán)利要求1所述的USB接ロ擴(kuò)展電路，其特征在于，所述每個(gè)開(kāi)關(guān)單元包括: 第一開(kāi)關(guān)器件，第一開(kāi)關(guān)器件的輸入端與所述輸入接ロ的DM端ロ連接,輸出端與輸出接ロ連接； 第二開(kāi)關(guān)器件，第二開(kāi)關(guān)器件的輸入端與所述輸入接ロ的DP端ロ連接，輸出端與輸出接ロ連接； 電源，用于為所述開(kāi)關(guān)単元提供電源； 通用可編程輸入/輸出接ロ，與第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件的控制端連接，用于控制第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件的導(dǎo)通與截止。
3.如權(quán)利要求2所述的USB接ロ擴(kuò)展電路，其特征在于， 第一開(kāi)關(guān)器件的輸入端與所述輸入接ロ的DM端ロ之間設(shè)置有第三電阻，用于減緩由DM端ロ輸入的數(shù)據(jù)的傳輸速度； 第二開(kāi)關(guān)器件的輸入端與所述輸入接ロ的DP端ロ之間設(shè)置有第四電阻，用于減緩DP端ロ輸入的數(shù)據(jù)的傳輸速度。
4.如權(quán)利要求2或3所述的USB接ロ擴(kuò)展電路，其特征在于，所述開(kāi)關(guān)器件為三極管。
5.如權(quán)利要求2或3所述的USB接ロ擴(kuò)展電路，其特征在于，所述開(kāi)關(guān)器件為MOS管。
6.如權(quán)利要求1或2所述的USB接ロ擴(kuò)展電路，其特征在于，所述輸入接ロ與主設(shè)備的主芯片連接，第一個(gè)輸出接ロ與內(nèi)置硬盤(pán)連接，所述除第一個(gè)輸出接ロ以外的n-1個(gè)輸出接ロ的輸出端連接從設(shè)備，用于將ー個(gè)HOST接ロ擴(kuò)展成ー個(gè)HOST接口和n-1個(gè)DEVICE接ロ。
7.如權(quán)利要求1或2所述的USB接ロ擴(kuò)展電路，其特征在于，所述輸入接ロ通過(guò)串行硬件驅(qū)動(dòng)器接ロ與內(nèi)置硬盤(pán)連接，所述輸出接ロ為兩個(gè)，第一個(gè)輸出接ロ與主設(shè)備的主芯片連接，第二個(gè)輸出接ロ通過(guò)mini USB接ロ連接外部PC設(shè)備，用于將ー個(gè)USB接ロ擴(kuò)展成為同時(shí)具有HOST接口和DEVICE接ロ的OTG接ロ。
8.如權(quán)利要求7所述的USB接ロ擴(kuò)展電路，其特征在于，所述外部PC設(shè)備為移動(dòng)硬盤(pán)。
專利摘要本實(shí)用新型公開(kāi)了一種USB接口擴(kuò)展電路，包括設(shè)置有端口DM和DP端口的輸入接口和n個(gè)輸出接口，其中，n為大于1的整數(shù)。所述每個(gè)輸出接口的輸入端通過(guò)開(kāi)關(guān)單元與所述輸入接口連接，所述第一個(gè)輸出接口的輸出端連接串行硬件驅(qū)動(dòng)器接口，用于實(shí)現(xiàn)host功能端口的擴(kuò)展；所述輸出接口中除第一個(gè)以外的n-1個(gè)輸出接口的輸出端連接外接UAB設(shè)備，用于實(shí)現(xiàn)device功能端口的擴(kuò)展。本實(shí)用新型不但能夠?qū)⒅髟O(shè)備的HOST接口擴(kuò)展為一個(gè)HOST接口和多個(gè)DEVICE接口，還可以將主設(shè)備的USB接口擴(kuò)展成具有HOST和DEVICE兩種功能的OTG接口。
文檔編號(hào)G06F13/40GK202948445SQ20122044456
公開(kāi)日2013年5月22日 申請(qǐng)日期2012年9月3日 優(yōu)先權(quán)日2012年9月3日
發(fā)明者高均波 申請(qǐng)人:青島海信寬帶多媒體技術(shù)有限公司