專利名稱：計算機數(shù)據(jù)采集分發(fā)器電路板的制作方法
技術領域：
本實用新型屬于計算機插接線路板技術領域，尤其涉及一種計算機數(shù)據(jù)采集分發(fā)器電路板。
背景技術：
數(shù)據(jù)采集分發(fā)器是一種常見的計算機附加控制卡，目前使用的數(shù)據(jù)采集分發(fā)器電路板由于芯片的擺布位置不合理，設計線路不科學，數(shù)據(jù)采集分發(fā)器電路板面積增大，從而數(shù)據(jù)采集分發(fā)器造成體積大，在計算機內部安裝、拆卸困難，并且由于芯片集成度低，使板子各芯片數(shù)量增加，芯片發(fā)熱量大，容易造成計算機死機，并且由于各芯片之間的線路長，通訊信號在板子上的傳輸距離長，使得數(shù)據(jù)采集的速度降低
實用新型內容
本實用新型要解決的問題就是提供一種能夠有效減少數(shù)據(jù)采集分發(fā)器的面積、提高數(shù)據(jù)采集的速度的計算機數(shù)據(jù)采集分發(fā)器電路板。為解決上述問題，本實用新型采用的技術方案為包括基板和位于所述的基板下方的插腳，在所述的基板上設置有接口控制芯片、中央處理器、邏輯處理芯片、第一動態(tài)存儲器、第二動態(tài)存儲器、通訊接收芯片和通訊發(fā)送芯片，所述的接口控制芯片位于所述基板的上端中部偏右位置，所述第一動態(tài)存儲器位于所述接口控制芯片的右方，所述第二動態(tài)存儲器位于所述第一動態(tài)存儲器的下方，所述的中央處理器位于所述接口控制芯片的下方，所述邏輯處理芯片位于所述中央處理器的左方；所述通訊接收芯片位于所述接口控制芯片的左方，所述通訊發(fā)送芯片位于所述通訊接收芯片上方。其附加技術特征為在所述的第一動態(tài)存儲器與所述的第二動態(tài)存儲器之間靠左邊設置有第一橋接芯片，在所述接口控制芯片與所述的中央處理器之間設置有輔助存儲器芯片，在所述的邏輯處理芯片左方設置有第二橋接芯片和第六橋接芯片，在所述的接口控制芯片左方設置有第三橋接芯片。在所述的通訊接收芯片的右方設置有復位芯片，在所述的通訊接收芯片的下方設置有第四橋接芯片、第五橋接芯片。本實用新型所提供的計算機數(shù)據(jù)采集分發(fā)器電路板與現(xiàn)有技術相比，具有以下優(yōu)點由于包括基板和位于所述的基板下方的插腳，在所述的基板上設置有接口控制芯片、中央處理器、邏輯處理芯片、第一動態(tài)存儲器、第二動態(tài)存儲器、通訊接收芯片和通訊發(fā)送芯片，所述的接口控制芯片位于所述基板的上端中部偏右位置，所述第一動態(tài)存儲器位于所述接口控制芯片的右方，所述第二動態(tài)存儲器位于所述第一動態(tài)存儲器的下方，所述的中央處理器位于所述接口控制芯片的下方，所述邏輯處理芯片位于所述中央處理器的左方；所述通訊接收芯片位于所述接口控制芯片的左方，所述通訊發(fā)送芯片位于所述通訊接收芯片上方，這樣，使得布線更加緊湊，大大降低了數(shù)據(jù)采集分發(fā)器電路板的面積；縮短了通訊信號在板子上的傳輸距離長，提高了數(shù)據(jù)采集的速度。

圖I為本實用新型計算機數(shù)據(jù)采集分發(fā)器電路板的結構示意圖。
具體實施方式
以下結合附圖對本實用新型計算機數(shù)據(jù)采集分發(fā)器電路板的結構和使用原理做進一步詳細說明。如圖I所示，本實用新型計算機數(shù)據(jù)采集分發(fā)器電路板，包括基板I和位于所述的基板下方的插腳2，在基板I上設置有接口控制芯片(PCI9052)4、中央處理器(W78E58) 3、邏輯處理芯片(GAL16V8D) 5、執(zhí)行與計算機接口部分的指令的第一動態(tài)存儲器(IDT7132)6、配合中央處理器3內存儲的主控程序的運行第二動態(tài)存儲器(HY628400)7、 通訊接收芯片(SN75175)8、通訊發(fā)送芯片(SN75174)9。接口控制芯片(PCI9052)4位于基板的上端中部偏右位置，第一動態(tài)存儲器(IDT7132)6位于接口控制芯片(PCI9052)4的右方，第二動態(tài)存儲器(HY628400)7位于第一動態(tài)存儲器(IDT7132)6的下方，中央處理器(W78E58)3位于接口控制芯片(PCI9052)4的下方，邏輯處理芯片(GAL16V8D) 5位于中央處理器(W78E58)3的左方；通訊接收芯片(SN75175)8位于接口控制芯片(PCI9052) 4的左方，通訊發(fā)送芯片(SN75174)9位于通訊接收芯片(SN75175) 8的上方，這樣，使得布線更加緊湊，大大降低了數(shù)據(jù)采集分發(fā)器電路板的面積；縮短了通訊信號在板子上的傳輸距離長，提高了數(shù)據(jù)采集的速度。在第一動態(tài)存儲器(IDT7132)6與第二動態(tài)存儲器(HY628400) 7之間靠左邊設置有第一橋接芯片(HC573) 11，在接口控制芯片(PCI9052)4與中央處理器(W78E58)3之間設置有輔助存儲器芯片(DS1312)13，在邏輯處理芯片(GAL16V8D)5左方設置有第二橋接芯片(HC245)14和第六橋接芯片(74HC04)17，在接口控制芯片(PCI9052)4的左方設置有第三橋接芯片(931X46) 15。為了保證與外部設備通訊發(fā)送接收的穩(wěn)定，在通訊接收芯片(SN75175)8的右方設置有復位芯片(MAX813L)16，在通訊接收芯片(SN75175)8的下方設置有第四橋接芯片(HC21)10和第五橋接芯片(74HC125)12。本實用新型的保護范圍不僅僅局限于上述實施例，只要結構與本實用新型計算機數(shù)據(jù)采集分發(fā)器電路板結構相同，就落在本實用新型保護的范圍。
權利要求1.計算機數(shù)據(jù)采集分發(fā)器電路板，包括基板和位于所述的基板下方的插腳，在所述的基板上設置有接口控制芯片、中央處理器、邏輯處理芯片、第一動態(tài)存儲器、第二動態(tài)存儲器、通訊接收芯片和通訊發(fā)送芯片，其特征在于所述的接口控制芯片位于所述基板的上端中部偏右位置，所述第一動態(tài)存儲器位于所述接口控制芯片的右方，所述第二動態(tài)存儲器位于所述第一動態(tài)存儲器的下方，所述的中央處理器位于所述接口控制芯片的下方，所述邏輯處理芯片位于所述中央處理器的左方；所述通訊接收芯片位于所述接口控制芯片的左方，所述通訊發(fā)送芯片位于所述通訊接收芯片上方。
2.根據(jù)權利要求I所述的計算機數(shù)據(jù)采集分發(fā)器電路板，其特征在在于在所述的第一動態(tài)存儲器與所述的第二動態(tài)存儲器之間靠左邊設置有第一橋接芯片，在所述接口控制芯片與所述的中央處理器之間設置有輔助存儲器芯片，在所述的邏輯處理芯片左方設置有第二橋接芯片和第六橋接芯片，在所述的接口控制芯片左方設置有第三橋接芯片。
3.根據(jù)權利要求I所述的計算機數(shù)據(jù)采集分發(fā)器電路板，其特征在于在所述的通訊接收芯片的右方設置有復位芯片，在所述的通訊接收芯片的下方設置有第四橋接芯片、第五橋接芯片。
專利摘要本實用新型屬于計算機插接線路板技術領域，公開了一種計算機數(shù)據(jù)采集分發(fā)器電路板。其主要技術特征為所述的接口控制芯片位于所述基板的上端中部偏右位置，所述第一動態(tài)存儲器位于所述接口控制芯片的右方，所述第二動態(tài)存儲器位于所述第一動態(tài)存儲器的下方，所述的中央處理器位于所述接口控制芯片的下方，所述邏輯處理芯片位于所述中央處理器的左方；所述通訊接收芯片位于所述接口控制芯片的左方，所述通訊發(fā)送芯片位于所述通訊接收芯片上方。這樣，使得布線更加緊湊，大大降低了數(shù)據(jù)采集分發(fā)器電路板的面積；縮短了通訊信號在板子上的傳輸距離長，提高了數(shù)據(jù)采集的速度。
文檔編號G06F1/16GK202735919SQ201220427230
公開日2013年2月13日 申請日期2012年8月27日 優(yōu)先權日2012年8月27日
發(fā)明者張輝, 居楊, 高立坤, 焦廣曉, 張雅唯 申請人:衡水鑫考信息科技有限責任公司