專(zhuān)利名稱(chēng)：基于dsp和fpga的高速數(shù)據(jù)采集處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
基于DSP和FPGA的高速數(shù)據(jù)采集處理系統(tǒng)技術(shù)領(lǐng)域本發(fā)明設(shè)計(jì)一種基于DSP和FPGA的高速數(shù)據(jù)采集處理系統(tǒng)。
背景技術(shù)：
靜電除塵器的基本原理是利用高壓靜電對(duì)灰塵顆粒的極化產(chǎn)生的靜電力來(lái)完成對(duì)煙塵的吸附，是工廠除塵的重要手段，而高壓電源是這些除塵器的核心組成部分。隨著功率電子器件大功率化、高頻化的發(fā)展，為了解決傳統(tǒng)靜電除塵器電源的體積大，效率低的問(wèn)題，人們開(kāi)始提高靜電除塵電源的工作頻率，使其工作在較高頻率下，在高頻條件下升壓，將大大減小升壓變壓器的體積，便于現(xiàn)場(chǎng)安裝使用。同時(shí)電源工作在高頻開(kāi)關(guān)狀態(tài)，輸送到靜電除塵器中的電流脈沖具有很短的持續(xù)時(shí)間，因此電流脈沖的產(chǎn)生可以在幾微秒時(shí)間內(nèi)被中止，這對(duì)于消除或限制反電暈以及避免ESP內(nèi)部產(chǎn)生電弧是很重要的。高頻高壓功率變換器的主電路采用功率開(kāi)關(guān)器件，變換器工作在很高的頻率，控制及時(shí)、快速。但現(xiàn)有高頻高壓變換器的控制系統(tǒng)還不能滿(mǎn)足其要求?，F(xiàn)有的控制系統(tǒng)一般采用單DSP芯片的ADC接口直接進(jìn)行數(shù)據(jù)采集的方式，一方面數(shù)據(jù)采集速度無(wú)法跟上快速控制的要求，另一方面占用了 DSP處理器大量的資源，導(dǎo)致很實(shí)現(xiàn)一些復(fù)雜的控制算法。發(fā)明內(nèi)容本發(fā)明的目的在于提供一個(gè)性能可靠的高速數(shù)據(jù)采集處理系統(tǒng)，主要包括外部傳感器接口、模/數(shù)轉(zhuǎn)換模塊、DSP處理器、FPGA處理器、數(shù)字控制電路、通訊接口和屏幕鍵盤(pán)模塊，其中外部傳感器接口與模/數(shù)轉(zhuǎn)換模塊相連接，模/數(shù)轉(zhuǎn)換模塊、DSP處理器、數(shù)字控制電路、通訊接口和屏幕鍵盤(pán)模塊分別與FPGA處理器連接，DSP處理器還與通訊接口連接。
外部傳感器接口負(fù)責(zé)對(duì)外部傳感器采集的模擬量進(jìn)行調(diào)理，將不同的電平調(diào)整成統(tǒng)一范圍的電平輸入；模/數(shù)轉(zhuǎn)換模塊負(fù)責(zé)將外部傳感器接口輸出的模擬量轉(zhuǎn)成數(shù)字量，并通過(guò)高速SPI接口將輸出送至FPGA處理器；FPGA處理器主要作用是與DSP處理器間的數(shù)據(jù)交換和屏幕鍵盤(pán)模塊控制；DSP處理器主要作用是數(shù)據(jù)處理、算法計(jì)算和人機(jī)界面接口。數(shù)字控制電路主要作用是功率管控制和低壓電氣控制；通訊接口作用是實(shí)現(xiàn)控制系統(tǒng)和上位機(jī)之間通訊；屏幕鍵盤(pán)模塊作用是進(jìn)行實(shí)時(shí)的數(shù)據(jù)顯示和簡(jiǎn)單的控制操作；本實(shí)用新型相比現(xiàn)有技術(shù)具有如下優(yōu)點(diǎn)本實(shí)用新型為了使得高頻功率變換器工作在高頻狀態(tài)，設(shè)計(jì)了一個(gè)高速的數(shù)據(jù)采集控制系統(tǒng)，對(duì)變換器各部分的電壓、電路和溫度等信號(hào)做實(shí)時(shí)的采集，經(jīng)主控機(jī)構(gòu)計(jì)算處理后，將控制信號(hào)傳送到各執(zhí)行機(jī)構(gòu)進(jìn)行處理。本實(shí)用新型采用DSP+FPGA雙處理器構(gòu)建了一個(gè)高速數(shù)據(jù)采集+實(shí)時(shí)控制的高頻電源控制系統(tǒng)，利用FPGA處理器(現(xiàn)場(chǎng)可編程門(mén)陣列)在實(shí)時(shí)、并行數(shù)據(jù)處理上的優(yōu)勢(shì)，DSP處理器(數(shù)字信號(hào)處理器)在復(fù)雜算法處理上的優(yōu)勢(shì)，采用FPGA處理器做前端信號(hào)的采集和預(yù)處理，并通過(guò)DSP處理器進(jìn)行數(shù)據(jù)的后期處理和復(fù)雜算法的計(jì)算處理，并通過(guò) FPGA處理器將計(jì)算結(jié)果送至外部執(zhí)行機(jī)構(gòu)，F(xiàn)PGA處理器和DSP處理器間通過(guò)DMA進(jìn)行實(shí)時(shí) 數(shù)據(jù)交換。[0019]
[0020]圖1為本實(shí)用新型的原理框圖；[0021]圖2為本實(shí)用新型的主控流程圖。[0022]圖3為外部傳感器接口電路圖。[0023]具體實(shí)施方式
[0024]下面結(jié)合圖1說(shuō)明具體實(shí)施方式
，包括外部傳感器接口、模/數(shù)轉(zhuǎn)換模塊、FPGA處 理器、DSP處理器、數(shù)字控制電路、通訊接口、屏幕鍵盤(pán)模塊，其中外部傳感器接口與模/數(shù) 轉(zhuǎn)換模塊相連接，模/數(shù)轉(zhuǎn)換模塊、DSP處理器、數(shù)字控制電路、通訊接口和屏幕鍵盤(pán)模塊分 別與FPGA處理器連接，DSP處理器還與通訊接口連接。[0025]外部傳感器接口將從高頻電源上電壓、電流、溫度等傳感器過(guò)來(lái)的電壓信號(hào)進(jìn)行 幅值變換后，轉(zhuǎn)換成統(tǒng)一范圍的電壓信號(hào)送到模/數(shù)轉(zhuǎn)換模塊，接口電路采用了數(shù)字電位 器AD5161BRM，可以通過(guò)SPI接口改變數(shù)字電位器的阻值，從而調(diào)整接口電路的增益，以適 應(yīng)不同的模擬量輸入，如圖3所示[0026]模/數(shù)轉(zhuǎn)換模塊將傳感器接口送出的電壓信號(hào)轉(zhuǎn)成數(shù)字量，并通過(guò)高速SPI接口 送至FPGA處理器，并通過(guò)隔離數(shù)字接口(SPI接口)的方式實(shí)現(xiàn)了模擬電路和數(shù)字電路間的 隔離。[0027]模/數(shù)轉(zhuǎn)換模塊采用了 ADI公司的AD7356高速ADC芯片。[0028]FPGA處理器通過(guò)SPI接口接收來(lái)自模/數(shù)轉(zhuǎn)換模塊的轉(zhuǎn)換結(jié)果，并在內(nèi)部構(gòu)建一 個(gè)雙口 RAM，將接收到的數(shù)據(jù)存儲(chǔ)至雙口 RAM，在雙口 RAM刷新數(shù)據(jù)后，通過(guò)外部中斷的方式 通知DSP處理器，DSP處理器通過(guò)DMA的方式訪問(wèn)該雙口 RAM，從而獲得實(shí)時(shí)的采樣結(jié)果，并 將計(jì)算結(jié)果寫(xiě)入雙口 RAM的特定區(qū)域，F(xiàn)PGA處理器通過(guò)訪問(wèn)該區(qū)域獲得控制數(shù)據(jù)，從而控 制數(shù)字控制電路，時(shí)序圖見(jiàn)圖2[0029]FPGA處理器和屏幕鍵盤(pán)模塊相連，通過(guò)屏幕進(jìn)行一些重要數(shù)據(jù)的現(xiàn)場(chǎng)實(shí)時(shí)顯示， 并通過(guò)鍵盤(pán)進(jìn)行一些簡(jiǎn)單的現(xiàn)場(chǎng)操作。[0030]FPGA 處理器采用 了 ALTERA 公司的 CYCLONE 系列芯片 EP1C20F400I7。[0031]DSP處理器通過(guò)訪問(wèn)FPGA處理器的雙口 RAM得到實(shí)時(shí)的采樣數(shù)據(jù)，進(jìn)行算法處理， 并將計(jì)算結(jié)果寫(xiě)入雙口 RAM通過(guò)FPGA處理器來(lái)進(jìn)行外部控制；DSP處理器通過(guò)RS485通訊 口和上位機(jī)進(jìn)行交互；[0032]DSP處理器采用了 TI公司的TMS320F28335芯片。[0033]數(shù)字控制電路包括了狀態(tài)量24V干接點(diǎn)輸入、24V繼電器驅(qū)動(dòng)電路和PWM驅(qū)動(dòng)電 路，可對(duì)各種低壓電氣進(jìn)行控制和狀態(tài)檢測(cè)，并可控制驅(qū)動(dòng)各種高速功率管。[0034]數(shù)字控制電路采用CD74HC165實(shí)現(xiàn)了狀態(tài)量的并行輸入/串行輸出；采用 ⑶74HC595實(shí)現(xiàn)了數(shù)字量的串行輸入/并行輸出，并通過(guò)ULN2003A來(lái)驅(qū)動(dòng)24V繼電器；[0035]通訊接口提供了 I路RS232接口和I路RS485接口，DSP處理器可以通過(guò)RS485接 口和上位機(jī)進(jìn)行通訊，對(duì)該系統(tǒng)進(jìn)行遠(yuǎn)程的監(jiān)控與調(diào)試；DSP處理器也可以通過(guò)RS232接口 進(jìn)行上位機(jī)通訊和現(xiàn)場(chǎng)的程序調(diào)試。[0036]本實(shí)用新型的工作過(guò)程[0037]系統(tǒng)啟動(dòng)、初始化后，首先初始化雙口 RAM，然后開(kāi)始并行循環(huán)處理數(shù)字量接口程 序(包括數(shù)字量輸出、狀態(tài)量輸入和PWM輸出)、模擬量采樣程序、雙口 RAM程序和屏幕鍵盤(pán) 模塊程序，其中狀態(tài)量采集程序通過(guò)外部傳感器接口將外部電路的16路狀態(tài)量采集后寫(xiě) 入一個(gè)16位的緩沖區(qū)，并發(fā)出數(shù)據(jù)同步信號(hào)；[0038]數(shù)字量輸出程序首先從一個(gè)16位的緩沖區(qū)讀取當(dāng)前需要輸出的16路數(shù)字量，然 后通過(guò)串口將數(shù)據(jù)寫(xiě)入串入/并出芯片⑶74HC595，從而控制繼電器的關(guān)斷/吸合；[0039]PWM輸出程序主要是將DSP處理器發(fā)出的PWM信號(hào)直連到外部電路；[0040]模擬量采樣程序首先初始化接口電路，通過(guò)高速SPI接口通訊設(shè)定數(shù)字電位器的 阻值，調(diào)整當(dāng)前接口電路的增益，然后通過(guò)高速SPI接口通訊讀取ADC芯片AD7356的轉(zhuǎn)換 結(jié)果，寫(xiě)入16位的緩沖區(qū)，并發(fā)出數(shù)據(jù)同步信號(hào)；雙口 RAM控制程序由定時(shí)器計(jì)數(shù)控制，分 成兩部分，第一部分根據(jù)狀態(tài)量采集程序和模擬量采集程序的數(shù)據(jù)同步信號(hào)將緩沖區(qū)的數(shù) 據(jù)寫(xiě)入雙口 RAM中，完成這部分后發(fā)出外部中斷信號(hào)，啟動(dòng)DSP處理器的DMA程序；第二部 分是DSP處理器通過(guò)DMA程序?qū)﹄p口 RAM進(jìn)行讀寫(xiě)，將狀態(tài)量數(shù)據(jù)和模擬量輸入從雙口 RAM 讀出，將數(shù)字量輸出數(shù)據(jù)寫(xiě)入雙口 RAM;屏幕鍵盤(pán)模塊主要顯示當(dāng)前采集數(shù)據(jù)和一些基本 的鍵盤(pán)操作。
權(quán)利要求1.一種基于DSP和FPGA的高速數(shù)據(jù)采集處理系統(tǒng)，其特征是它包括外部傳感器接口、模/數(shù)轉(zhuǎn)換模塊、DSP處理器、FPGA處理器、數(shù)字控制電路、通訊接口和屏幕鍵盤(pán)模塊，其中外部傳感器接口與模/數(shù)轉(zhuǎn)換模塊相連接，模/數(shù)轉(zhuǎn)換模塊、DSP處理器、數(shù)字控制電路、通訊接口和屏幕鍵盤(pán)模塊分別與FPGA處理器連接，DSP處理器還與通訊接口連接。
2.根據(jù)權(quán)利要求1所述的基于DSP和FPGA的高速數(shù)據(jù)采集處理系統(tǒng)，其特征是所述模/數(shù)轉(zhuǎn)換模塊采用AD7356芯片。
3.根據(jù)權(quán)利要求1所述的基于DSP和FPGA的高速數(shù)據(jù)采集處理系統(tǒng)，其特征是所述DSP處理器采用TMS320F28335芯片。
4.根據(jù)權(quán)利要求1所述的基于DSP和FPGA的高速數(shù)據(jù)采集處理系統(tǒng)，其特征是所述FPGA處理器采用EP1C20F400I7芯片。
5.根據(jù)權(quán)利要求1所述的基于DSP和FPGA的高速數(shù)據(jù)采集處理系統(tǒng)，其特征是其中模/數(shù)轉(zhuǎn)換模塊通過(guò)隔離數(shù)字接口與FPGA處理器連接。
6.根據(jù)權(quán)利要求1所述的基于DSP和FPGA的高速數(shù)據(jù)采集處理系統(tǒng)，其特征是DSP處理器和FPGA處理器間通過(guò)雙口 RAM進(jìn)行數(shù)據(jù)交換。
專(zhuān)利摘要本實(shí)用新型提供一種基于DSP和FPGA的高速數(shù)據(jù)采集處理系統(tǒng)，包括傳感器接口、模/數(shù)轉(zhuǎn)換模塊、DSP處理器、FPGA處理器、數(shù)字控制電路、通訊接口、屏幕鍵盤(pán)模塊。主要通過(guò)FPGA將模/數(shù)轉(zhuǎn)換模塊的數(shù)字結(jié)果送到FPGA內(nèi)部構(gòu)建的雙口RAM中，再由DSP通過(guò)DMA的方式讀取采樣數(shù)據(jù)進(jìn)行計(jì)算處理，并將計(jì)算結(jié)果寫(xiě)入雙口RAM，再通過(guò)FPGA控制外部器件；傳感器接口電路對(duì)采集的模擬量進(jìn)行調(diào)理后再送入模/數(shù)轉(zhuǎn)換模塊進(jìn)行轉(zhuǎn)換；數(shù)字控制電路提供了狀態(tài)量的24V干接點(diǎn)輸入、24V繼電器驅(qū)動(dòng)電路和PWM驅(qū)動(dòng)電路；通訊接口提供DSP和上位機(jī)的接口；提供了屏幕鍵盤(pán)接口，可以進(jìn)行一些重要數(shù)據(jù)的實(shí)時(shí)顯示和簡(jiǎn)單的現(xiàn)場(chǎng)操作。
文檔編號(hào)G06F17/40GK202838339SQ201220334118
公開(kāi)日2013年3月27日 申請(qǐng)日期2012年7月11日 優(yōu)先權(quán)日2012年7月11日
發(fā)明者凌雁波, 劉宇芳, 陳祥, 張鵬宙, 張茜, 苗豐, 李勇 申請(qǐng)人:南京國(guó)電環(huán)保科技有限公司