專利名稱：支持?jǐn)?shù)據(jù)解擾的訪存控制器及訪存控制器解擾方法
技術(shù)領(lǐng)域：
本發(fā)明涉及訪存控制技術(shù)領(lǐng)域，尤其涉及一種支持?jǐn)?shù)據(jù)解擾的訪存控制器及訪存控制器解擾方法。
背景技術(shù)：
目前對(duì)批量數(shù)據(jù)(數(shù)據(jù)流)進(jìn)行處理，主要的訪存控制機(jī)制是DMA(Direct MemoryAccess，直接存儲(chǔ)器訪問(wèn))技術(shù)，DMA技術(shù)適用于批量數(shù)據(jù)處理的訪存控制技術(shù)。一般處理器(或其他控制器)將批量數(shù)據(jù)的訪存任務(wù)下交DMA后，DMA接受任務(wù)并進(jìn)行訪存操作，任務(wù)完成之后向處理器(或其他控制器)返回任務(wù)完成控制信號(hào)?，F(xiàn)有的訪存控制DMA技術(shù)，僅實(shí)現(xiàn)數(shù)據(jù)傳輸控制，數(shù)據(jù)處理是在數(shù)據(jù)傳輸后由軟 件或者硬件單獨(dú)完成。而在眾多數(shù)據(jù)處理方式中，數(shù)據(jù)解擾是很多應(yīng)用必須實(shí)現(xiàn)的一種數(shù)據(jù)處理功能。因此，數(shù)據(jù)解擾的處理尤為重要。如果使用單獨(dú)的硬件去實(shí)現(xiàn)數(shù)據(jù)解擾功能，不僅額外增加了芯片面積，而且還增加了控制難度(尤其對(duì)具有實(shí)時(shí)性數(shù)據(jù)流)。另外，現(xiàn)有的硬件實(shí)現(xiàn)上，串行解擾方法簡(jiǎn)單，效率低下；采取并行解擾方法，也只有很小的并行度，不便于大規(guī)模數(shù)據(jù)處理；如果使用軟件方法去實(shí)現(xiàn)數(shù)據(jù)解擾的功能，又會(huì)占用寶貴的處理器資源。因此，如何找到一個(gè)在有效的數(shù)據(jù)解擾處理方法，顯得尤為重要。

發(fā)明內(nèi)容
針對(duì)上述問(wèn)題，本發(fā)明的目的在于提供一種支持?jǐn)?shù)據(jù)解擾的訪存控制器及訪存控制器解擾方法，實(shí)現(xiàn)了在使用DMA控制訪存過(guò)程中傳輸數(shù)據(jù)的同時(shí)對(duì)數(shù)據(jù)流進(jìn)行快速解擾處理。為達(dá)到上述目的，本發(fā)明所述一種支持?jǐn)?shù)據(jù)解擾的訪存控制器，所述訪存控制器至少設(shè)有一個(gè)帶有數(shù)據(jù)解擾功能的解擾通道。優(yōu)選地，所述訪存控制器內(nèi)還設(shè)有至少一個(gè)仲裁器。優(yōu)選地，所述訪存控制器內(nèi)設(shè)有多個(gè)解擾通道和一個(gè)仲裁器，其中；解擾通道，每個(gè)解擾通道按照訪存控制器的控制指令對(duì)不同類型的源數(shù)據(jù)做出相應(yīng)解擾；仲裁器，對(duì)解擾后得到的數(shù)據(jù)進(jìn)行判斷，以做出相應(yīng)數(shù)據(jù)的輸出。優(yōu)選地，所述訪存控制器內(nèi)設(shè)有多個(gè)解擾通道、一個(gè)直接通道和三個(gè)仲裁器，其中；解擾通道，每個(gè)解擾通道按照訪存控制器的控制指令對(duì)不同類型的源數(shù)據(jù)做出相應(yīng)解擾；三個(gè)仲裁器包括第一仲裁器，第二仲裁器和第三仲裁器，其中；第一仲裁器，按照訪存控制器的控制指令對(duì)源數(shù)據(jù)進(jìn)行判斷，以區(qū)分解擾數(shù)據(jù)和非解擾數(shù)據(jù)；第二仲裁器，按照訪存控制器的控制指令對(duì)需解擾數(shù)據(jù)進(jìn)行判斷，以區(qū)分不同類型數(shù)據(jù)分配各個(gè)解擾通道進(jìn)行解擾；第三仲裁器，按照訪存控制器的控制指令對(duì)解擾后得到的數(shù)據(jù)和非解擾數(shù)據(jù)進(jìn)行判斷，以做出相應(yīng)數(shù)據(jù)的輸出；直接通道，輸送非解擾數(shù)據(jù)。優(yōu)選地，所述解擾通道內(nèi)設(shè)有擾碼序列沿用單元和重新計(jì)算擾碼序列單元，其中；擾碼序列沿用單元，在上次解擾序列的基礎(chǔ)上直接計(jì)算擾碼序列；重新計(jì)算擾碼序列單元，再次重新計(jì)算解擾序列的準(zhǔn)備序列，在新準(zhǔn)備序列的基礎(chǔ)上計(jì)算得到擾碼序列。為達(dá)到上述目的，本發(fā)明所述一種訪存控制器解擾方法，包括以下步驟 從數(shù)據(jù)源中得到操作數(shù)據(jù)；根據(jù)預(yù)設(shè)的控制指令對(duì)操作數(shù)據(jù)在訪存控制器內(nèi)的解擾通道中進(jìn)行數(shù)據(jù)解擾；解擾完成輸出解擾后的數(shù)據(jù)并存儲(chǔ)。優(yōu)選地，所述解擾通道至少為一個(gè)。優(yōu)選地，在數(shù)據(jù)解擾過(guò)程中，對(duì)相同類型數(shù)據(jù)在同一解擾通道內(nèi)解擾時(shí)，后一組數(shù)據(jù)解擾所需的擾碼序列可沿用上一組數(shù)據(jù)解擾得到的擾碼序列。優(yōu)選地，在數(shù)據(jù)解擾過(guò)程中，對(duì)不同類型數(shù)據(jù)在同一解擾通道內(nèi)解擾時(shí)，后一組數(shù)據(jù)解擾所需的擾碼序列需重新計(jì)算得出。本發(fā)明的有益效果為I、本發(fā)明通過(guò)在訪存控制器內(nèi)設(shè)置帶有解擾功能的解擾通道，通過(guò)解擾通道與訪存控制器中的其他元件共同作用，既能在完成數(shù)據(jù)傳輸?shù)倪^(guò)程中，又能同時(shí)完成數(shù)據(jù)解擾處理，以此提高了訪存控制器的數(shù)據(jù)處理能力；2、本發(fā)明通過(guò)設(shè)置多個(gè)解擾通道，對(duì)不同的數(shù)據(jù)信號(hào)進(jìn)行有選擇的獨(dú)立完成解擾，而且每個(gè)解擾通道均支持解擾序列的沿用方式，以滿足各種數(shù)據(jù)處理的需求。


圖I是本發(fā)明實(shí)施例I所述支持?jǐn)?shù)據(jù)解擾的訪存控制器的結(jié)構(gòu)簡(jiǎn)圖；圖2是本發(fā)明實(shí)施例2所述支持?jǐn)?shù)據(jù)解擾的訪存控制器的結(jié)構(gòu)簡(jiǎn)圖；圖3是串行的擾碼序列廣生電路；圖4是8b i t并行產(chǎn)生擾碼序列的電路；圖5是本發(fā)明實(shí)施例解擾準(zhǔn)備序列X1計(jì)算圖；圖6是本發(fā)明實(shí)施例解擾準(zhǔn)備序列X2計(jì)算圖。
圖7是解擾通道內(nèi)擾碼序列沿用和重新計(jì)算擾碼序列的過(guò)程示意圖。
具體實(shí)施例方式下面結(jié)合說(shuō)明書附圖對(duì)本發(fā)明做進(jìn)一步的描述。為了實(shí)現(xiàn)了在使用DMA控制訪存過(guò)程中傳輸數(shù)據(jù)的同時(shí)對(duì)數(shù)據(jù)流進(jìn)行快速解擾處理，本發(fā)明實(shí)施例所述一種支持?jǐn)?shù)據(jù)解擾的訪存控制器，所述訪存控制器至少設(shè)有一個(gè)帶有數(shù)據(jù)解擾功能的解擾通道。對(duì)于目前訪存控制器(DMA)來(lái)說(shuō)，其主要功能是傳輸數(shù)據(jù)，傳輸后的數(shù)據(jù)需要經(jīng)過(guò)單獨(dú)的解擾裝置進(jìn)行解擾，以此達(dá)到最終所需要的數(shù)據(jù)，完成工作的進(jìn)展。因此，在本發(fā)明的方案中，其主要思想是將數(shù)據(jù)解擾功能融合在訪存控制器內(nèi)，使最終使訪存控制器具有數(shù)據(jù)解擾功能。從而，只需在訪存控制器內(nèi)植入解擾通道即可。數(shù)據(jù)流為多種類型數(shù)據(jù)集合而成，那么，對(duì)于只有一個(gè)解擾通道時(shí)，經(jīng)加擾后的數(shù)據(jù)流在解擾作用以后還是為多種類型數(shù)據(jù)的集合體，因此，數(shù)據(jù)流如何在解擾后得到相應(yīng)的應(yīng)用，需要一個(gè)起判斷作用的器件。因此，可以在所述訪存控制器內(nèi)還設(shè)有至少一個(gè)仲裁器。在一般設(shè)計(jì)理念上，需在數(shù)據(jù)解擾處理之后進(jìn)行判斷仲裁處理，因此，在訪存控制器內(nèi)解擾通道之后加設(shè)仲裁器，對(duì)解擾后的數(shù) 據(jù)提供有效應(yīng)用。對(duì)于一個(gè)解擾通道的情況，在這里做簡(jiǎn)單說(shuō)明當(dāng)傳輸?shù)氖且环N類型的數(shù)據(jù)時(shí)，可設(shè)計(jì)一個(gè)解擾通道，所述訪存控制器便可以對(duì)數(shù)據(jù)進(jìn)行解擾并輸送。當(dāng)傳輸?shù)氖嵌喾N類型的數(shù)據(jù)時(shí)，也可以設(shè)計(jì)為一個(gè)解擾通道，而且還需在解擾通道后加設(shè)一個(gè)其判斷選擇作用的仲裁器。當(dāng)傳輸?shù)臄?shù)據(jù)流中存在需要解擾的數(shù)據(jù)和不需要解擾的數(shù)據(jù)時(shí)，該解擾通道可通過(guò)不需要解擾的通道，還可加設(shè)一個(gè)直接通道，以便不需要解擾的數(shù)據(jù)通過(guò)。這種情況下，需要一個(gè)仲裁器進(jìn)行判斷選擇一下。對(duì)于多解擾通道的情況，下面以具體實(shí)施例做出解釋說(shuō)明實(shí)施例I :如圖I所示，所述訪存控制器內(nèi)設(shè)有三個(gè)解擾通道和一個(gè)仲裁器，所述仲裁器位于三個(gè)解擾通道之后。其中；所述三個(gè)解擾通道按照訪存控制器的控制指令對(duì)不同類型的源數(shù)據(jù)做出相應(yīng)解擾；所述仲裁器對(duì)解擾后得到的數(shù)據(jù)進(jìn)行判斷，以做出相應(yīng)數(shù)據(jù)的輸出。執(zhí)行過(guò)程為訪存控制器內(nèi)的狀態(tài)控制器發(fā)出數(shù)據(jù)傳輸啟動(dòng)命令時(shí)，會(huì)自動(dòng)從存儲(chǔ)器獲得待解擾的有效數(shù)據(jù)，并傳送到三個(gè)解擾通道內(nèi)，然后在解擾通道內(nèi)根據(jù)DMA寄存器組內(nèi)存儲(chǔ)的DMA信息，以及數(shù)據(jù)解擾寄存器組內(nèi)存儲(chǔ)的控制信息對(duì)待解擾的有效數(shù)據(jù)進(jìn)行解擾處理。當(dāng)有效數(shù)據(jù)解擾后，經(jīng)仲裁器的判斷選擇作用，然后輸出存儲(chǔ)到目的存儲(chǔ)器。另外，為了更好的方便完成解擾通道內(nèi)的數(shù)據(jù)解擾工作。所述解擾通道內(nèi)設(shè)有擾碼序列沿用單元和重新計(jì)算擾碼序列單元，其中；擾碼序列沿用單元對(duì)進(jìn)入解擾通道內(nèi)的數(shù)據(jù)進(jìn)行判斷，以確定其在解擾過(guò)程中是否沿用上次擾碼序列；重新計(jì)算擾碼序列單元對(duì)進(jìn)入解擾通道內(nèi)的數(shù)據(jù)進(jìn)行判斷，以確定其在解擾過(guò)程中是否重新計(jì)算得到新的擾碼序列。比如存在三類數(shù)據(jù)，分別為a、b、C，假設(shè)解擾數(shù)據(jù)流為a、C、b、a，如果只使用一個(gè)通道進(jìn)行解擾，那么最后再需要傳送a的數(shù)據(jù)時(shí)，解擾通道中保存的是b的解擾信息，就不能實(shí)現(xiàn)擾碼序列的沿用功能，需要重新計(jì)算新的擾碼序列。如果是三個(gè)解擾通道的話，三類數(shù)據(jù)分別進(jìn)入各自的解擾通道進(jìn)行解擾，那么第二批的a數(shù)據(jù)進(jìn)行解擾時(shí)，則直接沿用擾碼序列。實(shí)施例2 如圖2所示，所述訪存控制器內(nèi)設(shè)有三個(gè)解擾通道、一個(gè)直接通道和三個(gè)仲裁器，其中；三個(gè)解擾通道按照訪存控制器的控制指令對(duì)不同類型的源數(shù)據(jù)做出相應(yīng)解擾；直接通道，輸送非解擾數(shù)據(jù)；三個(gè)仲裁器包括第一仲裁器，第二仲裁器和第三仲裁器，其中；第一仲裁器，按照訪存控制器的控制指令對(duì)源數(shù)據(jù)進(jìn)行判斷，以區(qū)分解擾數(shù)據(jù)和非解擾數(shù)據(jù)；
第二仲裁器，按照訪存控制器的控制指令對(duì)需解擾數(shù)據(jù)進(jìn)行判斷，以區(qū)分不同類型數(shù)據(jù)分配各個(gè)解擾通道進(jìn)行解擾；第三仲裁器，按照訪存控制器的控制指令對(duì)解擾后得到的數(shù)據(jù)和非解擾數(shù)據(jù)進(jìn)行判斷，以做出相應(yīng)數(shù)據(jù)的輸出。執(zhí)行過(guò)程為訪存控制器內(nèi)的狀態(tài)控制器發(fā)出數(shù)據(jù)傳輸啟動(dòng)命令時(shí)，會(huì)自動(dòng)從存儲(chǔ)器獲得有效數(shù)據(jù)，接著通過(guò)第一仲裁器的判斷選擇出需要解擾的有效數(shù)據(jù)和不需要解擾的有效數(shù)據(jù)，需要解擾的有效數(shù)據(jù)傳送到三個(gè)解擾通道內(nèi)，不需要解擾的有效數(shù)據(jù)傳送到直接通道內(nèi)。然后需要解擾的數(shù)據(jù)通過(guò)第二仲裁器的判斷選擇出不同類型的有效數(shù)據(jù)，分別進(jìn)入各自的解擾通道內(nèi)。最后在解擾通道內(nèi)根據(jù)DMA寄存器組內(nèi)存儲(chǔ)的DMA信息，以及數(shù)據(jù)解擾寄存器組內(nèi)存儲(chǔ)的控制信息對(duì)待解擾的有效數(shù)據(jù)進(jìn)行解擾處理。當(dāng)有效數(shù)據(jù)解擾后，經(jīng)第三仲裁器的判斷選擇作用，然后輸出存儲(chǔ)到目的存儲(chǔ)器。
碼序列沿用單元和重新計(jì)算擾碼序列單元，其中；擾碼序列沿用單元對(duì)進(jìn)入解擾通道內(nèi)的數(shù)據(jù)進(jìn)行判斷，以確定其在解擾過(guò)程中是否沿用上次擾碼序列；重新計(jì)算擾碼序列單元對(duì)進(jìn)入解擾通道內(nèi)的數(shù)據(jù)進(jìn)行判斷，以確定其在解擾過(guò)程中是否重新計(jì)算得到新的擾碼序列。比如存在三類數(shù)據(jù)，分別為a、b、c，假設(shè)解擾數(shù)據(jù)流為a、C、b、a，如果只使用一個(gè)通道進(jìn)行解擾，那么最后再需要傳送a的數(shù)據(jù)時(shí)，解擾通道中保存的是b的解擾信息，就不能實(shí)現(xiàn)擾碼序列的沿用功能，需要重新計(jì)算新的擾碼序列。如果是三個(gè)解擾通道的話，三類數(shù)據(jù)分別進(jìn)入各自的解擾通道進(jìn)行解擾，那么第二批的a數(shù)據(jù)進(jìn)行解擾時(shí)，則直接沿用擾碼序列。為達(dá)到上述目的，本發(fā)明所述一種訪存控制器解擾方法，包括以下步驟從數(shù)據(jù)源中得到操作數(shù)據(jù)；根據(jù)預(yù)設(shè)的控制指令對(duì)操作數(shù)據(jù)在訪存控制器內(nèi)的至少為一個(gè)解擾通道中進(jìn)行數(shù)據(jù)解擾；解擾完成輸出解擾后的數(shù)據(jù)并存儲(chǔ)。其中，在數(shù)據(jù)解擾過(guò)程中，對(duì)相同類型數(shù)據(jù)在同一解擾通道內(nèi)解擾時(shí)，后一組數(shù)據(jù)解擾所需的擾碼序列可沿用上一組數(shù)據(jù)解擾得到的擾碼序列。在數(shù)據(jù)解擾過(guò)程中，對(duì)不同類型數(shù)據(jù)在同一解擾通道內(nèi)解擾時(shí)，后一組數(shù)據(jù)解擾所需的擾碼序列需重新計(jì)算得出。數(shù)據(jù)解擾過(guò)程中，采用解擾算法獲取解擾碼序列，解擾算法有多種，基本的思想都是采用偽隨機(jī)序列作為擾碼序列，可以是M序列，Gold序列，GMW序列，KasaMi序列，Bent序列，No序列等。直接使用M序列作為擾碼進(jìn)行加擾和解擾操作，M序列的產(chǎn)生(即擾碼序列的產(chǎn)生)基本上采用線性移位寄存器。實(shí)施例3 :針對(duì)擾碼生成多項(xiàng)式x15+x14+l，具體生產(chǎn)過(guò)程為DMA搬數(shù)且同時(shí)進(jìn)行數(shù)據(jù)解擾過(guò)程中，擾碼序列可以按照如圖3所示的循環(huán)移位寄存器產(chǎn)生。I、初始化控制字，包括如圖所示的16位寄存器初始值(X)，擾碼準(zhǔn)備序列的計(jì)算長(zhǎng)度等。2、啟動(dòng)DMA從數(shù)據(jù)源獲得數(shù)據(jù)，3、使用產(chǎn)生的擾碼序列對(duì)數(shù)據(jù)進(jìn)行解擾處理，
4、處理完的數(shù)據(jù)存儲(chǔ)到存儲(chǔ)單元。擾碼產(chǎn)生方式如下X[l] <= X
；X[2] <= X[l]；......X[14] <= X[13]；X
<= X[14]~X[13],
每個(gè)時(shí)鐘周期產(chǎn)生一個(gè)擾碼，即X[13] ~X[14]的值。實(shí)施例4 如圖4為8bit并行產(chǎn)生擾碼序列的電路，上述串行的方式每個(gè)時(shí)鐘周期產(chǎn)生一個(gè)擾碼，其實(shí)可以并行化的方式使每個(gè)周期產(chǎn)生八個(gè)擾碼。X[14] <= X[6]X[13] <= X[5]；......·X [8] <= X
,X[7] <= X[14]~X[13]；X[6] <= X[13]~X[12]；......··X
<= X[7]~X[6]每個(gè)時(shí)鐘周期產(chǎn)生的8bit擾碼序列為X[7_0]，加速解擾的過(guò)程。實(shí)施例5 下面是一種LTE解擾算法獲得解擾碼序列(LTE采用這種解擾算法，不是表示這種算法只適用于LTE):其最大的特點(diǎn)是1、使用兩個(gè)M序列(XI和X2)的組合運(yùn)算作為擾碼序列。普通的僅使用一個(gè)M序列作為擾碼序列，更復(fù)雜的可以使用更多的M序列產(chǎn)生擾碼序列。2、擾碼準(zhǔn)備序列的計(jì)算，準(zhǔn)備序列的長(zhǎng)度任意。普通的可以沒(méi)有這樣的一個(gè)計(jì)算過(guò)程。所述解擾碼序列的獲取方法具體為根據(jù)預(yù)設(shè)寄存器值得到計(jì)算序列Xl和計(jì)算序列X2，再對(duì)兩個(gè)計(jì)算序列進(jìn)行異或運(yùn)算得到解擾碼序列C。其中，所述預(yù)設(shè)寄存器值即為下述計(jì)算公式中所提到的R(cinit)和R(nc)寄存器的值，這個(gè)值是軟件配置寄存器時(shí)候?qū)懭氲?，可以是任意值。下面?shí)例中確實(shí)只使用了 Xl和X2兩個(gè)序列，然后異或得到解擾碼序列。然而兩個(gè)序列并不是隨意的值，而是根據(jù)DMA的配置信息，計(jì)算得來(lái)的。首先，計(jì)算序列X1:X1 [30:0] = 000 0000 0000 0000 0000 0000 0000 0001X1 [n] = X1 [n-28]'X1Ln-Sl], η = 31,32, . . . , M+R(nc)-1計(jì)算序列X2 X2 [30:0] = R(cinit)X2 [η] = X2 [n-28] ~X2 [n-29] ~X2 [n-30] ~X2 [n-31], n = 31,32, . . . , M+R(nc)_l其中，R(cinit)為31bit可配置寄存器，R(nc)是32bit可配置寄存器，M是繼解擾數(shù)據(jù)長(zhǎng)度。
解擾碼序列C C[n] = X1 [n+R(nc) ] ~X2 [n+R(nc) ]，η = 0，1，· · ·，M_1由公式可知首先計(jì)算R(nc)長(zhǎng)度的X1和X2，之后計(jì)算的解擾碼序列C才用于數(shù)據(jù)解擾。下表為序列X1和X2的初始化情況
bit O I ... 30 丄 ... 30+nc 31+nc. · · · 30+nc+M Xl I 0 … 0 X … X… X
X2 cinitOcinit30 X .. . X... X
如上表所示31+nc之后的序列為真正解擾數(shù)據(jù)的擾碼序列。在設(shè)計(jì)實(shí)現(xiàn)上，表中31-30+nc之間的序列比特位的運(yùn)算和解擾數(shù)據(jù)比特位的運(yùn)算分作兩部分，前一部分稱作解擾準(zhǔn)備序列，后一部分為解擾數(shù)據(jù)序列。當(dāng)收到DMA啟動(dòng)信號(hào)，如果判定解擾碼序列重新計(jì)算，就進(jìn)行解擾準(zhǔn)備序列的計(jì)算(31-30+nc之間的序列)，完成之后進(jìn)入解擾數(shù)據(jù)序列的計(jì)算狀態(tài)。如果判定重用解擾序列，則直接計(jì)算解擾數(shù)據(jù)序列，并等待有效的解擾數(shù)據(jù)，有效數(shù)據(jù)到達(dá)后，使用擾碼解擾并送到總線。為了加速擾碼序列的計(jì)算，使用額外附加寄存器的方法，相對(duì)于每拍計(jì)算僅一個(gè)擾碼值，并行的計(jì)算擾碼值不難實(shí)現(xiàn)，而且可以極大提高解擾效率。其中，所述額外附加寄存器為解擾通道內(nèi)的資源，用來(lái)計(jì)算公式Xl和X2的。由解擾算法Xl [n] = Xl [n-28] ~X1 [n-31]得到Xl [n+28] = Xl [n] 'Xl [n_4]其中n+28比特用到了第n個(gè)bit的值,所以一拍能得到的只能有η, η+1到η+27的比特位。最大為28個(gè)比特。所以設(shè)置寄存器位數(shù)為31+28 = 59個(gè)比特的移位寄存器。寄存器增加28/31，速度提高28倍。對(duì)于前一部分的解擾準(zhǔn)備序列的計(jì)算，可以設(shè)置每拍計(jì)算28個(gè)比特，而對(duì)于后一部分的解擾數(shù)據(jù)序列，可以根據(jù)總線寬度，設(shè)置適當(dāng)?shù)拿颗挠?jì)算個(gè)數(shù)，但必須小于28個(gè)比特。如圖5所示為前一部分解擾準(zhǔn)備序列X1計(jì)算圖解，在圖中可以看出序列X1產(chǎn)生的步驟I、計(jì)算 28 位新值計(jì)算 28 位新值
=> [30], [I] ~ [2] => [31]，……~[29] => [58]；2、循環(huán)移位操作[28] => [O], [29] => [I]……[58] => [30]；3、重復(fù)操作I和2步，直到計(jì)算bit位數(shù)達(dá)到可配置的值(NC)。如圖6所示為前一部分解擾準(zhǔn)備序列X2計(jì)算圖解，在圖中可以看出序列X2產(chǎn)生的步驟I、計(jì)算 28 位新值
=> [30], [I] ~ [2] ~ [3] ~ [4] => [31]，……[26Γ[]27~[28Γ[29] => [58]；2、循環(huán)移位操作[28] => [O], [29] => [I]……[58] => [30]；3、重復(fù)操作I和2步，直到計(jì)算bit位數(shù)達(dá)到可配置的值(NC)。擾碼序列C只需根據(jù)X1和X2的值，進(jìn)行異或即得。后一部分計(jì)算解擾數(shù)據(jù)序列，和準(zhǔn)備解擾序列階段有所不同。后一部分，要真正的對(duì)到來(lái)的數(shù)據(jù)進(jìn)行解擾，并送到總線進(jìn)行數(shù)據(jù)傳輸，每次產(chǎn)生的擾碼序列寬度可以在1-28比特之間選擇，主要是平衡控制邏輯和速度的。比方說(shuō)總線寬度是Sbit擾碼的解擾數(shù)據(jù)，那么我們可以設(shè)置每次產(chǎn)生24比特?cái)_碼，這樣一拍可以產(chǎn)生三次的總線數(shù)據(jù)傳輸。如果 使用28比特，那么由于4比特不能作為一次數(shù)據(jù)傳輸，要等待下一拍的解擾數(shù)據(jù)，這種控制上就麻煩的多，但是速度并沒(méi)有提高多少。后一部分的數(shù)據(jù)序列計(jì)算類似于前一部分的解擾準(zhǔn)備序列計(jì)算，只是循環(huán)移位的間隔數(shù)目有所不同。如圖7所示為解擾通道內(nèi)擾碼序列沿用和重新計(jì)算擾碼序列的過(guò)程示意圖。在圖中，當(dāng)擾碼序列沿用時(shí)，上次解碼后所需的各類寄存器等器件的配置信息得到沿用，然后以此基礎(chǔ)計(jì)算準(zhǔn)備序列Xl和X2，最后通過(guò)Xl和X2的異或計(jì)算得到最終的擾碼序列；當(dāng)重新計(jì)算擾碼序列時(shí)，需重新配置各類寄存器等器件的配置信息，然后根據(jù)新的配置信息計(jì)算準(zhǔn)備Xl和X2，最后通過(guò)Xl和X2的異或計(jì)算得到最終的擾碼序列。以上，僅為本發(fā)明的較佳實(shí)施例，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求所界定的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種支持?jǐn)?shù)據(jù)解擾的訪存控制器，其特征在于，所述訪存控制器至少設(shè)有一個(gè)帶有數(shù)據(jù)解擾功能的解擾通道。
2.根據(jù)權(quán)利要求I所述的支持?jǐn)?shù)據(jù)解擾的訪存控制器，其特征在于，所述訪存控制器內(nèi)還設(shè)有至少一個(gè)仲裁器。
3.根據(jù)權(quán)利要求I或2所述的支持?jǐn)?shù)據(jù)解擾的訪存控制器，其特征在于，所述訪存控制器內(nèi)設(shè)有多個(gè)解擾通道和一個(gè)仲裁器，其中； 解擾通道，每個(gè)解擾通道按照訪存控制器的控制指令對(duì)不同類型的源數(shù)據(jù)做出相應(yīng)解擾； 仲裁器，對(duì)解擾后得到的數(shù)據(jù)進(jìn)行判斷，以做出相應(yīng)數(shù)據(jù)的輸出。
4.根據(jù)權(quán)利要求I或2所述的支持?jǐn)?shù)據(jù)解擾的訪存控制器，其特征在于，所述訪存控制器內(nèi)設(shè)有多個(gè)解擾通道、一個(gè)直接通道和三個(gè)仲裁器，其中； 解擾通道，每個(gè)解擾通道按照訪存控制器的控制指令對(duì)不同類型的源數(shù)據(jù)做出相應(yīng)解擾； 三個(gè)仲裁器包括第一仲裁器，第二仲裁器和第三仲裁器，其中； 第一仲裁器，按照訪存控制器的控制指令對(duì)源數(shù)據(jù)進(jìn)行判斷，以區(qū)分解擾數(shù)據(jù)和非解擾數(shù)據(jù)； 第二仲裁器，按照訪存控制器的控制指令對(duì)需解擾數(shù)據(jù)進(jìn)行判斷，以區(qū)分不同類型數(shù)據(jù)分配各個(gè)解擾通道進(jìn)行解擾； 第三仲裁器，按照訪存控制器的控制指令對(duì)解擾后得到的數(shù)據(jù)和非解擾數(shù)據(jù)進(jìn)行判斷，以做出相應(yīng)數(shù)據(jù)的輸出； 直接通道，輸送非解擾數(shù)據(jù)。
5.根據(jù)權(quán)利要求I所述的支持?jǐn)?shù)據(jù)解擾的訪存控制器，其特征在于，所述解擾通道內(nèi)設(shè)有擾碼序列沿用單元和重新計(jì)算擾碼序列單元，其中； 擾碼序列沿用單元，在上次解擾序列的基礎(chǔ)上直接計(jì)算擾碼序列； 重新計(jì)算擾碼序列單元，再次重新計(jì)算解擾序列的準(zhǔn)備序列，在新準(zhǔn)備序列的基礎(chǔ)上計(jì)算得到擾碼序列。
6.一種訪存控制器解擾方法，其特征在于，包括以下步驟 從數(shù)據(jù)源中得到操作數(shù)據(jù)； 根據(jù)預(yù)設(shè)的控制指令對(duì)操作數(shù)據(jù)在訪存控制器內(nèi)的解擾通道中進(jìn)行數(shù)據(jù)解擾； 解擾完成輸出解擾后的數(shù)據(jù)并存儲(chǔ)。
7.根據(jù)權(quán)利要求6所述的訪存控制器解擾方法，其特征在于，所述解擾通道至少為一個(gè)。
8.根據(jù)權(quán)利要求6所述的訪存控制器解擾方法，其特征在于，在數(shù)據(jù)解擾過(guò)程中，對(duì)相同類型數(shù)據(jù)在同一解擾通道內(nèi)解擾時(shí)，后一組數(shù)據(jù)解擾所需的擾碼序列可沿用上一組數(shù)據(jù)解擾得到的擾碼序列。
9.根據(jù)權(quán)利要求6所述的訪存控制器解擾方法，其特征在于，在數(shù)據(jù)解擾過(guò)程中，對(duì)不同類型數(shù)據(jù)在同一解擾通道內(nèi)解擾時(shí)，后一組數(shù)據(jù)解擾所需的擾碼序列需重新計(jì)算得出。
全文摘要
本發(fā)明公開一種支持?jǐn)?shù)據(jù)解擾的訪存控制器，至少設(shè)有一個(gè)帶有數(shù)據(jù)解擾功能的解擾通道，以及至少一個(gè)對(duì)數(shù)據(jù)進(jìn)行判斷選擇的仲裁器。一種訪存控制器解擾方法，包括以下步驟從數(shù)據(jù)源中得到操作數(shù)據(jù)，并發(fā)出控制指令；根據(jù)控制指令對(duì)操作數(shù)據(jù)在訪存控制器內(nèi)的解擾通道中進(jìn)行數(shù)據(jù)解擾；解擾完成輸出解擾后的數(shù)據(jù)并存儲(chǔ)。本發(fā)明通過(guò)在訪存控制器內(nèi)設(shè)置帶有解擾功能的解擾通道，通過(guò)解擾通道與訪存控制器中的其他元件共同作用，既能在完成數(shù)據(jù)傳輸，又能同時(shí)完成數(shù)據(jù)解擾處理，以此提高了訪存控制器的數(shù)據(jù)處理能力；規(guī)定多個(gè)解擾通道，對(duì)不同的數(shù)據(jù)信號(hào)進(jìn)行有選擇的獨(dú)立完成解擾，而且每個(gè)解擾通道均支持解擾序列的沿用方式。
文檔編號(hào)G06F13/30GK102866972SQ20121031523
公開日2013年1月9日 申請(qǐng)日期2012年8月30日 優(yōu)先權(quán)日2012年8月30日
發(fā)明者石晶林, 朱子元, 劉金寶, 黃守俊, 馮雪林 申請(qǐng)人:北京中科晶上科技有限公司