專利名稱：集成電路設(shè)計與制造方法
技術(shù)領(lǐng)域：
本發(fā)明為一種集成電路設(shè)計與制造方法，尤指針對集成電路布局中熱點進行檢測與評分的系統(tǒng)化與階層化分析的集成電路設(shè)計與制造方法。
背景技術(shù)：
從集成電路設(shè)計開始到集成電路產(chǎn)品實際制作完成，需要經(jīng)過相當多階段的過程。因此，若是到集成電路產(chǎn)品制作完成后才發(fā)現(xiàn)產(chǎn)品有缺陷，必須從頭開始找出問題所在，勢必拖慢產(chǎn)品推出的速度。有鑒于此，在電路布局設(shè)計過程中，傳統(tǒng)手段中已經(jīng)可利用一些簡單法則，例如最小關(guān)鍵尺寸(minimum Critical Dimension),或是實體模型(physical model)來篩出較無法容忍制程變異的區(qū)域，企圖提早找出量產(chǎn)時容易出錯的熱點(hotspots)并加以改善，進而提早消除產(chǎn)品完成后可能的弱點。但是，此類方法缺乏系統(tǒng)化與階層化的分析步驟，造成推測出來的熱點(hotspots)與產(chǎn)品完成后的實際電性表現(xiàn)(performance)有著相當大的差距,導致提升良率(yield)成效并不顯著,而如何改善此等已知手段的缺失，便是發(fā)展本發(fā)明的主要目的。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種集成電路設(shè)計與制造方法，其包含下列步驟:提供一集成電路布局；至少從集成電路布局中找出一第一組熱點與一第二組熱點；根據(jù)第一組熱點與第二組熱點與一產(chǎn)品功能特性而產(chǎn)生一熱點評分；以及當熱點評分大于一標準值時，利用第一組熱點與第二組熱點對集成電路布局進行修正。在本發(fā)明的較佳實施例中，上述第一組熱點為與系統(tǒng)缺陷相關(guān)的熱點，上述第二組熱點為與隨機缺陷相關(guān)的熱點。在本發(fā)明的較佳實施例中，從上述集成電路布局中還找出一第三組熱點，上述第三組熱點為與參數(shù)排斥相關(guān)的熱點，并根據(jù)上述第一組熱點、上述第二組熱點、上述第三組熱點與上述產(chǎn)品功能特性而產(chǎn)生上述熱點評分。在本發(fā)明的較佳實施例中，從上述集成電路布局中還找出一第四組熱點，上述第四組熱點為與量產(chǎn)機臺的靈敏度相關(guān)的熱點，并根據(jù)上述第一組熱點、上述第二組熱點、上述第四組熱點與上述產(chǎn)品功能特性而產(chǎn)生上述熱點評分。在本發(fā)明的較佳實施例中，從上述集成電路布局中還找出一第三組熱點與一第四組熱點，上述第三組熱點為與參數(shù)排斥相關(guān)的熱點，上述第四組熱點為與量產(chǎn)機臺的靈敏度相關(guān)的熱點，并根據(jù)上述第一組熱點、上述第二組熱點、上述第三組熱點、上述第四組熱點與上述產(chǎn)品功能特性而產(chǎn)生上述熱點評分。在本發(fā)明的較佳實施例中，上述產(chǎn)品功能特性包含有一速度取向功能特性或一省電取向功能特性。在本發(fā)明的較佳實施例中，根據(jù)上述第一組熱點與上述第二組熱點與一產(chǎn)品功能特性而產(chǎn)生上述熱點評分的方法包含下列步驟:根據(jù)上述產(chǎn)品功能特性對上述第一組熱點進行加權(quán)評分而得到相對應(yīng)上述第一組熱點的一第一組評分；根據(jù)上述產(chǎn)品功能特性對上述第二組熱點進行加權(quán)評分而得到相對應(yīng)上述第二組熱點的一第二組評分；以及將上述第一組評分與上述第二組評分進行總和而得致上述熱點評分。在本發(fā)明的較佳實施例中，利用上述第一組熱點與上述第二組熱點對上述集成電路布局進行修正的方法包含對上述集成電路布局對應(yīng)的一光罩圖案進行一光學鄰近修正。在本發(fā)明的較佳實施例中，利用上述第一組熱點與上述第二組熱點對上述集成電路布局進行修正的方法包含通過使用金屬槽與假填充。在本發(fā)明的較佳實施例中，還包含下列步驟:當上述熱點評分小于上述標準值時，進入一生產(chǎn)線上的真實硅晶圓驗證。在本發(fā)明的較佳實施例中，上述生產(chǎn)線上的真實硅晶圓驗證中包含下列步驟:進行硬件錯誤的擷取；以及根據(jù)擷取到的硬件錯誤，于真實硅晶圓的電路布局中尋找出與熱點相關(guān)的電路布局圖案后進行修正。在本發(fā)明的較佳實施例中，上述生產(chǎn)線上的真實硅晶圓驗證中包含下列步驟:進行軟件錯誤的擷??；以及根據(jù)擷取到的軟件錯誤于真實硅晶圓的電路布局中尋找出與熱點相關(guān)的電路布局圖案后進行修正。在本發(fā)明的較佳實施例中，還包含下列步驟:將無法克服的熱點送進一熱點數(shù)據(jù)庫，并根據(jù)其缺陷的類別加以分類；以及將上述熱點數(shù)據(jù)庫中的熱點所對應(yīng)的電路布局反饋給電路布局設(shè)計者。


圖1A 圖1D為本發(fā)明所發(fā)展出來可對集成電路布局中熱點進行檢測與評分的系統(tǒng)化與階層化分析方法的流程示意圖。圖2為完成于集成電路芯片上的多層內(nèi)連接導線結(jié)構(gòu)的剖面示意圖。圖3為利用仲裁步驟的結(jié)果所進行的后續(xù)處理。[主要元件標號說明]L1,L2:金屬導線的長度 W1,W2,W3:金屬導線的寬度M2-Z0:第二金屬層M2的平均溝渠底部高度M3-Z0:第三金屬層M3的平均溝渠底部高度Zl:金屬導線深度Z2:溝渠深度Θ:溝渠側(cè)壁的傾斜角度10:完成設(shè)計的集成電路布局
具體實施例方式請參見圖1A 圖1D，其為本發(fā)明所發(fā)展出來可對集成電路布局中熱點進行檢測(detection)與評分(scoring)的系統(tǒng)化(systematical)與階層化(hierarchical)分析方法的流程示意圖，其主要概念是利用集成電路布局完成設(shè)計后的多個指標數(shù)據(jù)(indices)來建立多種模型以進行多種分析，進而得到不同因素所造成的電性熱點(electrical hotspots)。而該方法中的多種分析可區(qū)分為四個事件(event)，所有事件的起點都是初步完成設(shè)計的集成電路布局10 (IC Design Layout),其中事件I主要是從系統(tǒng)缺陷(systematicdefect)的角度來找出可能的電子熱點(electrical hotspots)。舉例來說，利用設(shè)計完成后的集成電路布局中關(guān)于繞線(routing)的指標數(shù)據(jù)(indices),可以建立出一個關(guān)于立體化多層內(nèi)連線(3-Dimension mult1-level interconnection)的電子模型(electrical model)來進行系統(tǒng)缺陷的分析,進而推測出與代表可能發(fā)生繞線缺陷的電性熱點(electrical hotspots)。如圖2所示，其為表示出完成于集成電路芯片上的多層內(nèi)連接導線結(jié)構(gòu)(Mult1-Level Interconnect Structure)的剖面不意圖，其中表不出多個關(guān)于繞線(routing)的指標數(shù)據(jù)(indices)，例如Z0、Zl、Z2、W、L及Θ等，圖中的M2-Z0，其為代表第二金屬層M2的平均溝渠底部高度(Average Trench Bottom Height),而M3-Z0則表示出第三金屬層M3的平均溝渠底部高度(Average Trench Bottom Height), Zl為金屬導線深度，Z2為溝渠深度，WpWyW3...表示出金屬導線的寬度，LpL2...表示出金屬導線的長度，至于Θ則表示溝渠側(cè)壁的傾斜角度。而利用Z0、Z1、Z2、W、L及Θ等指標數(shù)據(jù)(indices)便可利用同是發(fā)明人所發(fā)展出來的模擬方法(見于IEEE TRANSACTIONS ON ELECTRONDEVICES,VOL.46,N0.4,APRIL 1999 A Novel Transient Simulation for 3-D MultilevelInterconnections on Complex Topography)來建立出多層內(nèi)連接導線結(jié)構(gòu)(Mult1-LevelInterconnect Structure)在芯片中的電子模型(electrical model),然后估測出與繞線相關(guān)的電性熱點(electrical hotspots)。例如,如論文中所述,可利用上述方法推估出相對應(yīng)每一條導線的頻率響應(yīng)，進而得到設(shè)計完成的集成電路布局是否符合傳輸信號的頻率要求。若有不符合要求時，便可回頭去調(diào)整集成電路布局的設(shè)計來消除熱點以符合需求。而上述系統(tǒng)缺陷(systematic defect)主要分為兩類,第一類為與光學微影技術(shù)(OpticalLithography)造成W、L及Θ等關(guān)鍵尺寸的缺陷,第二類為與化學性機械研磨法(ChemicalMechanical Polishing，簡稱CMP)造成的Z0、Z1、Z2等厚度的缺陷。因此上述調(diào)整集成電路布局設(shè)計的方式可利用下列手段。第一類的缺陷可利用光學鄰近修正(Optical ProximityCorrection,簡稱0PC)等等與光學微影技術(shù)(Optical Lithography)相關(guān)的技術(shù)來對光罩上的圖案進行最佳化，而第二類的缺陷則可利用金屬槽(metal slot)與假填充(dummyfill)等技術(shù)來調(diào)整研磨表面材質(zhì)分布不均的現(xiàn)象，進而進行修正化學性機械研磨法所造成的缺陷。于是圖1A中的步驟101便是從完成設(shè)計的集成電路布局10中選出與繞線(routing)有關(guān)的指標數(shù)據(jù)(indices),再利用步驟102來對該等指標數(shù)據(jù)(indices)進行分析以檢測出可能發(fā)生繞線缺陷的電性熱點(electrical hotspots),然后于步驟103中來生成一整合熱點集合(integrated hotspots),步驟104則利用一優(yōu)先準則來對該整合熱點集合進行優(yōu)先排序，然后步驟105則利用第一類缺陷的相關(guān)熱點來進行對光罩圖案進行光學鄰近修正(Optical Proximity Correction,簡稱0PC),而步驟106則利用第二類缺陷的相關(guān)熱點而改變電路布局的設(shè)計，通過使用金屬槽(metal slot)與假填充(du_yfill)等技術(shù)來調(diào)整研磨表面材質(zhì)分布不均的現(xiàn)象。而除了進行事件1之外，也可進入圖1B所示的事件2來進行調(diào)整。事件2主要是從隨機缺陷(Random Defects)的角度來找出可能的電子熱點(electrical hotspots)。舉例來說，如步驟201所述，從設(shè)計完成后的集成電路布局中找出關(guān)于關(guān)鍵區(qū)域分析(CriticalArea Analysis, CAA)、單一透孔(Via)數(shù)量及單一接觸結(jié)構(gòu)(contact)數(shù)量等與統(tǒng)計相關(guān)的指標數(shù)據(jù)(indices)，然后進入步驟202來進行該等指標數(shù)據(jù)(indices)的分析，藉此以找出相關(guān)的隨機熱點(Random hotspots)。而在發(fā)明人于先前提出申請案號為100131680的臺灣專利申請案“階層式的晶圓良率預(yù)測方法與階層式的晶圓生命周期預(yù)測方法”中，便可使用隨機缺陷密度積分值λ K,DD來檢測出與統(tǒng)計相關(guān)的隨機熱點(Random hotspots)。然后于步驟203中來生成一整合熱點集合(integrated hotspots),步驟204則利用一優(yōu)先準則來對該整合熱點集合進行優(yōu)先排序,而且當有不符合可制造性導向設(shè)計(Design ForManufacturability,簡稱DFM)的要求時,便可進入步驟205,利用隨機缺陷密度積分值λ κ,DD來進行對光罩圖案進行光學鄰近修正(optical proximity correction,簡稱OPC)或是改變電路布局的設(shè)計，通過繞線設(shè)計的改變或置入冗余透孔/接觸結(jié)構(gòu)(Redundant Via/contact)來進行調(diào)整，進而使集成電路布局的隨機缺陷密度積分值λκ,ΒΙ)可符合要求，最后達到消除隨機熱點的目的。而除了進行事件1、2之外，也可進入圖1C所示的事件3來進行調(diào)整。事件3主要是從參數(shù)排斥(Parametric Marginality)的角度來找出可能的參數(shù)熱點(Parametrichotspots)。舉例來說，由于經(jīng)過晶圓廠制程實際完成于硅基板上完成的元件與特別為集成電路仿真的程序(Simulation Program with Integrated Circuit Emphasis, SPICE)上完成設(shè)計的電路間存在有性能上的差距，因此如步驟301所述，可從實際完成于硅基板上完成的元件與特別為集成電路仿真的程序(SPICE)間的差異選出相關(guān)的指標數(shù)據(jù)(indices),例如設(shè)計完成后的集成電路布局中屬于第一階效應(yīng)(1st order effects)的圓角效應(yīng)(Rounding Effect)、通道長度/寬度效應(yīng)(Leff/Weff)等指標數(shù)據(jù)(indices),以及屬于第二階效應(yīng)(2nd order effects)甚或更高階效應(yīng)的講近接效應(yīng)(well proximityeffect, WPE)、擴散區(qū)長度(length of diffusion, L0D)、多晶娃間隙效應(yīng)(poly spaceeffect, PSE)以及氧化層擴散間隙效應(yīng)(Oxide Diffusion space effect, 0SE)等指標數(shù)據(jù)(indices)。然后進入步驟302來進行該等指標數(shù)據(jù)(indices)的分析，藉此找出相關(guān)的參數(shù)熱點。而在發(fā)明人于先前提出申請案號為100134602的臺灣專利申請案“待測晶體管陣列”中便提出相關(guān)技術(shù)，利用在晶圓中的非元件區(qū)放置多個測試元件(test key)來進行電氣特性的測量，進而獲知所屬晶圓中各區(qū)域電子元件的電氣特性來建立出與制程相關(guān)的標準元件數(shù)據(jù)庫。而利用此標準元件數(shù)據(jù)庫與上述指標數(shù)據(jù)(indices)的比對便可檢測出與參數(shù)排斥(Parametric Marginality)相關(guān)的熱點。然后于步驟303中來生成一整合熱點集合(integrated hotspots),步驟304則利用一優(yōu)先準則來對該整合熱點集合進行優(yōu)先排序，而且于當有不符合可制造性導向設(shè)計(DFM)對元件匹配及均勻度的要求時，便可進行步驟305,回頭去調(diào)整集成電路布局的元件置放(Placement)或是選正確的標準元件(standard cell),用以使集成電路布局的元件電氣特性可符合時序及耗能的要求,進而達到消除熱點的目的。而除了進行事件1、2、3之外，也可進入圖1D所示的事件4來進行調(diào)整。事件4主要是從量產(chǎn)機臺(Process tool Unit)中的感應(yīng)器靈敏度(Sensor Sensitivity)的角度來找出可能的熱點(hotspot s)。舉例來說,利用負責實時監(jiān)控量產(chǎn)機臺(Process toolUnit, PU)工作狀態(tài)的故障檢測與鑒別(Fault Detection and Classification, FDC)等指標數(shù)據(jù)(indices)來進行分析，藉此以找出相關(guān)的熱點。因此如步驟401所述，可從故障檢測與鍵別(FDC)中選出相關(guān)的指標數(shù)據(jù)(indices)。然后進入步驟402來進行該等指標數(shù)據(jù)(indices)的分析，例如在發(fā)明人于先前提出申請案號為100131680的臺灣專利申請案“階層式的晶圓良率預(yù)測方法與階層式的晶圓生命周期預(yù)測方法”與申請案號為13/287，097 的美國專利申請案 “Design of Experiments Method for Predicting WaferFabrication Outcome”中便提出相關(guān)技術(shù),用以利用故障檢測與鑒別(Fault Detectionand Classification, FDC)以及均勻度(U% )等指標數(shù)據(jù)來找出量產(chǎn)機臺變異熱點(PUvariation hotspots)。然后于步驟403中來生成一整合熱點集合(integrated hotspots),步驟404則利用一優(yōu)先準則來對該整合熱點集合進行優(yōu)先排序，而且于當有不符合可制造性導向設(shè)計(DFM)對量產(chǎn)機臺相關(guān)指標數(shù)據(jù)(indices)的要求時，便可進行步驟405，利用量產(chǎn)機臺相關(guān)指標數(shù)據(jù)(indices)來進行對光罩圖案進行光學鄰近修正(OPC)或是改變電路布局的設(shè)計，進而使集成電路布局可符合要求，最后達到消除熱點的目的。當然，上述事件I至事件4不一定要全部實施，系統(tǒng)開發(fā)者可視實際需求而選用其中至少兩事件來執(zhí)行便有其功效增進，但當然將越多事件一并考慮的效果更佳。至于步驟50為一仲裁步驟，當不同事件所檢測到的熱點需要修正的項目相同但修改方向彼此沖突時，則需要將產(chǎn)品功能特性列入考慮來進行仲裁。例如，產(chǎn)品功能特性是速度取向與產(chǎn)品功能特性是省電取向，兩者所進行的修改必然以不同的方式來進行，選用的標準元件也必然不同。因此根據(jù)產(chǎn)品功能特性來對各種熱點進行評分，舉例來說，可分別根據(jù)該產(chǎn)品功能特性對多組的熱點進行加權(quán)評分而得到相對應(yīng)不同組熱點的多組評分，最后由分數(shù)高低來依序進行光學鄰近修正(OPC)或是改變電路布局的設(shè)計。而標準元件庫也可根據(jù)產(chǎn)品功能特性來進行分類，例如可分為速度取向與省電取向兩種。而產(chǎn)品功能特性也可以用來決定上述事件中所使用的優(yōu)先準則，用以決定要優(yōu)先處理那一些種類的熱點。再請參見圖3，其是利用仲裁步驟的結(jié)果所進行的后續(xù)處理，首先，步驟60是將上述多組評分進行總和而得致該熱點評分，然后判斷熱點評分(hotspots score)的總分是否低于一個標準值(criterion)，其中熱點評分的總分是將上述事件所找到的熱點根據(jù)產(chǎn)品功能特性來給予權(quán)重后總和出來的一分數(shù)，因此若熱點評分的總分高于標準值，表示對于光罩圖案的光學鄰近修正(OPC)或是電路布局設(shè)計的修改尚未通過可制造性導向設(shè)計(DFM)的要求，因此可回到圖1中事件I至事件4的步驟104、步驟105與步驟106、步驟204與步驟205、步驟304與步驟305或步驟404與步驟405來進行重新調(diào)整，然后再經(jīng)過步驟50的仲裁后回到步驟60進行再一次判斷，直到熱點評分的總分已低于該標準值后，便可進入步驟61的生產(chǎn)線上的真實硅晶圓驗證。然后可進入步驟62與步驟63來分別進行硬件錯誤(hard fail)與軟件錯誤(softfail)的擷取。其中硬件錯誤(hard fail)是指真實在產(chǎn)品上檢測到的缺陷，而軟件錯誤(soft fail)則是可從例如“實驗設(shè)計法(Design Of Experiment, DOE)”等電性測量技術(shù)所測量得到的電性數(shù)據(jù)(electrical data)中，找出不符合元件性能要求的錯誤。而根據(jù)擷取到的硬件錯誤與軟件錯誤可分別于步驟64與步驟65中，于產(chǎn)品的電路布局中尋找出與缺陷熱點與電性熱點相關(guān)的電路布局圖案，然后可回到事件I至事件4中來進行修正(如圖中的虛線所示)，用以將熱點的數(shù)目減至最低。但最后仍有無法克服的熱點存在，此時便可將無法克服的熱點送進一個熱點數(shù)據(jù)庫，并根據(jù)其缺陷的類別加以分類(步驟66)，例如關(guān)鍵尺寸、電性參數(shù)、均勻度、不匹配或是量產(chǎn)機臺的靈敏度等，并可將數(shù)據(jù)庫中的熱點所對應(yīng)的電路布局反饋給設(shè)計端，提醒電路布局設(shè)計者，該等熱點所對應(yīng)的電路布局無法量產(chǎn)而于將來需避免此種設(shè)計。綜上所述，在本發(fā)明對技術(shù)進行改良后，已可有效改善已知手段的問題。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視所附的權(quán)利要求范圍所界定者為準。
權(quán)利要求
1.一種集成電路設(shè)計與制造方法，其包含下列步驟: 提供一集成電路布局； 至少從該集成電路布局中找出一第一組熱點與一第二組熱點； 根據(jù)該第一組熱點與該第二組熱點與一產(chǎn)品功能特性而產(chǎn)生一熱點評分；以及 當該熱點評分大于一標準值時，利用該第一組熱點與該第二組熱點對該集成電路布局進行修正。
2.根據(jù)權(quán)利要求1所述的集成電路設(shè)計與制造方法，其中該第一組熱點為與系統(tǒng)缺陷相關(guān)的熱點，該第二組熱點為與隨機缺陷相關(guān)的熱點。
3.根據(jù)權(quán)利要求2所述的集成電路設(shè)計與制造方法，其中從該集成電路布局中還找出一第三組熱點，該第三組熱點為與參數(shù)排斥相關(guān)的熱點，并根據(jù)該第一組熱點、該第二組熱點、該第三組熱點與該產(chǎn)品功能特性而產(chǎn)生該熱點評分。
4.根據(jù)權(quán)利要求2所述的集成電路設(shè)計與制造方法，其中從該集成電路布局中還找出一第四組熱點，該第四組熱點為與量產(chǎn)機臺的靈敏度相關(guān)的熱點，并根據(jù)該第一組熱點、該第二組熱點、該第四組熱點與該產(chǎn)品功能特性而產(chǎn)生該熱點評分。
5.根據(jù)權(quán)利要求2所述的集成電路設(shè)計與制造方法，其中從該集成電路布局中還找出一第三組熱點與一第四組熱點，該第三組熱點為與參數(shù)排斥相關(guān)的熱點，該第四組熱點為與量產(chǎn)機臺的靈敏度相關(guān)的熱點，并根據(jù)該第一組熱點、該第二組熱點、該第三組熱點、該第四組熱點與該產(chǎn)品功能特性而產(chǎn)生該熱點評分。
6.根據(jù)權(quán)利要求1所述的集成電路設(shè)計與制造方法，其中該產(chǎn)品功能特性包含有一速度取向功能特性或一省電 取向功能特性。
7.根據(jù)權(quán)利要求6所述的集成電路設(shè)計與制造方法，其中根據(jù)該第一組熱點與該第二組熱點與一產(chǎn)品功能特性而產(chǎn)生該熱點評分的方法包含下列步驟: 根據(jù)該產(chǎn)品功能特性對該第一組熱點進行加權(quán)評分而得到相對應(yīng)該第一組熱點的一第一組評分； 根據(jù)該產(chǎn)品功能特性對該第二組熱點進行加權(quán)評分而得到相對應(yīng)該第二組熱點的一第二組評分；以及 將該第一組評分與該第二組評分進行總和而得致該熱點評分。
8.根據(jù)權(quán)利要求1所述的集成電路設(shè)計與制造方法，其中利用該第一組熱點與該第二組熱點對該集成電路布局進行修正的方法包含對該集成電路布局對應(yīng)的一光罩圖案進行一光學鄰近修正。
9.根據(jù)權(quán)利要求1所述的集成電路設(shè)計與制造方法，其中利用該第一組熱點與該第二組熱點對該集成電路布局進行修正的方法包含通過使用金屬槽與假填充。
10.根據(jù)權(quán)利要求1所述的集成電路設(shè)計與制造方法，其中還包含下列步驟:當該熱點評分小于該標準值時，進入一生產(chǎn)線上的真實硅晶圓驗證。
11.根據(jù)權(quán)利要求10所述的集成電路設(shè)計與制造方法，其中該生產(chǎn)線上的真實硅晶圓驗證中包含下列步驟: 進行硬件錯誤的擷取；以及 根據(jù)擷取到的硬件錯誤，于真實硅晶圓的電路布局中尋找出與熱點相關(guān)的電路布局圖案后進行修正。
12.根據(jù)權(quán)利要求10所述的集成電路設(shè)計與制造方法，其中該生產(chǎn)線上的真實硅晶圓驗證中包含下列步驟: 進行軟件錯誤的擷?。灰约?根據(jù)擷取到的軟件錯誤于真實硅晶圓的電路布局中尋找出與熱點相關(guān)的電路布局圖案后進行修正。
13.根據(jù)權(quán)利要求10所述的集成電路設(shè)計與制造方法，其中還包含下列步驟: 將無法克服的熱點送進一熱點數(shù)據(jù)庫，并根據(jù)其缺陷的類別加以分類；以及 將該熱點數(shù)據(jù)庫中的熱點 所對應(yīng)的電路布局反饋給電路布局設(shè)計者。
全文摘要
一種集成電路設(shè)計與制造方法，其包含下列步驟提供一集成電路布局；至少從集成電路布局中找出一第一組熱點與一第二組熱點；根據(jù)第一組熱點與第二組熱點與一產(chǎn)品功能特性而產(chǎn)生一熱點評分；以及當熱點評分大于一標準值時，利用第一組熱點與第二組熱點對集成電路布局進行修正。
文檔編號G06F17/50GK103218466SQ201210015548
公開日2013年7月24日 申請日期2012年1月18日 優(yōu)先權(quán)日2012年1月18日
發(fā)明者侯信銘, 龔吉富 申請人:聯(lián)華電子股份有限公司