技術(shù)特征：
1.一種集成電路，包括：數(shù)據(jù)總線；較低級高速緩存，與所述數(shù)據(jù)總線可通信地連接；較高級高速緩存，與所述數(shù)據(jù)總線可通信地連接；一個或多個數(shù)據(jù)緩沖器，與所述數(shù)據(jù)總線可通信地連接，所述一個或多個數(shù)據(jù)緩沖器的每一個具有緩沖完整高速緩存線的緩沖存儲器、指示相應(yīng)數(shù)據(jù)緩沖器的狀態(tài)的一個或多個控制位、以及與所述完整高速緩存線相關(guān)聯(lián)的地址；一個或多個無數(shù)據(jù)緩沖器，與所述數(shù)據(jù)總線可通信地連接，所述一個或多個無數(shù)據(jù)緩沖器不能存儲完整高速緩存線，并具有指示相應(yīng)無數(shù)據(jù)緩沖器的狀態(tài)的一個或多個控制位以及用于與相應(yīng)無數(shù)據(jù)緩沖器相關(guān)聯(lián)的高速緩存間轉(zhuǎn)移線的地址；以及高速緩存間轉(zhuǎn)移邏輯單元，被配置成用于響應(yīng)于所述較低級高速緩存處的高速緩存未命中，向所述高速緩存間轉(zhuǎn)移線分配所述一個或多個無數(shù)據(jù)緩沖器之一，以及用于當(dāng)所述高速緩存間轉(zhuǎn)移線中的控制位指示獨占或共享狀態(tài)時，經(jīng)由所述數(shù)據(jù)總線從所述較高級高速緩存請求高速緩存間轉(zhuǎn)移線，并用于將所述高速緩存轉(zhuǎn)移線從所述數(shù)據(jù)總線寫入所述較低級高速緩存中，繞過所分配的無數(shù)據(jù)緩沖器和數(shù)據(jù)緩沖器。2.如權(quán)利要求1所述的集成電路，其特征在于，所述高速緩存間轉(zhuǎn)移邏輯單元還被配置成用于：響應(yīng)于所述較低級高速緩存處的高速緩存未命中，請求高速緩存間轉(zhuǎn)移線。3.如權(quán)利要求1所述的集成電路，其特征在于，所述高速緩存間轉(zhuǎn)移邏輯單元被配置成用于將所述高速緩存間轉(zhuǎn)移線從所述數(shù)據(jù)總線直接引導(dǎo)到所述較低級高速緩存、繞過所分配的無數(shù)據(jù)緩沖器包括：所述高速緩存間轉(zhuǎn)移邏輯單元被配置成用于發(fā)起替換操作以將所述高速緩存間轉(zhuǎn)移線插入所述較低級高速緩存中。4.如權(quán)利要求3所述的集成電路，其特征在于，所述替換操作與從所述較高級高速緩存請求所述高速緩存間轉(zhuǎn)移線并發(fā)地發(fā)起。5.如權(quán)利要求3所述的集成電路，其特征在于，所述替換操作包括至少部分地基于用于驅(qū)逐的高速緩存線駐留在所述較低級高速緩存中不存在爭用的部分中，選擇用于從所述較低級高速緩存驅(qū)逐的高速緩存線；以及將所述高速緩存間轉(zhuǎn)移線引導(dǎo)到通過驅(qū)逐高速緩存線而可用的位置。6.如權(quán)利要求5所述的集成電路，其特征在于，所述高速緩存間轉(zhuǎn)移邏輯單元還被配置成用于：分配所述多個數(shù)據(jù)緩沖器之一以緩沖所驅(qū)逐的高速緩存線；以及將所驅(qū)逐的高速緩存線引導(dǎo)到所分配的數(shù)據(jù)緩沖器中。7.如權(quán)利要求1所述的集成電路，其特征在于，所述較低級高速緩存包括被安排成兩個或更多個組的多個存儲器單元；以及所述兩個或更多個組中的每一個通過復(fù)用器mux來訪問，所述復(fù)用器實現(xiàn)對相應(yīng)組中的兩個不同存儲器單元的同時寫/寫、讀/讀或?qū)?讀操作。8.如權(quán)利要求7所述的集成電路，其特征在于，所述高速緩存間轉(zhuǎn)移邏輯單元被配置成用于將所述高速緩存間轉(zhuǎn)移線從所述數(shù)據(jù)總線寫入所述較低級高速緩存中包括：所述高速緩存間轉(zhuǎn)移邏輯單元被配置成用于：標(biāo)識所述兩個或更多個組中可應(yīng)用寫操作的一個；選擇所標(biāo)識的組；以及指令負(fù)責(zé)所選擇的組的代理將來自所述數(shù)據(jù)總線的所述高速緩存間轉(zhuǎn)移線寫入所選擇的組中。9.如權(quán)利要求7所述的集成電路，其特征在于，所述高速緩存間轉(zhuǎn)移邏輯單元被配置成用于將所述高速緩存間轉(zhuǎn)移線從所述數(shù)據(jù)總線寫入所述較低級高速緩存中包括：所述高速緩存間轉(zhuǎn)移邏輯單元被配置成用于：標(biāo)識全部所述兩個或更多個組上的爭用；停止對所述組之一的寫操作；以及指令負(fù)責(zé)與停止寫操作相關(guān)聯(lián)的組的代理將來自所述數(shù)據(jù)總線的所述高速緩存間轉(zhuǎn)移線寫入所述組中。10.如權(quán)利要求1所述的集成電路，其特征在于，所述較低級高速緩存是并入所述集成電路的芯片上1級高速緩存；以及所述較高級高速緩存是并入所述集成電路的芯片上2級高速緩存。11.如權(quán)利要求10所述的集成電路，其特征在于，所述芯片上1級高速緩存或所述芯片上2級高速緩存還與芯片外3級高速緩存通信，以執(zhí)行從所述3級高速緩存到所述芯片上1級高速緩存或芯片上2級高速緩存之一的高速緩存間轉(zhuǎn)移。12.如權(quán)利要求1所述的集成電路，其特征在于，對于存儲在所述較低級高速緩存或所述較高級高速緩存中的現(xiàn)有高速緩存線的高速緩存更新被緩沖到所述一個或多個數(shù)據(jù)緩沖器之一中；以及被配置成用于監(jiān)視所述一個或多個數(shù)據(jù)緩沖器的調(diào)度器保護與所述現(xiàn)有高速緩存線相關(guān)聯(lián)的所述較低級高速緩存或所述較高級高速緩存的可用寫端口并將所述高速緩存更新寫入所述較低級高速緩存或所述較高級高速緩存以替換所述現(xiàn)有高速緩存線。13.如權(quán)利要求1所述的集成電路，其特征在于，從所述較高級高速緩存返回的所述高速緩存間轉(zhuǎn)移線包括完整高速緩存線和控制數(shù)據(jù)，并且所述一個或多個無數(shù)據(jù)緩沖器之一經(jīng)由所述一個或多個控制位存儲所述控制數(shù)據(jù)，并且相應(yīng)無數(shù)據(jù)緩沖器不存儲與所述控制數(shù)據(jù)一同返回的完整高速緩存線。14.如權(quán)利要求1所述的集成電路，其特征在于，所述集成電路包括用于平板計算設(shè)備或智能電話之一的中央處理單元。15.一種計算系統(tǒng)，包括：顯示單元；以及集成電路，與所述顯示單元耦合，其中所述集成電路包括：數(shù)據(jù)總線；較低級高速緩存，與所述數(shù)據(jù)總線可通信地連接；較高級高速緩存，與所述數(shù)據(jù)總線可通信地連接；一個或多個數(shù)據(jù)緩沖器，與所述數(shù)據(jù)總線可通信地連接，所述一個或多個數(shù)據(jù)緩沖器的每一個具有緩沖完整高速緩存線的緩沖存儲器、指示相應(yīng)數(shù)據(jù)緩沖器的狀態(tài)的一個或多個控制位、以及與所述完整高速緩存線相關(guān)聯(lián)的地址；一個或多個無數(shù)據(jù)緩沖器，與所述數(shù)據(jù)總線可通信地連接，所述一個或多個無數(shù)據(jù)緩沖器不能存儲完整高速緩存線，并具有指示相應(yīng)無數(shù)據(jù)緩沖器的狀態(tài)的一個或多個控制位以及用于與相應(yīng)無數(shù)據(jù)緩沖器相關(guān)聯(lián)的高速緩存間轉(zhuǎn)移線的地址；高速緩存間轉(zhuǎn)移邏輯單元，被配置成用于響應(yīng)于所述較低級高速緩存處的高速緩存未命中，向所述高速緩存間轉(zhuǎn)移線分配所述一個或多個無數(shù)據(jù)緩沖器之一，以及用于當(dāng)所述高速緩存間轉(zhuǎn)移線中的控制位指示獨占或共享狀態(tài)時，經(jīng)由所述數(shù)據(jù)總線從所述較高級高速緩存請求高速緩存間轉(zhuǎn)移線并用于將所述高速緩存轉(zhuǎn)移線從所述數(shù)據(jù)總線寫入所述較低級高速緩存中，繞過所分配的無數(shù)據(jù)緩沖器和數(shù)據(jù)緩沖器。16.如權(quán)利要求15所述的計算系統(tǒng)，其特征在于，所述系統(tǒng)具體化為平板或智能電話；所述顯示單元包括所述平板或智能電話的觸摸屏界面；以及所述集成電路并入所述平板或智能電話中。17.如權(quán)利要求15所述的計算系統(tǒng)，其特征在于，所述高速緩存間轉(zhuǎn)移邏輯單元被配置成用于將所述高速緩存間轉(zhuǎn)移線從所述數(shù)據(jù)總線直接引導(dǎo)到所述較低級高速緩存、繞過所分配的無數(shù)據(jù)緩沖器包括：所述高速緩存間轉(zhuǎn)移邏輯單元被配置成用于發(fā)起替換操作以將所述高速緩存間轉(zhuǎn)移線插入所述較低級高速緩存中。18.如權(quán)利要求17所述的計算系統(tǒng)，其特征在于，所述替換操作與從所述較高級高速緩存請求所述高速緩存間轉(zhuǎn)移線并發(fā)地發(fā)起。19.如權(quán)利要求17所述的計算系統(tǒng)，其特征在于，所述替換操作包括至少部分地基于用于驅(qū)逐的高速緩存線駐留在所述較低級高速緩存中不存在爭用的部分中，選擇用于從所述較低級高速緩存驅(qū)逐的高速緩存線；以及將所述高速緩存間轉(zhuǎn)移線引導(dǎo)到通過驅(qū)逐高速緩存線而可用的位置。20.一種集成電路中的方法，所述方法包括：在較低級高速緩存處接收高速緩存未命中，相應(yīng)數(shù)據(jù)在經(jīng)由數(shù)據(jù)總線與所述較低級高速緩存可通信地接口的較高級高速緩存處可用；響應(yīng)于在所述較低級高速緩存處的高速緩存未命中，從上級高速緩存請求高速緩存間轉(zhuǎn)移線；對所述高速緩存間轉(zhuǎn)移線分配無數(shù)據(jù)緩沖器，其中所述無數(shù)據(jù)緩沖器不能存儲所述高速緩存間轉(zhuǎn)移線并且具有指示相應(yīng)無數(shù)據(jù)緩沖器的狀態(tài)的一個或多個控制位以及用于與相應(yīng)無數(shù)據(jù)緩沖器相關(guān)聯(lián)的高速緩存間轉(zhuǎn)移線的地址；以及通過接收所述數(shù)據(jù)總線上的所述高速緩存間轉(zhuǎn)移線并將所述高速緩存間轉(zhuǎn)移線從所述數(shù)據(jù)總線寫入所述較低級高速緩存中，繞過所有高速緩存緩沖器，將所述高速緩存間轉(zhuǎn)移線從所述較高級高速緩存轉(zhuǎn)移到所述較低級高速緩存。21.如權(quán)利要求20所述的方法，其特征在于，所述高速緩存間轉(zhuǎn)移邏輯單元將所述高速緩存間轉(zhuǎn)移線從所述數(shù)據(jù)總線直接引導(dǎo)到所述較低級高速緩存、繞過所分配的無數(shù)據(jù)緩沖器包括：所述高速緩存間轉(zhuǎn)移邏輯單元發(fā)起替換操作以將所述高速緩存間轉(zhuǎn)移線插入所述較低級高速緩存中。22.如權(quán)利要求21所述的方法，其特征在于，所述替換操作與從所述較高級高速緩存請求所述高速緩存間轉(zhuǎn)移線并發(fā)地發(fā)起。23.如權(quán)利要求21所述的方法，其特征在于，所述替換操作包括：至少部分地基于用于驅(qū)逐的高速緩存線駐留在所述較低級高速緩存中不存在爭用的部分中，選擇用于從所述較低級高速緩存驅(qū)逐的高速緩存線；以及將所述高速緩存間轉(zhuǎn)移線引導(dǎo)到通過驅(qū)逐高速緩存線而可用的位置。