用于分級高速緩存設(shè)計(jì)中的高速緩存之間的高效通信的方法和裝置版權(quán)聲明本專利文件的公開的部分內(nèi)容包括受到版權(quán)保護(hù)的材料。版權(quán)所有者不反對任何人復(fù)制如呈現(xiàn)在專利和商標(biāo)局專利文件或記錄中的本專利文檔或?qū)＠_內(nèi)容，但在別的方面無論如何都保留所有版權(quán)。技術(shù)領(lǐng)域本文所述的主題一般涉及計(jì)算領(lǐng)域，尤其涉及用于在分級高速緩存設(shè)計(jì)中的高速緩存之間實(shí)現(xiàn)高效通信的系統(tǒng)和方法。背景背景部分中所述的主題不應(yīng)該僅僅由于在背景部分中有所提及而被假定為現(xiàn)有技術(shù)。類似地，背景部分中提及的問題或者與背景部分的主題相關(guān)聯(lián)的問題不應(yīng)被假定為先前在本領(lǐng)域中已被意識到。背景部分的主題僅僅代表不同的方法，其自身仍然可能對應(yīng)于要求保護(hù)主題的實(shí)施例。常規(guī)的分級高速緩存設(shè)計(jì)要求來自較高級高速緩存的高速緩存請求首先分配緩沖器，然后向所需的特定高速緩存線的較高級高速緩存發(fā)放后續(xù)請求。之后，當(dāng)所需的高速緩存線到達(dá)時(shí)，將其寫入先前分配的緩沖器。當(dāng)來自較高級高速緩存的請求被完成并且返回到所分配緩沖器的所有必要請求屬性當(dāng)前具有所需的高速緩存線時(shí)，使緩沖器就緒用于替換操作，使得當(dāng)前存儲在所分配緩沖器中的所需的高速緩存線能夠被插入或替換到較低級高速緩存中。在該階段，所需的高速緩存線并不在需要它的較低級高速緩存中，而是被緩沖并在當(dāng)前就緒以被放置到較低級高速緩存中。調(diào)度器隨后從就緒狀態(tài)的全部現(xiàn)有緩沖器挑選具有所需高速緩存線的所分配緩沖器，并且所需高速緩存線將被從緩沖器移除并經(jīng)由替換（例如，驅(qū)逐另一高速緩存線）或插入而被移入較低級高速緩存。所分配的緩沖器不再被需要并因此被解除分配，并且在這一階段，所需的高速緩存線在較低級高速緩存中對需要該高速緩存線的任何實(shí)體、操作或請求者可用。由于所需高速緩存線向較低級高速緩存中的替換或插入操作必需利用空閑的讀寫端口來執(zhí)行其操作，所有使用該高速緩存的其它高速緩存存儲和高速緩存加載操作都被停止以釋放必要的讀寫端口，因此允許將所需高速緩存線插入到較低級高速緩存中以繼續(xù)進(jìn)行。常規(guī)實(shí)現(xiàn)的用于將高速緩存線從較高級高速緩存檢取到需要它的較低級高速緩存中的協(xié)議因此面臨至少兩個(gè)主要問題。第一，由于較長的緩沖持續(xù)時(shí)間，對于這種請求呈現(xiàn)出較低的吞吐量。第二，在每個(gè)實(shí)例中還都需要嚴(yán)酷或強(qiáng)制的讀寫端口接管降級性能。因此，現(xiàn)有技術(shù)狀態(tài)可以得益于本文描述的用于在分級高速緩存設(shè)計(jì)中的高速緩存之間實(shí)現(xiàn)高效通信的系統(tǒng)和方法。附圖簡述實(shí)施例作為示例而非限制來描述，并且通過參照一下詳細(xì)描述并結(jié)合附圖而得到更全面的理解，在附圖中：圖1示出實(shí)施例可根據(jù)其進(jìn)行操作的示例性架構(gòu)；圖2示出實(shí)施例可根據(jù)其進(jìn)行操作的替代示例性架構(gòu)；圖3示出實(shí)施例可根據(jù)其進(jìn)行操作的另一替代示例性架構(gòu)；圖4示出實(shí)施例可根據(jù)其操作、被安裝、被集成或被配置的系統(tǒng)的圖形表示；圖5是示出根據(jù)所描述實(shí)施例的用于在分級高速緩存設(shè)計(jì)中的高速緩存之間實(shí)現(xiàn)高效通信的方法的流程圖；圖6是根據(jù)一個(gè)實(shí)施例的計(jì)算機(jī)系統(tǒng)的框圖；圖7是根據(jù)一個(gè)實(shí)施例的計(jì)算機(jī)系統(tǒng)的框圖；圖8是根據(jù)一個(gè)實(shí)施例的計(jì)算機(jī)系統(tǒng)的框圖；圖9示出其中集成了根據(jù)實(shí)施例所述的電路的平板計(jì)算設(shè)備和手持式智能電話；圖10是其中使用觸摸屏界面連接器的平板計(jì)算設(shè)備、智能電話或其它移動(dòng)設(shè)備的實(shí)施例的框圖；圖11是根據(jù)一個(gè)實(shí)施例的IP核開發(fā)系統(tǒng)的框圖；圖12示出根據(jù)一個(gè)實(shí)施例的架構(gòu)仿真系統(tǒng)；圖13示出根據(jù)一個(gè)實(shí)施例的用于翻譯指令的系統(tǒng)。詳細(xì)描述本文描述用于在分級高速緩存設(shè)計(jì)中的高速緩存之間實(shí)現(xiàn)高效通信的系統(tǒng)和方法。例如，在一個(gè)實(shí)施例中，這種裝置可以包括具有數(shù)據(jù)總線的集成電路；與數(shù)據(jù)總線可通信地接口的較低級高速緩存；與數(shù)據(jù)總線可通信地接口的較高級高速緩存；一個(gè)或多個(gè)數(shù)據(jù)緩沖器以及一個(gè)或多個(gè)無數(shù)據(jù)緩沖器。在這種實(shí)施例中，數(shù)據(jù)緩沖器與數(shù)據(jù)總線可通信地接口，并且一個(gè)或多個(gè)數(shù)據(jù)緩沖器中的每一個(gè)具有：緩沖完整高速緩存線的緩沖存儲器、指示相應(yīng)數(shù)據(jù)緩沖器狀態(tài)的一個(gè)或多個(gè)控制位、以及與該完整高速緩存線相關(guān)聯(lián)的地址。在這種實(shí)施例中，無數(shù)據(jù)緩沖器不能存儲完整高速緩存線，并且具有：指示相應(yīng)無數(shù)據(jù)緩沖器狀態(tài)的一個(gè)或多個(gè)控制位和用于與相應(yīng)無數(shù)據(jù)緩沖器相關(guān)聯(lián)的高速緩存間轉(zhuǎn)移線的地址。在這種實(shí)施例中，高速緩存間轉(zhuǎn)移邏輯用于經(jīng)由數(shù)據(jù)總線從較高級高速緩存請求高速緩存間轉(zhuǎn)移線，并用于進(jìn)一步將高速緩存線從數(shù)據(jù)總線寫入較低級高速緩存中。一般而言，更靠近CPU的存儲器能被更快地訪問。CPU內(nèi)的存儲器可被稱為高速緩存，并可在不同分級上被訪問，例如1級高速緩存（L1高速緩存）和2級高速緩存（L2高速緩存）。系統(tǒng)存儲器（諸如與主板耦合的存儲器模塊）也是可用的，諸如與CPU分離但可被CPU訪問的外部可用存儲器可被稱為，例如，芯片外高速緩存或3級高速緩存（L3高速緩存），等等，但是并非總是如此，因?yàn)榈谌壐咚倬彺妫↙3高速緩存）可以在芯片上或者“管芯上”并因此在CPU內(nèi)部。CPU高速緩存（諸如L1高速緩存）被計(jì)算機(jī)的中央處理單元使用，以減小訪問存儲器的平均時(shí)間。L1高速緩存是小而快的存儲器，存儲來自最常使用的主存儲器位置的數(shù)據(jù)的副本。L2高速緩存可以較大，但訪問較慢。而且，附加存儲器（無論是用作高速緩存的芯片上或外部的可用系統(tǒng)存儲器）可以比小而靠近的CPU高速緩存級更大，但訪問更慢。只要大多數(shù)存儲器訪問是高速緩存的存儲器位置，存儲器訪問的平均等待時(shí)間就會(huì)更接近高速緩存等待時(shí)間，而不是主存儲器等待時(shí)間。當(dāng)處理器需要對主存儲器中的位置進(jìn)行讀或?qū)憰r(shí)，它首先檢查在其高速緩存（例如L1、L2高速緩存等）之一中是否有該數(shù)據(jù)的副本，當(dāng)可用時(shí)，處理器對高速緩存進(jìn)行讀或?qū)?，來代替從系統(tǒng)主存儲器搜索該數(shù)據(jù)，藉此提供比對系統(tǒng)主存儲器進(jìn)行讀或?qū)懜斓慕Y(jié)果。由于較長的緩沖持續(xù)時(shí)間，常規(guī)的機(jī)制將吞吐量限制在高速緩存。通過修改機(jī)制（實(shí)現(xiàn)替換操作），可以獲得改進(jìn)的吞吐量。例如，吞吐量以及例如CPU上的L1高速緩存與L2高速緩存之間或CPU上的L2高速緩存與外部可訪問L3高速緩存之間的通信的效率的提高可以提高CPU以及關(guān)聯(lián)芯片組的總體操作效率。常規(guī)解決方案要求，當(dāng)將線替換到高速緩存中時(shí)，對未命中高速緩存（例如該高速緩存中不存在該數(shù)據(jù)）分配緩沖器，然后對該數(shù)據(jù)的請求去往上級高速緩存，例如L2高速緩存而非L1高速緩存，或L3高速緩存而非L2高速緩存，等等。然后，請求前進(jìn)到上級高速緩存，響應(yīng)于此，所請求的數(shù)據(jù)被返回并存儲在所分配的緩沖器中，其中調(diào)度器會(huì)協(xié)調(diào)用于所檢索的、當(dāng)前所緩存的數(shù)據(jù)的替換操作，以將所檢索的數(shù)據(jù)插入到較低級高速緩存中。為了執(zhí)行該替換操作，對高速緩存的存儲和加載被停止，以釋放讀寫端口，此時(shí)，從較高級高速緩存檢索的數(shù)據(jù)經(jīng)由替換操作被插入到較低級高速緩存中，按需執(zhí)行驅(qū)逐。因此，期望縮短緩沖持續(xù)時(shí)間或執(zhí)行這種高速緩存間轉(zhuǎn)移所需的步驟數(shù)，因?yàn)椴襟E數(shù)的減少會(huì)提供增加的效率。而且，因?yàn)槊總€(gè)從較高級向較低級移動(dòng)數(shù)據(jù)的高速緩存間請求需要中斷存儲和加載，所以由于其它進(jìn)程流和操作的終止，體現(xiàn)出系統(tǒng)降級。因此，期望在不必要停止正在對高速緩存的存儲和加載的情況下，實(shí)現(xiàn)這種高速緩存數(shù)據(jù)轉(zhuǎn)換以移動(dòng)數(shù)據(jù)。在以下的描述中，闡述了很多具體細(xì)節(jié)，諸如具體系統(tǒng)、語言、組件等的示例，以提供對各實(shí)施例的透徹理解。然而，對本領(lǐng)域普通技術(shù)人員顯而易見的是，不一定要采用這些具體細(xì)節(jié)來實(shí)施本文所公開的實(shí)施例。在其它實(shí)例中，沒有詳細(xì)描述公知的材料和方法，以便避免不必要地混淆所公開的實(shí)施例。除了附圖中示出和本文描述的各種硬件組件之外，實(shí)施例還包括一下描述的各種操作。根據(jù)這些實(shí)施例描述的操作可以由硬件組件來執(zhí)行，或者可以具體化為機(jī)器可執(zhí)行指令，該指令可用于使通過該指令編程的通用或?qū)Ｓ锰幚砥鲌?zhí)行這些操作。或者，操作也可由硬件和軟件的組合來執(zhí)行。實(shí)施例還涉及用于執(zhí)行本文所公開的操作的裝置。該裝置可專門構(gòu)造成用于所需目的，或者它可以是由存儲在計(jì)算機(jī)中的計(jì)算機(jī)程序選擇性地激活或重新配置的通用計(jì)算機(jī)。這種計(jì)算機(jī)程序可以存儲在計(jì)算機(jī)可讀存儲介質(zhì)中，諸如但不限于，包括軟盤、光盤、CD-ROM和磁光盤之類的任何類型的盤，只讀存儲器（ROM），隨機(jī)存取存儲器（RAM），EPROM，EEPROM，磁卡或光學(xué)卡，或者適于存儲電子指令的任何類型的介質(zhì)，每種介質(zhì)通過計(jì)算機(jī)系統(tǒng)總線來耦合。術(shù)語“耦合”可以指代兩個(gè)或更多元件直接接觸（物理、電學(xué)、磁學(xué)、光學(xué)等）或者兩個(gè)或更多元件彼此不直接接觸，但仍然彼此協(xié)作和/或交互。本文呈現(xiàn)的算法和顯示并非固有地相關(guān)于任何特定計(jì)算機(jī)或其它裝置。可以將各種通用系統(tǒng)與根據(jù)本文教導(dǎo)的程序一起使用，或可以證明構(gòu)造更專門的裝置來實(shí)現(xiàn)所要求的方法步驟是方便的。用于多種這些系統(tǒng)的所需結(jié)構(gòu)將從以下描述中出現(xiàn)。另外，不參考任何特定編程語言來描述實(shí)施例。將會(huì)理解，可使用多種編程語言來實(shí)現(xiàn)本文描述的實(shí)施例的教導(dǎo)。所公開的實(shí)施例中的任一個(gè)可以單獨(dú)使用或以任何組合彼此結(jié)合使用。雖然多個(gè)實(shí)施例可能部分地受到常規(guī)技術(shù)和方法的缺陷的啟發(fā)，其中在說明書中描述或間接提到一些常規(guī)技術(shù)和方法，但是實(shí)施例并不一定針對或解決這些缺陷中的任一個(gè)，而是可以僅僅針對這些缺陷中的一些、可以不針對這些缺陷、或者可以涉及并未直接討論的不同缺陷和問題。圖1示出實(shí)施例可根據(jù)其進(jìn)行操作的示例性架構(gòu)100。根據(jù)所述的實(shí)施例，所示架構(gòu)100在分級高速緩存設(shè)計(jì)的高速緩存之間實(shí)現(xiàn)高效通信?？梢酝ㄟ^消除需要將所緩沖的高速緩存線寫入高速緩存中的調(diào)度器對寫端口的嚴(yán)酷接管事件，來改進(jìn)效率。消除高速緩存寫端口接管的直接方法是添加另一高速緩存寫端口。然而，如此會(huì)在集成電路面積以及集成電路功率方面成本高昂。根據(jù)所公開的實(shí)施例，用于存儲被高速緩存的數(shù)據(jù)的高速緩存線的單元（諸如存儲器單元或“ram單元”）可被組織成組。然后，代理可以通過復(fù)用器（mux）對組進(jìn)行讀或?qū)憽＠纾l(fā)的替換或?qū)懭氩僮骺梢酝ㄟ^mux一起對集合－關(guān)聯(lián)高速緩存進(jìn)行寫入，而無需添加第二寫端口來支持第二并發(fā)替換或存儲操作。將寫操作并發(fā)地復(fù)用到不同組中實(shí)現(xiàn)了更高吞吐量，而無需增加硬件，例如通過添加附加寫端口。增加組的數(shù)量允許對ram單元組的更多的并發(fā)寫/寫、讀/讀或?qū)?讀操作，但是每次分組需要對每組引入附加mux。如圖所示，架構(gòu)100支持每路4個(gè)組集合。例如，路0120A可以是較低級高速緩存或1級高速緩存（L1高速緩存），且路1120B可以是較高級高速緩存或2級高速緩存（L2高速緩存）。路0和路1120A-B中的每一個(gè)包括4組ram單元以存儲高速緩存線。路0120A包括ram單元組105A、106A、107A和108A。路1120B類似地包括4組ram單元105B、106B、107B和108B。每個(gè)路0和路1的ram單元組可以通過復(fù)用器或mux130連接，復(fù)用器由代理來管理。代理0110A和代理1115A管理對路0120A的輸入/輸出操作。例如，當(dāng)如所示地通過每組的分別耦合的mux130對相異和不同ram單元組105A-108A進(jìn)行寫入時(shí)，兩個(gè)并發(fā)寫入、更新、插入、加載、存儲或讀取操作通過mux130經(jīng)由兩個(gè)代理110A和115A來支持。路1120B的代理0110B和代理1115B類似地支持通過如所示地每個(gè)ram單元組的分別耦合的mux130對路1120B的ram單元組105B-108B進(jìn)行輸入/輸出操作。路0和路1的每一個(gè)通過小型解碼器125互連，該小型解碼器125向ram單元組105A-108A和105B-108B中的每一個(gè)以及向不同路120A-B發(fā)送不同的寫使能，因此實(shí)現(xiàn)例如寫操作源對不同ram單元組和路的同時(shí)寫入。例如，兩個(gè)數(shù)據(jù)源在每組集合（ram單元）之前被復(fù)用，實(shí)現(xiàn)將兩個(gè)源同時(shí)寫入不同組集合（ram單元）。圖2示出實(shí)施例可根據(jù)其進(jìn)行操作的替代示例性架構(gòu)200。在此，根據(jù)所公開的實(shí)施例示出兩個(gè)示例性高速緩存級之間的相互通信。例如，示出L1高速緩存210（例如路0）和L2高速緩存215（例如路1），以及具有地址220A塊和控制225A塊或位的數(shù)據(jù)緩沖器235。注意到，數(shù)據(jù)緩沖器235包括能夠存儲整個(gè)高速緩存線的數(shù)據(jù)塊230。數(shù)據(jù)塊230是數(shù)據(jù)緩沖器235的資源最密集的部分，需要成比例地更多的實(shí)現(xiàn)集成電路的功率和面積。引入更多數(shù)據(jù)緩沖器235需要在這種集成電路上分配更多的功率和面積，并且附加的功率和面積的大部分由每個(gè)數(shù)據(jù)緩沖器235的數(shù)據(jù)塊230部分來消耗，以便存儲或緩存完整的高速緩存線。附加示出的是無數(shù)據(jù)緩沖器234。無數(shù)據(jù)緩沖器234還包括地址220B塊和控制225B塊或位。注意到，無數(shù)據(jù)緩沖器234缺少數(shù)據(jù)緩沖器235的數(shù)據(jù)塊230。無數(shù)據(jù)緩沖器234由于無需數(shù)據(jù)塊230，在實(shí)現(xiàn)電路的面積方面要小得多，并且與所示的數(shù)據(jù)緩沖器235不同，附加地消耗成比例地更少的功率。然而，無數(shù)據(jù)緩沖器234不能存儲完整高速緩存線。盡管采用術(shù)語“緩沖器”，但無數(shù)據(jù)緩沖器不能緩沖高速緩存線，因?yàn)樗狈τ糜谌菁{、存儲、緩沖或保持這種高速緩存線的數(shù)據(jù)塊230。數(shù)據(jù)緩沖器235和無數(shù)據(jù)緩沖器234的每一個(gè)用于不同目的，如一下更詳細(xì)描述。對于來自高速緩存的大多數(shù)請求，數(shù)據(jù)以單個(gè)組塊到達(dá)，并且被存儲在控制225A-B塊內(nèi)的線狀態(tài)位指示用于與所請求數(shù)據(jù)相對應(yīng)的高速緩存線的獨(dú)占或共享狀態(tài)。線狀態(tài)位用于指示從較高級高速緩存向較低級的數(shù)據(jù)請求操作的完成。意識到其中線狀態(tài)位指示高速緩存線請求的完成的情形，邏輯能夠在數(shù)據(jù)到達(dá)時(shí)發(fā)起替換操作，并在數(shù)據(jù)到達(dá)時(shí)立即執(zhí)行替換操作，因此繞過數(shù)據(jù)緩沖器235并附加地?zé)o需調(diào)度器來監(jiān)視數(shù)據(jù)緩沖器235以及隨后從數(shù)據(jù)緩沖器235的數(shù)據(jù)塊230檢索高速緩存線并將其移動(dòng)到高速緩存中，諸如到L1高速緩存210中。作為替代，無數(shù)據(jù)緩沖器234可被分配，使得地址220B和控制225B信息可被適當(dāng)追蹤，但是由于從較高級高速緩存（諸如L2高速緩存215）檢索的高速緩存線從未被數(shù)據(jù)緩沖器235緩沖，無數(shù)據(jù)緩沖器234不需要數(shù)據(jù)塊230，并且作為替代，無數(shù)據(jù)緩沖器可以被立即解除分配且所檢索的高速緩存線被引導(dǎo)到L1高速緩存210中，繞過任何中間緩沖操作。這種方案更加高效并附加地縮短高速緩存線的高速緩存間轉(zhuǎn)移的流水線持續(xù)時(shí)間。無數(shù)據(jù)緩沖器234因此被用于任何請求，其中所接收的來自較高級高速緩存的高速緩存線被立即替換到較低級高速緩存中。必要時(shí)，數(shù)據(jù)緩沖器235可以仍用于接收和緩沖不能被直接立即寫入相應(yīng)高速緩存中的高速緩存線。例如，在所請求的高速緩存線必需被引導(dǎo)至特定地址并且對與高速緩存進(jìn)行交互存在爭用的情況下，高速緩存線可經(jīng)由數(shù)據(jù)塊230被暫時(shí)緩沖到具有相應(yīng)數(shù)據(jù)存儲組件的數(shù)據(jù)存儲器235中，使得調(diào)度器可以進(jìn)行安排以保護(hù)對將所緩沖高速緩存線寫入高速緩存的適當(dāng)?shù)刂房臻g所必需的寫端口的訪問。替換操作比針對地址的寫入更靈活，因?yàn)楦咚倬彺骈g轉(zhuǎn)移邏輯并不受限于所請求的高速緩存線必需被寫入較低級高速緩存的情形，因此未被爭用的高速緩存的部分（諸如低級或L1高速緩存210內(nèi)如圖1所示的ram單元組105A-108A之一）可被選擇用于在收到時(shí)將所檢索的高速緩存線插入高速緩存中。因此，根據(jù)一個(gè)實(shí)施例，針對地址的寫操作241可被呈現(xiàn)給具有足以存儲高速緩存線的數(shù)據(jù)塊230組件的數(shù)據(jù)緩沖器235，且替換操作242可被呈現(xiàn)給缺乏數(shù)據(jù)塊230組件的無數(shù)據(jù)緩沖器234，因?yàn)樘鎿Q操作不需要高速緩存線的緩沖服務(wù)。請求243被示出為向L2高速緩存215傳遞，隨后在數(shù)據(jù)、狀態(tài)和完全到達(dá)期間的替換被直接處理到L1高速緩存210，如從L2高速緩存215向L1高速緩存210傳遞的高速緩存間轉(zhuǎn)移線244所示的。圖3示出實(shí)施例可根據(jù)其進(jìn)行操作的另一替代示例性架構(gòu)300例如，根據(jù)一個(gè)實(shí)施例示出集成電路301，其中該集成電路包括數(shù)據(jù)總線315、與數(shù)據(jù)總線315可通信地接口的較低級高速緩存305、與數(shù)據(jù)總線315可通信地接口的較高級高速緩存310、與數(shù)據(jù)總線315可通信地接口的一個(gè)或多個(gè)數(shù)據(jù)緩沖器235、與數(shù)據(jù)總線315可通信地接口的一個(gè)或多個(gè)無數(shù)據(jù)緩沖器234、以及高速緩存間轉(zhuǎn)移邏輯325。附加示出的是數(shù)據(jù)緩沖器235的子組件（其包括地址220、控制225A和存儲高速緩存線的數(shù)據(jù)塊230組件）以及無數(shù)據(jù)緩沖器234的子組件（其包括地址220B和控制225B），但是注意到，無數(shù)據(jù)緩沖器234缺乏存儲高速緩存線的數(shù)據(jù)塊230組件。最后，高速緩存轉(zhuǎn)移線244被示為從較高級高速緩存310向較低級高速緩存305轉(zhuǎn)移。根據(jù)一個(gè)實(shí)施例，一個(gè)或多個(gè)數(shù)據(jù)緩沖器235的每一個(gè)包括緩沖完整高速緩存線的緩沖存儲器（數(shù)據(jù)塊230）、指示相應(yīng)數(shù)據(jù)緩沖器235的狀態(tài)的一個(gè)或多個(gè)控制225A位以及與完整高速緩存線相關(guān)聯(lián)的地址220A。在一個(gè)實(shí)施例中，一個(gè)或多個(gè)無數(shù)據(jù)緩沖器234的每一個(gè)不能存儲完整高速緩存線。這種無數(shù)據(jù)緩沖器234包括指示相應(yīng)無數(shù)據(jù)緩沖器234的狀態(tài)的一個(gè)或多個(gè)控制225B位以及與相應(yīng)無數(shù)據(jù)緩沖器234相關(guān)聯(lián)的高速緩存轉(zhuǎn)移線244的地址220B。與具有附加數(shù)據(jù)塊230組件（諸如，緩沖存儲器）的數(shù)據(jù)緩沖器235不同，通過對相應(yīng)的無數(shù)據(jù)緩沖器234僅包括控制225B和地址220B，緩沖器的數(shù)量可能顯著增加，而無需像將具有這種數(shù)據(jù)塊230組件的附加數(shù)據(jù)緩沖器235并入集成電路301所需的一樣地分配大量的集成電路301的功率和面積。通過請求數(shù)據(jù)并且將所請求的高速緩存間轉(zhuǎn)移線244從數(shù)據(jù)總線315直接引導(dǎo)到較低級高速緩存305而不是引導(dǎo)到緩沖器或隊(duì)列中、由此使得對較低級高速緩存305的回寫在高速緩存間轉(zhuǎn)移線244的數(shù)據(jù)到達(dá)時(shí)發(fā)生，無需對高速緩存轉(zhuǎn)移線244進(jìn)行排隊(duì)或緩沖，因?yàn)檗D(zhuǎn)移是在行進(jìn)中完成的。雖然無數(shù)據(jù)緩沖器234可以被分配以支持高速緩存間轉(zhuǎn)移功能，但是無數(shù)據(jù)緩沖器234所需的控制225B和地址220B的資源成本與能夠作為高速緩存間轉(zhuǎn)移的一部分而緩沖高速緩存間轉(zhuǎn)移線244的數(shù)據(jù)緩沖器235相比要小。在一個(gè)實(shí)施例中，高速緩存間轉(zhuǎn)移邏輯325經(jīng)由數(shù)據(jù)總線315從較高級高速緩存310請求高速緩存間轉(zhuǎn)移線244，并且高速緩存間轉(zhuǎn)移邏輯325進(jìn)一步將高速緩存間轉(zhuǎn)移線244從數(shù)據(jù)總線315寫入較低級高速緩存305中。在一個(gè)實(shí)施例中，請求高速緩存間轉(zhuǎn)移線包括（1）高速緩存間轉(zhuǎn)移邏輯325響應(yīng)于較低級高速緩存305處的高速緩存未命中而向高速緩存間轉(zhuǎn)移線244分配一個(gè)或多個(gè)無數(shù)據(jù)緩沖器234之一；以及還包括（2）高速緩存間轉(zhuǎn)移邏輯325將高速緩存間轉(zhuǎn)移線244從數(shù)據(jù)總線315直接引導(dǎo)到較低級高速緩存305，繞過所分配的無數(shù)據(jù)緩沖器。例如，響應(yīng)于請求，高速緩存間轉(zhuǎn)移線244被置于數(shù)據(jù)總線315上，然后與將高速緩存間轉(zhuǎn)移線244引導(dǎo)到緩沖存儲器中不同，高速緩存間轉(zhuǎn)移線244從數(shù)據(jù)總線315被直接發(fā)送并進(jìn)入較低級高速緩存305。在一個(gè)實(shí)施例中，高速緩存間轉(zhuǎn)移邏輯325響應(yīng)于較低級高速緩存305處的高速緩存未命中而請求高速緩存間轉(zhuǎn)移線244。例如，這種高速緩存未命中可以觸發(fā)高速緩存轉(zhuǎn)移功能以參與所請求高速緩存線在相對于集成電路310在芯片上或在芯片外的較高級高速緩存處可用（諸如所示的L2高速緩存310）或更為高級（諸如L3高速緩存）。在一個(gè)實(shí)施例中，較低級高速緩存305是并入集成電路301中的芯片上1級高速緩存（L1高速緩存），并且較高級高速緩存310是并入集成電路301中的芯片上2級高速緩存（L2高速緩存）。在替換實(shí)施例中，芯片上1級高速緩存或芯片上2級高速緩存還與芯片外3級高速緩存（L3高速緩存）通信，以執(zhí)行從L3高速緩存到芯片上1級高速緩存或芯片上2級高速緩存之一的高速緩存間轉(zhuǎn)移。根據(jù)一個(gè)實(shí)施例，將高速緩存間轉(zhuǎn)移線244直接引導(dǎo)到較低級高速緩存305中還包括高速緩存間轉(zhuǎn)移邏輯325發(fā)起替換操作以將高速緩存間轉(zhuǎn)移線244插入較低級高速緩存305中。在一個(gè)實(shí)施例中，替換操作與從較高級高速緩存310請求高速緩存間轉(zhuǎn)移線244并發(fā)地發(fā)起。為了縮短常規(guī)可用機(jī)制的高速緩存間轉(zhuǎn)移功能的持續(xù)時(shí)間，期望移除特定的功能操作。這些操作之一是如上所述的緩沖?？杀灰瞥愿倪M(jìn)效率的另一這類操作是在收到所請求高速緩存間轉(zhuǎn)移線244與后續(xù)的調(diào)度替換操作之間的等待時(shí)段。根據(jù)所公開的實(shí)施例，這種替換操作與發(fā)起對高速緩存轉(zhuǎn)移線244的請求并發(fā)地或同時(shí)被觸發(fā)，這縮短了常規(guī)技術(shù)中經(jīng)歷的時(shí)滯。通過與對高速緩存間轉(zhuǎn)移線244的請求一起觸發(fā)替換操作，替換操作被啟用以捕捉曾被置于數(shù)據(jù)總線315上的返回的高速緩存間轉(zhuǎn)移線244并簡單地將其引導(dǎo)到較低級高速緩存310中，這既降低高速緩存間轉(zhuǎn)移功能流水線的總持續(xù)時(shí)間，又附加地?zé)o需任何緩沖步驟或操作。使用這種技術(shù)，調(diào)度器甚至無需監(jiān)控緩沖存儲器，因?yàn)楦咚倬彺骈g轉(zhuǎn)移線244并未被置于緩沖存儲器中。然而在實(shí)踐中，并非所有的高速緩存間轉(zhuǎn)移功能都允許無緩沖器的操作。例如，在目標(biāo)高速緩存的爭用問題強(qiáng)制緩沖或者需要附加時(shí)間來處理特殊情形的情況下，可以仍然使用緩沖，并且調(diào)度器可以監(jiān)視并隨后執(zhí)行所緩沖的高速緩存線從緩沖存儲器（例如數(shù)據(jù)緩沖器235的數(shù)據(jù)塊230）進(jìn)入目標(biāo)高速緩存的必要轉(zhuǎn)移。在一個(gè)實(shí)施例中，替換操作包括至少部分地基于用于驅(qū)逐的高速緩存線駐留在較低級高速緩存30中當(dāng)前沒有爭用的部分內(nèi)，從較低級高速緩存305選擇用于驅(qū)逐的高速緩存線，并且還包括將高速緩存間轉(zhuǎn)移線244引導(dǎo)到通過驅(qū)逐高速緩存線而可用的位置。這種替換操作可以利用與高速緩存間轉(zhuǎn)移線244相關(guān)聯(lián)的無數(shù)據(jù)緩沖器234的地址220B。還可以提供到目標(biāo)高速緩存內(nèi)的目標(biāo)目的地的映射，諸如使用關(guān)聯(lián)地址220B的低級高速緩存305。高速緩存間轉(zhuǎn)移邏輯325可以確定對于目標(biāo)高速緩存的目標(biāo)部分是否存在爭用。例如，先前描述了ram單元組105A-108A。一些可能不可用，而其它的可能可用于輸入/輸出操作。高速緩存間轉(zhuǎn)移邏輯325可以確定哪里存在爭用且哪里不存在爭用，隨后保護(hù)讀/寫端口（例如通過代理110A和115A之一），然后驅(qū)逐高速緩存線并使所請求和所檢索的高速緩存間轉(zhuǎn)移線244存儲在通過驅(qū)逐高速緩存線而釋放的位置。這種爭用確定可以基于策略、實(shí)時(shí)監(jiān)視、地址范圍等等。在一個(gè)實(shí)施例中，高速緩存間轉(zhuǎn)移邏輯325分配多個(gè)數(shù)據(jù)緩沖器235之一以緩沖所驅(qū)逐的高速緩存線并將所驅(qū)逐的高速緩存線引導(dǎo)到所分配的數(shù)據(jù)緩沖器中用于基于驅(qū)逐策略的最終部署（例如清除臟位（dirtybit）、同步等等）。在一個(gè)實(shí)施例中，較低級高速緩存305包括被安排成兩個(gè)或更多個(gè)組的多個(gè)存儲器單元，并且兩個(gè)或更多個(gè)組的每一個(gè)可以通過實(shí)現(xiàn)同時(shí)對相應(yīng)組中兩個(gè)不同存儲器單元進(jìn)行寫/寫、讀/讀、或?qū)?讀操作的復(fù)用器來訪問。例如，存儲器單元（例如ram單元等）可被劃分成在8、16、或64組等等之間。分組過大會(huì)增加爭用。分組過小會(huì)導(dǎo)致開銷增加以及由所需復(fù)用器引起的附加硬件要求。因此，一些分析適于對給定電路實(shí)現(xiàn)建模適當(dāng)數(shù)量的分組。一旦劃分成組，寫/寫、讀/讀、或讀/寫操作可以通過復(fù)用器（和代理（如果必要））被引導(dǎo)到存儲器單元，只要兩者被引導(dǎo)到兩個(gè)不同組。例如，兩個(gè)替換操作、兩個(gè)加載操作、兩個(gè)存儲操作等等可被執(zhí)行，只要它們不被引導(dǎo)至單個(gè)存儲器單元組。在一個(gè)實(shí)施例中，將高速緩存間轉(zhuǎn)移線244從數(shù)據(jù)總線315寫入較低級高速緩存305中的高速緩存間轉(zhuǎn)移邏輯325包括高速緩存間轉(zhuǎn)移邏輯325：（1）標(biāo)識兩個(gè)或更多個(gè)組中可應(yīng)用寫操作的一個(gè)；（2）選擇所標(biāo)識的組；以及（3）指令負(fù)責(zé)所選組的代理將高速緩存間轉(zhuǎn)移線244從數(shù)據(jù)總線315寫入所選組中。因此，爭用確定可以標(biāo)識可用的組，并且相應(yīng)地選擇該組用于履行替換操作。在替代實(shí)施例中，將高速緩存間轉(zhuǎn)移線244從數(shù)據(jù)總線315寫入較低級高速緩存305中的高速緩存間轉(zhuǎn)移邏輯325包括高速緩存間轉(zhuǎn)移邏輯325：（1）標(biāo)識全部兩個(gè)或更多個(gè)組的爭用；（2）停止對組之一的寫操作；以及（2）指令負(fù)責(zé)與被停止的寫操作相關(guān)聯(lián)的組的代理將高速緩存間轉(zhuǎn)移線244從數(shù)據(jù)總線315寫入該組中。寫操作的停止可被稱為讀/寫端口的嚴(yán)酷接管。有必要使讀/寫端口對所選位置可用，諸如目標(biāo)較低級高速緩存305內(nèi)的組中的存儲器單元，使得所選位置就緒并等待接收來自上級高速緩存310（在收到后）的高速緩存間轉(zhuǎn)移線244以在無緩沖高速緩存間轉(zhuǎn)移模式中操作。當(dāng)數(shù)據(jù)從上級高速緩存到達(dá)時(shí)，需要有位置等待，能夠用于中間回寫，因此必要時(shí)，在到達(dá)的準(zhǔn)備階段停止加載端口或讀/寫端口。雖然根據(jù)一些實(shí)施例有時(shí)可能發(fā)生停止，但是這種停止與高速緩存間轉(zhuǎn)移線244的請求并發(fā)地被觸發(fā)，并被結(jié)合到單個(gè)循環(huán)中，并因此與常規(guī)機(jī)制相比在時(shí)間上短得多，其中常規(guī)機(jī)制執(zhí)行請求、緩沖、調(diào)度、停止，然后移動(dòng)所緩沖的數(shù)據(jù)，因此需要多于單個(gè)循環(huán)來達(dá)到相同結(jié)果。在一個(gè)實(shí)施例中，對存儲在較低級高速緩存305或較高級高速緩存310中的現(xiàn)有高速緩存線的高速緩存更新被緩沖在一個(gè)或多個(gè)數(shù)據(jù)緩沖器235之一中，并且監(jiān)視一個(gè)或多個(gè)數(shù)據(jù)緩沖器235的調(diào)度器保護(hù)到與現(xiàn)有高速緩存線相關(guān)聯(lián)的較低級高速緩存305或較高級高速緩存310的可用寫端口，并將高速緩存更新寫入較低級高速緩存305或較高級高速緩存310中以替換現(xiàn)有高速緩存線。在一個(gè)實(shí)施例中，從較高級高速緩存310返回的高速緩存間轉(zhuǎn)移線244包括完整高速緩存線和控制數(shù)據(jù)。在這種實(shí)施例中，無數(shù)據(jù)緩沖器234經(jīng)由一個(gè)或多個(gè)控制225B位存儲控制數(shù)據(jù)。在一個(gè)實(shí)施例中，相應(yīng)的無數(shù)據(jù)緩沖器不存儲與控制數(shù)據(jù)一同返回的完整高速緩存線。在一個(gè)實(shí)施例中，集成電路301包括用于平板計(jì)算設(shè)備或智能電話之一的中央處理單元。圖4示出實(shí)施例可以根據(jù)其進(jìn)行操作、被安裝、被集成或被配置的系統(tǒng)499的圖形表示。在一個(gè)實(shí)施例中，系統(tǒng)499包括存儲器495和處理器或多個(gè)處理器496。例如，存儲器495可以存儲待執(zhí)行的指令，且處理器496可以執(zhí)行這些指令。系統(tǒng)499包括通信總線465，用于在系統(tǒng)499內(nèi)在與一個(gè)或多個(gè)通信總線465可通信地接口的多個(gè)外圍設(shè)備470和/或接口475之間轉(zhuǎn)移事務(wù)、指令、請求和數(shù)據(jù)。在系統(tǒng)499內(nèi)還示出顯示單元480。系統(tǒng)499內(nèi)的獨(dú)特之處是集成電路301，集成電路301可被安裝或配置在兼容系統(tǒng)499中，或者單獨(dú)地制造和提供以與系統(tǒng)499的適當(dāng)組件結(jié)合地操作。根據(jù)一個(gè)實(shí)施例，系統(tǒng)499包括至少顯示單元480和集成電路301。集成電路301可以操作作為例如處理器或作為系統(tǒng)499的另一計(jì)算組件。在這種實(shí)施例中，系統(tǒng)499的集成電路301包括至少：數(shù)據(jù)總線；與數(shù)據(jù)總線可通信地接口的較低級高速緩存；與數(shù)據(jù)總線可通信地接口的較高級高速緩存；以及與數(shù)據(jù)總線可通信地接口的一個(gè)或多個(gè)數(shù)據(jù)緩沖器，一個(gè)或多個(gè)數(shù)據(jù)緩沖器的每一個(gè)具有用于緩沖完整高速緩存線的緩沖存儲器、用于指示相應(yīng)數(shù)據(jù)緩沖器的狀態(tài)的一個(gè)或多個(gè)控制位、以及與完整高速緩存線相關(guān)聯(lián)的地址。在這種實(shí)施例中，系統(tǒng)499的集成電路301還包括一個(gè)或多個(gè)無數(shù)據(jù)緩沖器，無數(shù)據(jù)緩沖器不能存儲完整高速緩存線并具有指示相應(yīng)無數(shù)據(jù)緩沖器狀態(tài)的一個(gè)或多個(gè)控制位和用于與相應(yīng)無數(shù)據(jù)緩沖器相關(guān)聯(lián)的高速緩存間轉(zhuǎn)移線的地址。系統(tǒng)499的集成電路301附加地還包括高速緩存間轉(zhuǎn)移邏輯，該高速緩存間轉(zhuǎn)移邏輯用于經(jīng)由數(shù)據(jù)總線從較高級高速緩存請求高速緩存間轉(zhuǎn)移線，并用于將高速緩存間轉(zhuǎn)移線從數(shù)據(jù)總線寫入較低級高速緩存中。在一個(gè)實(shí)施例中，系統(tǒng)499具體化為平板或智能電話，且顯示單元480是平板或智能電話的觸摸屏界面。在這種實(shí)施例中，集成電路301被并入平板或智能電話中，例如作為平板或智能電話的處理器或其它計(jì)算組件。圖5是示出根據(jù)所描述實(shí)施例的用于在分級高速緩存設(shè)計(jì)中的高速緩存之間實(shí)現(xiàn)高效通信的方法的流程圖；方法500可以由處理邏輯執(zhí)行，該處理邏輯可以包括硬件（例如電路、專用邏輯、可編程邏輯、偽代碼等等）。所呈現(xiàn)的框的編號是為了清除，并不旨在規(guī)定各個(gè)框必須出現(xiàn)的操作的次序。方法500通過處理邏輯以在較低級高速緩存處接收高速緩存未命中開始，其中相應(yīng)的數(shù)據(jù)在經(jīng)由數(shù)據(jù)總線與較低級高速緩存可通信地接口的較高級高速緩存處可獲得（框505）。在框510，處理邏輯響應(yīng)于在較低級高速緩存處的高速緩存未命中，從上級高速緩存請求高速緩存間轉(zhuǎn)移線。在框515，處理邏輯對高速緩存間轉(zhuǎn)移線分配無數(shù)據(jù)緩沖器。在框520，處理邏輯發(fā)起替換操作以將高速緩存間轉(zhuǎn)移線插入較低級高速緩存中。在框525，處理邏輯至少部分地基于用于驅(qū)逐的高速緩存線駐留在較低級高速緩存中不存在爭用的部分中，選擇用于從較低級高速緩存驅(qū)逐的高速緩存線。在框530，處理邏輯將高速緩存間轉(zhuǎn)移線引導(dǎo)到通過驅(qū)逐高速緩存線而可用的位置。在框535，處理邏輯通過接收數(shù)據(jù)總線上的高速緩存間轉(zhuǎn)移線并將高速緩存間轉(zhuǎn)移線從數(shù)據(jù)總線寫入較低級高速緩存中，繞過所有高速緩存緩沖器，將高速緩存間轉(zhuǎn)移線從較高級高速緩存轉(zhuǎn)移到較低級高速緩存?，F(xiàn)在參考圖6，所示出的是根據(jù)本發(fā)明一個(gè)實(shí)施例的系統(tǒng)600的框圖。系統(tǒng)600可包括耦合至圖形存儲器控制器中樞（GMCH）620的一個(gè)或多個(gè)處理器610、615。附加的處理器615的任選性在圖6中通過虛線來表示。每個(gè)處理器610、615可以是如上所述的電路、集成電路、處理器和/或硅集成電路的某個(gè)版本。然而，應(yīng)該注意，集成圖形邏輯和集成存儲器控制單元未必存在于處理器610、615中。圖6示出GMCH620可耦合至存儲器640，該存儲器640可以是例如動(dòng)態(tài)隨機(jī)存取存儲器（DRAM）。對于至少一個(gè)實(shí)施例，DRAM可以與非易失性高速緩存相關(guān)聯(lián)。GMCH620可以是芯片組或芯片組的一部分。GMCH620可以與（多個(gè)）處理器610、615進(jìn)行通信，并控制處理器610、615和存儲器640之間的交互。GMCH620還可擔(dān)當(dāng)（多個(gè)）處理器610、615和系統(tǒng)600的其它元件之間的加速總線接口。對于至少一個(gè)實(shí)施例，GMCH620經(jīng)由諸如前端總線（FSB）695之類的多點(diǎn)總線與（多個(gè)）處理器610、615進(jìn)行通信。此外，GMCH620耦合至顯示器645（諸如平板或觸摸屏顯示器）。GMCH620可包括集成圖形加速器。GMCH620還耦合至輸入/輸出（I/O）控制器中樞（ICH）650，該輸入/輸出（I/O）控制器中樞（ICH）650可用于將各種外圍設(shè)備耦合至系統(tǒng)600。在圖6的實(shí)施例中作為示例示出了外部圖形設(shè)備660以及另一外圍設(shè)備670，該外部圖形設(shè)備660可以是耦合至ICH650的分立圖形設(shè)備。替代地，系統(tǒng)600中還可存在附加或不同的處理器。例如，附加（多個(gè)）處理器615可包括與處理器610相同的附加（多個(gè)）處理器、與處理器610異類或不對稱的附加（多個(gè)）處理器、加速器（諸如圖形加速器或數(shù)字信號處理（DSP）單元）、現(xiàn)場可編程門陣列或任何其它處理器。按照包括架構(gòu)、微架構(gòu)、熱、功耗特征等等優(yōu)點(diǎn)的度量譜，（多個(gè)）處理器610、615之間存在各種差別。這些差別會(huì)有效顯示為處理器610、615之間的不對稱性和異類性。對于至少一個(gè)實(shí)施例，各種處理器610、615可駐留在同一管芯封裝中?，F(xiàn)在參照圖7，所示出的是根據(jù)本發(fā)明一個(gè)實(shí)施例的第二系統(tǒng)700的框圖。如圖7所示，多處理器系統(tǒng)700是點(diǎn)對點(diǎn)互連系統(tǒng)，且包括經(jīng)由點(diǎn)對點(diǎn)接口750耦合的第一處理器770和第二處理器780。處理器770和780的每一個(gè)可以是如上所述的或者作為處理器610、615中一個(gè)或多個(gè)的處理器或集成電路的某個(gè)版本。雖然僅以兩個(gè)處理器770、780來示出，但應(yīng)理解本發(fā)明的范圍不限于此。在其它實(shí)施例中，在給定處理器中可存在一個(gè)或多個(gè)附加處理器。處理器770和780被示為分別包括集成存儲器控制器單元772和782。處理器770還包括作為其總線控制器單元一部分的點(diǎn)對點(diǎn)（P-P）接口776和778，類似地，第二處理器780包括P-P接口786和788。處理器770、780可以經(jīng)由使用點(diǎn)對點(diǎn)(P-P)接口電路778、788的P-P接口750來交換信息。如圖7所示，IMC772和782將處理器耦合到相應(yīng)的存儲器，即存儲器732和存儲器734，這些存儲器可以是本地附連到相應(yīng)處理器的主存儲器的部分。處理器770、780可各自經(jīng)由使用點(diǎn)對點(diǎn)接口電路776、794、786、798的各個(gè)P-P接口752、754與芯片組790交換信息。芯片組790還可經(jīng)由高性能圖形接口739與高性能圖形電路738交換信息。共享高速緩存（未示出）可被包括在任一處理器中或在兩個(gè)處理器的外部但經(jīng)由P-P互連與這些處理器連接，從而如果處理器被置于低功率模式，則任一個(gè)或這兩個(gè)處理器的本地高速緩存信息可被存儲在該共享的高速緩存中。芯片組790可以經(jīng)由接口796耦合至第一總線716。在一個(gè)實(shí)施例中，第一總線716可以是外圍組件互連（PCI）總線或諸如PCI高速總線或另一第三代I/O互連總線之類的總線，但是本發(fā)明的范圍不限于此。如圖7所示，各種I/O設(shè)備714可連同總線橋718一起耦合到第一總線716，總線橋718將第一總線716耦合到第二總線720。在一個(gè)實(shí)施例中，第二總線720可以是低引腳數(shù)（LPC）總線。在一個(gè)實(shí)施例中，多個(gè)設(shè)備可以耦合到第二總線720，包括例如鍵盤和/或鼠標(biāo)722、通信設(shè)備727以及可以包括指令/代碼和數(shù)據(jù)730的存儲單元728（諸如盤驅(qū)動(dòng)器或其它海量存儲設(shè)備）。此外，音頻I/O724可耦合至第二總線720。注意，其它架構(gòu)是可能的。例如，代替圖7的點(diǎn)對點(diǎn)架構(gòu)，系統(tǒng)可實(shí)現(xiàn)多點(diǎn)總線或另一此類架構(gòu)。現(xiàn)在參照圖8，所示出的是根據(jù)本發(fā)明一個(gè)實(shí)施例的系統(tǒng)800的框圖。圖8示出處理器870、880可以分別包括集成存儲器和I/O控制邏輯（CL）872和882，并且分別經(jīng)由點(diǎn)對點(diǎn)（P-P）接口878和888之間的點(diǎn)對點(diǎn)互連850彼此相互通信。處理器870、880各自通過相應(yīng)P-P接口876到894以及886到898經(jīng)由點(diǎn)對點(diǎn)互連852和854與芯片組890通信，如圖所示。對于至少一個(gè)實(shí)施例，CL872、882可以包括集成存儲器控制器單元。CL872、882可以包括I/O控制邏輯。如圖所示，耦合到CL872、882和I/O設(shè)備814的存儲器832、834還耦合到控制邏輯872、882。傳統(tǒng)I/O設(shè)備815經(jīng)由接口896耦合至芯片組890。圖9示出各自其中具有根據(jù)實(shí)施例所述的電路的平板計(jì)算設(shè)備901和手持式智能電話902。如圖所示，平板計(jì)算設(shè)備901和手持式智能電話902的每一個(gè)包括觸摸屏界面903和根據(jù)所公開實(shí)施例的集成處理器904。例如，在一個(gè)實(shí)施例中，系統(tǒng)具體化為平板計(jì)算設(shè)備901或手持式智能電話902，其中系統(tǒng)的顯示單元包括用于平板或智能電話的觸摸屏界面903，并且其中存儲器和作為集成處理器操作的集成電路被并入平板或智能電話，其中集成處理器實(shí)現(xiàn)本文所述的實(shí)施例的一個(gè)或多個(gè)以實(shí)現(xiàn)分級高速緩存設(shè)計(jì)中高速緩存之間的高效通信。在一個(gè)實(shí)施例中，平板或智能電話的以上所述的集成電路或所示的集成處理器是充當(dāng)平板計(jì)算設(shè)備或智能電話的中央處理單元的集成硅處理器。圖10是其中使用觸摸屏界面連接器的平板計(jì)算設(shè)備、智能電話或其它移動(dòng)設(shè)備的實(shí)施例的框圖100處理器1010執(zhí)行主處理操作。音頻子系統(tǒng)1020代表與向計(jì)算設(shè)備提供音頻功能的硬件（例如音頻硬件和音頻電路）和軟件（例如驅(qū)動(dòng)器、編解碼器）組件。在一個(gè)實(shí)施例中，用戶通過提供由處理器1010接收并處理的音頻命令，來與平板計(jì)算設(shè)備或智能電話交互。顯示子系統(tǒng)1030代表向用戶提供視覺和/或觸覺顯示以與平板計(jì)算設(shè)備或智能電話交互的硬件（例如顯示設(shè)備）和軟件（例如驅(qū)動(dòng)器）組件。顯示子系統(tǒng)1030包括顯示界面1032，該顯示界面1032包括用于向用戶提供顯示的特定屏幕或硬件設(shè)備。在一個(gè)實(shí)施例中，顯示子系統(tǒng)1030包括向用戶提供輸出和輸入的觸摸屏設(shè)備。I/O控制器1040代表與用戶的交互相關(guān)的硬件設(shè)備和軟件組件。I/O控制器1040可操作用于管理作為音頻子系統(tǒng)1020和/或顯示子系統(tǒng)1030一部分的硬件。此外，I/O控制器1040示出用于附加設(shè)備的連接點(diǎn)，附加設(shè)備可以連接到平板計(jì)算設(shè)備或智能電話，用戶可以通過平板計(jì)算設(shè)備和智能電話進(jìn)行交互。在一個(gè)實(shí)施例中，I/O控制器1040管理多個(gè)設(shè)備，諸如加速度計(jì)、相機(jī)、光傳感器或其它環(huán)境傳感器、或可以被包括在平板計(jì)算設(shè)備或智能電話中的其它硬件。輸入可以是直接用戶交互以及向平板計(jì)算設(shè)備或智能電話提供環(huán)境輸入的部分。在一個(gè)實(shí)施例中，平板計(jì)算設(shè)備或智能電話包括功率管理1050，該功率管理1050管理電池功率使用、電池充電、以及與節(jié)能操作相關(guān)的特征。存儲器子系統(tǒng)1060包括用于在平板計(jì)算設(shè)備或智能電話中存儲信息的存儲器設(shè)備。連接1070包括到平板計(jì)算設(shè)備或智能電話的用于與外部設(shè)備通信的硬件設(shè)備（例如無線和/或有線連接器和通信硬件）和軟件組件（例如驅(qū)動(dòng)器、協(xié)議棧）。蜂窩連接1072可以包括例如無線載波，諸如GSM（全球移動(dòng)通信系統(tǒng)）、CDMA（碼分多址）、TDM（時(shí)分復(fù)用）或其它蜂窩服務(wù)標(biāo)準(zhǔn)。無線連接1074可包括例如非蜂窩的活動(dòng)，諸如個(gè)域網(wǎng)（例如藍(lán)牙）、局域網(wǎng)（例如WiFi）和/或廣域網(wǎng)（WiMax）或其它無線通信。外圍連接1080包括硬件接口和連接器以及軟件組件（例如驅(qū)動(dòng)器、協(xié)議棧）以使外圍連接作為到其它計(jì)算設(shè)備（“去往”1082）的外圍設(shè)備以及具有連接到平板計(jì)算設(shè)備或智能電話的外圍設(shè)備（“來自”1084），包括例如與其它計(jì)算設(shè)備連接的“對接（docking）”連接器。外圍連接1080包括通用或基于標(biāo)準(zhǔn)的連接器，諸如通用串行總線（USB）、包括小型顯示端口（MDP）的顯示端口、高清多媒體接口（HDMI）、火線等等。圖11示出根據(jù)一個(gè)實(shí)施例的IP核開發(fā)的框圖；存儲介質(zhì)130包括模擬軟件1120和/或硬件或軟件模型1110。在一個(gè)實(shí)施例中，表示IP核設(shè)計(jì)的數(shù)據(jù)可經(jīng)由存儲器1140（例如硬盤）、有線連接（例如互聯(lián)網(wǎng)）1150或無線連接1160提供給存儲介質(zhì)1130。由模擬工具和模型生成的IP核信息然后可被發(fā)送到制造設(shè)施1165，其中它可由第三方制造以執(zhí)行根據(jù)至少一個(gè)實(shí)施例的至少一個(gè)指令。在一些實(shí)施例中，一個(gè)或多個(gè)指令可以對應(yīng)于第一類型或架構(gòu)（例如x86）并且在不同類型或架構(gòu)的處理器（例如ARM）上被翻譯或仿真。根據(jù)一個(gè)實(shí)施例，指令可以在任何處理器或處理器類型上執(zhí)行，包括ARM、x86、MIPS、GPU或其它處理器類型或架構(gòu)。圖12根據(jù)一個(gè)實(shí)施例示出第一類型的指令如何被不同類型的處理器仿真。在圖12中，程序1205包括可以執(zhí)行與根據(jù)一個(gè)實(shí)施例的指令相同或基本相同的功能的一些指令。然而，程序1205的指令可以是不同的或者與處理器1215兼容的類型和/或格式，意味著程序1205中的該類指令可能無法直接由處理器1215執(zhí)行。然而，借助于仿真邏輯1210，程序1205的指令可被翻譯成直接能夠由處理器1215執(zhí)行的指令。在一個(gè)實(shí)施例中，仿真邏輯被具體化在硬件中。在另一實(shí)施例中，仿真邏輯具體化在有形的機(jī)器可讀介質(zhì)中，該機(jī)器可讀介質(zhì)包含將程序1205中的該類指令翻譯成直接能由處理器1215執(zhí)行的類型的軟件。在其它實(shí)施例中，仿真邏輯是固定功能或可編程硬件和存儲在有形的機(jī)器可讀介質(zhì)上的程序的組合。在一個(gè)實(shí)施例中，處理器包含仿真邏輯，但在其它實(shí)施例中，仿真邏輯在處理器之外并由第三方提供。在一個(gè)實(shí)施例中，處理器能夠通過執(zhí)行包含在處理器中或者與之相關(guān)聯(lián)的偽代碼或固件，加載具體化在包含軟件的有形的機(jī)器可讀介質(zhì)中的仿真邏輯。圖13是對照根據(jù)本發(fā)明實(shí)施例的將源指令集中的二進(jìn)制指令轉(zhuǎn)換成目標(biāo)指令集中的二進(jìn)制指令的軟件指令轉(zhuǎn)換器的使用的框圖。在所示的實(shí)施例中，指令轉(zhuǎn)換器是軟件指令轉(zhuǎn)換器，但是作為替代，指令轉(zhuǎn)換器可以以軟件、固件、硬件或其各種組合來實(shí)現(xiàn)。圖13示出高級語言1302的程序可以通過使用x86編譯器1304來編譯，以生成可由具有至少一個(gè)x86指令集核的處理器1316直接執(zhí)行的x86二進(jìn)制代碼1306。具有至少一個(gè)x86指令集核1316的處理器表示任何處理器，該處理器能夠通過兼容地執(zhí)行或以其它方式處理（1）英特爾x86指令集核的指令集的大部分或（2）旨在具有至少一個(gè)x86指令集核的英特爾處理器上運(yùn)行的應(yīng)用或其它軟件的目標(biāo)代碼版本來執(zhí)行與具有至少一個(gè)x86指令集核的英特爾處理器基本相同的功能，以實(shí)現(xiàn)與具有至少一個(gè)x86指令集核的英特爾處理器基本相同的結(jié)果。x86編譯器1304表示可操作用于x86二進(jìn)制代碼1306（例如目標(biāo)代碼）的編譯器，該x86二進(jìn)制代碼1306能夠通過或無需附加的鏈接處理而在具有至少一個(gè)x86指令集核的處理器1316上執(zhí)行。類似地，圖13示出高級語言1302的程序可以通過使用替代的指令集編譯器1308來編譯，以生成可以直接由不具有至少一個(gè)x86指令集核的處理器1314（例如，具有執(zhí)行加利福尼亞州桑尼維爾市的MIPS技術(shù)的MIPS指令集和/或執(zhí)行加利福尼亞州桑尼維爾市的ARM控股的ARM指令集的核的處理器）直接執(zhí)行的替代指令集二進(jìn)制代碼1310。指令轉(zhuǎn)換器1312用于將x86二進(jìn)制代碼1306轉(zhuǎn)換成可以由不具有至少一個(gè)x86指令集核的處理器1314直接執(zhí)行的代碼。該經(jīng)轉(zhuǎn)換的代碼不必與替代的指令集二進(jìn)制代碼1310相同，因?yàn)槟軌蛉绱说闹噶钷D(zhuǎn)換器難于制造；然而，經(jīng)轉(zhuǎn)換的代碼會(huì)完成一般操作并由來自替代指令集的指令構(gòu)成。因此，指令轉(zhuǎn)換器1312表示通過仿真、模擬或任何其它過程允許不具有x86指令集處理器或核的處理器或其它電子設(shè)備執(zhí)行x86二進(jìn)制代碼1306的軟件、固件、硬件或其組合。雖然本文所公開的主題以示例方式并針對具體實(shí)施例來描述，但是應(yīng)該理解，要求保護(hù)的實(shí)施例并不限于明確列舉的所公開實(shí)施例。相反，本公開旨在涵蓋對本領(lǐng)域技術(shù)人員顯而易見的各種修改和類似安排。因此，所附權(quán)利要求書的范圍應(yīng)該根據(jù)最寬泛的解釋以覆蓋所有這種修改和類似安排。應(yīng)當(dāng)理解，以上描述旨在是說明性的而非限制性的。在閱讀并理解以上描述之后，許多其它實(shí)施方式對本領(lǐng)域內(nèi)技術(shù)人員而言將是顯而易見的。因此，所公開主題的范圍可參考所附權(quán)利要求書以及這些權(quán)利要求享有權(quán)利的等效方案的完全范圍來確定。