專(zhuān)利名稱：一種適用多路圖像數(shù)據(jù)同步顯示的液晶拼接墻的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種拼接器的開(kāi)發(fā)與制造，尤其涉及一種適用多路圖像數(shù)據(jù)同步顯不的液晶拼接墻。
背景技術(shù)：
大屏顯示墻有著越來(lái)越廣泛的應(yīng)用，大屏顯示墻就是有多塊LCD顯示屏幕排列組成，同時(shí)顯示單路或多路圖像。為了實(shí)現(xiàn)這個(gè)目的，就需要使用被稱為拼接器的設(shè)備，拼接器有輸入和輸出兩部分組成 ，輸入連接所有需要顯示的圖像信號(hào)源，輸出連接各塊IXD顯示屏幕。拼接器的主要把需要顯示的圖像合成、處理后，輸出到IXD顯示屏幕上。拼接器中有一項(xiàng)核心功能就是數(shù)據(jù)同步功能，因?yàn)檩斎氲膱D像信號(hào)源頻率都是不同的，而輸出的圖像信號(hào)只有一個(gè)頻率，這就必須把需要同時(shí)顯示多個(gè)輸入的圖像，進(jìn)行顯示頻率的轉(zhuǎn)換，才能實(shí)現(xiàn)最終按同一個(gè)頻率輸出的功能。因?yàn)橥瑫r(shí)處理的信號(hào)源數(shù)量容易受到中央處理器和存儲(chǔ)器的容量限制，所以實(shí)現(xiàn)這一功能時(shí)常常不能保證圖像的完整性和準(zhǔn)確性。
發(fā)明內(nèi)容為了解決上述問(wèn)題，本實(shí)用新型公開(kāi)了一種適用多路圖像數(shù)據(jù)同步顯示的液晶拼接墻，有效的實(shí)現(xiàn)同時(shí)顯示多個(gè)輸入的圖像，進(jìn)行顯示頻率的轉(zhuǎn)換，按同一個(gè)頻率輸出的功倉(cāng)泛。本實(shí)用新型公開(kāi)了一種適用多路圖像數(shù)據(jù)同步顯示的液晶拼接墻，它包括拼接器，所述的拼接器上設(shè)置有輸入裝置和輸出裝置和中央處理器，為了實(shí)現(xiàn)把需要顯示的圖像合成、處理后，輸出到IXD顯示屏幕上。在所述的拼接器的電路中，還設(shè)置有四塊存儲(chǔ)器， 用于實(shí)現(xiàn)對(duì)多路圖像的同步處理和同一頻率輸出圖像的功能。上述的存儲(chǔ)器內(nèi)部的存儲(chǔ)單元分為四個(gè)部分地址空間，分別用于保存4路輸入圖像，在每一個(gè)部分地址空間中再分為A和B兩塊數(shù)據(jù)處理區(qū)域。所述的四塊存儲(chǔ)器數(shù)據(jù)線與中央處理器并行連接，可以有效的降低數(shù)據(jù)傳輸?shù)乃俣?，降低成本。中央處理器處理起?lái)較簡(jiǎn)單。所述的拼接器是基于FPGA的新型拼接裝置而實(shí)現(xiàn)。它包括多組幀緩存FIFO適合于一個(gè)提供數(shù)字化圖像信息及其行場(chǎng)同步控制信號(hào)的相應(yīng)視頻信號(hào)源相連接以接受所述數(shù)字化圖像信息，且每組幀緩存FIFO包括兩個(gè)幀緩存FIFO，每個(gè)所述的緩存幀F(xiàn)IFO包括輸出經(jīng)其緩存的數(shù)字化圖像信息的圖像信息輸出端口和用于接收控制信號(hào)的控制端，所述的拼接器還包括FPGA數(shù)據(jù)處理模塊，適用于各所述視頻信號(hào)源相連接而接收所述行場(chǎng)同步控制信號(hào)。上述的拼接器僅涉及較少的元器件，并采用FPGA進(jìn)行數(shù)據(jù)處理和控制，從而以一種簡(jiǎn)單的電路結(jié)構(gòu)與簡(jiǎn)單的時(shí)序?qū)崿F(xiàn)了多路視頻的拼接。拼接器采用四個(gè)存儲(chǔ)器，實(shí)現(xiàn)了低成本高速率的輸出圖像。[0011]四片存儲(chǔ)器的數(shù)據(jù)線并行地與中央處理器連接，可以實(shí)現(xiàn)高速讀寫(xiě)數(shù)據(jù)，實(shí)現(xiàn)四路圖像數(shù)據(jù)的同時(shí)讀寫(xiě)，并能實(shí)現(xiàn)讀取數(shù)據(jù)時(shí)避免與保存數(shù)據(jù)發(fā)生在同一塊中，避免了讀出數(shù)據(jù)的錯(cuò)誤。中央處理器處理起來(lái)也較簡(jiǎn)單，這樣對(duì)于中央處理器的要求較低，可以選擇低成本的中央處理器。
圖I本實(shí)用新型中拼接器的結(jié)構(gòu)框圖；圖2本實(shí)用新型中拼接器的中央處理器結(jié)構(gòu)框圖；圖3本實(shí)用新型中拼接器存儲(chǔ)器電路連接圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型進(jìn)行了詳細(xì)說(shuō)明。一種適用多路圖像數(shù)據(jù)同步顯示的液晶拼接墻，有效的實(shí)現(xiàn)同時(shí)顯示多個(gè)輸入的圖像，進(jìn)行顯示頻率的轉(zhuǎn)換，按同一個(gè)頻率輸出的功能。本實(shí)用新型公開(kāi)了一種適用多路圖像數(shù)據(jù)同步顯示的液晶拼接墻，它包括拼接器，所述的拼接器上設(shè)置有輸入裝置和輸出裝置和中央處理器，為了實(shí)現(xiàn)把需要顯示的圖像合成、處理后，輸出到IXD顯示屏幕上。在所述的拼接器的電路中，還設(shè)置有四塊存儲(chǔ)器， 用于實(shí)現(xiàn)對(duì)多路圖像的同步處理和同一頻率輸出圖像的功能。上述的存儲(chǔ)器內(nèi)部的存儲(chǔ)單元分為四個(gè)部分地址空間，分別用于保存4路輸入圖像，在每一個(gè)部分地址空間中再分為A和B兩塊數(shù)據(jù)處理區(qū)域。所述的四塊存儲(chǔ)器數(shù)據(jù)線與中央處理器并行連接，可以有效的降低數(shù)據(jù)傳輸?shù)乃俣?，降低成本。中央處理器處理起?lái)較簡(jiǎn)單。視頻拼接器裝置包括多組幀緩存FIFO，每組幀緩存FIFO始于與一個(gè)提供數(shù)字化圖像信息及其行場(chǎng)同步控制信號(hào)的相對(duì)應(yīng)視頻信號(hào)源相連接以及接受所述數(shù)字化圖像信息，且每組幀緩存FIFO包括兩個(gè)幀緩存FIFO，每個(gè)所述幀緩存FIFO包括用于輸出經(jīng)其緩存的數(shù)字化圖像信息的圖像信息輸出端口和用于接收控制信號(hào)的控制端。所述的拼接器還包括FPGA數(shù)據(jù)處理模塊，所述的FPGA數(shù)據(jù)處理模塊適于與各所述視頻信號(hào)源想連接而接收所述行場(chǎng)同步控制信號(hào)，所述的FPGA數(shù)據(jù)處理模塊進(jìn)一步與所述個(gè)幀緩存FIFO的控制端相連接并適于接收經(jīng)各幀緩存的數(shù)字化信息圖像。每個(gè)幀緩存FIFO的控制端可以包括片選控制端、讀復(fù)位控制端、讀使能控制端、 寫(xiě)復(fù)位控制端和寫(xiě)使能控制端。從而通過(guò)所述控制端簡(jiǎn)單地控制每個(gè)幀緩存FIFO。在這一實(shí)施例中，從而可以更好地滿足高速、大容量和低成本的系統(tǒng)要求，存取速度可以更好的滿足系統(tǒng)要求。
權(quán)利要求1.一種適用多路圖像數(shù)據(jù)同步顯示的液晶拼接墻，包括拼接器，其特征在于所述的拼接器包括輸入裝置、輸出裝置和中央處理器以及多個(gè)存儲(chǔ)器，所述的存儲(chǔ)器通過(guò)數(shù)據(jù)線與中央處理器并行連接。
2.根據(jù)權(quán)利要求I所述的一種適用多路圖像數(shù)據(jù)同步顯示的液晶拼接墻，其特征在于上述的存儲(chǔ)器為四個(gè)存儲(chǔ)器。
3.根據(jù)權(quán)利要求2所述的一種適用多路圖像數(shù)據(jù)同步顯示的液晶拼接墻，其特征在于所述的中央處理器采用FPGA芯片。
專(zhuān)利摘要一種適用多路圖像數(shù)據(jù)同步顯示的液晶拼接墻，它包括拼接器，所述的拼接器上設(shè)置有輸入裝置和輸出裝置和中央處理器，為了實(shí)現(xiàn)把需要顯示的圖像合成、處理后，輸出到LCD顯示屏幕上。在所述的拼接器的電路中，還設(shè)置有四塊存儲(chǔ)器，用于實(shí)現(xiàn)對(duì)多路圖像的同步處理和同一頻率輸出圖像的功能，可以更好地滿足高速、大容量和低成本的系統(tǒng)要求，存取速度可以更好的滿足系統(tǒng)要求。
文檔編號(hào)G06F3/14GK202362766SQ20112037132
公開(kāi)日2012年8月1日 申請(qǐng)日期2011年10月8日 優(yōu)先權(quán)日2011年10月8日
發(fā)明者葉曉峰 申請(qǐng)人:南京歐帝科技有限公司