專利名稱：可與處理器高速通信的fpga的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種可與處理器高速通信的FPGA。
背景技術(shù)：
隨著FPGA成本的降低，作為新一代高速并行處理器件，F(xiàn)PGA在高速、高可靠性領(lǐng)域應(yīng)用越來(lái)越廣泛，成為高速應(yīng)用中的不二選擇。FPGA與通用處理器間的數(shù)據(jù)通信有串行和并行兩種方式，在高數(shù)據(jù)吞吐量應(yīng)用中一般采用并行通信方式，實(shí)現(xiàn)方式一般采用片外雙端口 RAM或FIFO來(lái)實(shí)現(xiàn)，這兩種通信方式都需要通過(guò)片外昂貴的DPRAM或FIFO來(lái)實(shí)現(xiàn)， 實(shí)現(xiàn)成本高，PCB布線復(fù)雜、占板面積大；而且隨著寬帶需求增加、對(duì)工作頻率要求越來(lái)越高，PCB布線時(shí)必須考慮阻抗匹配和布線等長(zhǎng)，不良布線極易造成抗干擾能力下降。

實(shí)用新型內(nèi)容根據(jù)以上現(xiàn)有技術(shù)中的不足，本實(shí)用新型要解決的技術(shù)問(wèn)題是提供一種可以克服上述缺陷，降低成本，并能提高通信效果的可與處理器高速通信的FPGA。本實(shí)用新型解決其技術(shù)問(wèn)題所采用的技術(shù)方案是一種可與處理器高速通信的 FPGA,包括FPGA和處理器，其特征在于FPGA的頂層模塊構(gòu)建設(shè)置有DPRAMl和DPRAM2， DPRAMl和DPRAM2通過(guò)三態(tài)總線連接處理器。所述的DPRAMl和DPRAM2由HDL語(yǔ)言構(gòu)建。本實(shí)用新型所具有的有益效果是簡(jiǎn)單可靠，成本低廉，而且在雙向通信中具有比傳統(tǒng)方案更為靈活、易用的優(yōu)點(diǎn)，其讀寫速度與SRAM相當(dāng)，完全滿足大數(shù)據(jù)吞吐量的需求。

圖1是本實(shí)用新型方框原理圖；具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型的實(shí)施例做進(jìn)一步描述如圖1所示，一種可與處理器高速通信的FPGA，包括FPGA和處理器，F(xiàn)PGA的頂層模塊通過(guò)HDL語(yǔ)言構(gòu)建設(shè)置有DPRAMl和DPRAM2，DPRAMl和DPRAM2通過(guò)三態(tài)總線連接處理
ο其中DPRMl用作FPGA寫入、處理器讀出，DPRAM2用作FPGA讀出、處理器寫入，F(xiàn)PGA 內(nèi)部數(shù)據(jù)流通過(guò)寫數(shù)據(jù)總線和寫地址總線將送往處理器的數(shù)據(jù)寫入DPRAM2，通過(guò)讀數(shù)據(jù)總線和讀地址總線的取出通用處理器發(fā)來(lái)得數(shù)據(jù)，總線切換通過(guò)標(biāo)準(zhǔn)的SRAM控制總線nCS、 nOE、nWE來(lái)實(shí)現(xiàn)控制邏輯。本實(shí)用新型將構(gòu)造在FPGA內(nèi)部的寄存器轉(zhuǎn)化為處理器的標(biāo)準(zhǔn)存儲(chǔ)器，通過(guò)C語(yǔ)言可在此存儲(chǔ)區(qū)聲明變量，對(duì)此變量的讀寫操作即完成雙向通信的目的，使用非常方便。
權(quán)利要求1. 一種可與處理器高速通信的FPGA，包括FPGA和處理器，其特征在于FPGA的頂層模塊構(gòu)建設(shè)置有DPRAMl和DPRAM2，DPRAMl和DPRAM2通過(guò)三態(tài)總線連接處理器。
專利摘要本實(shí)用新型涉及一種可與處理器高速通信的FPGA。所述的可與處理器高速通信的FPGA，包括FPGA和處理器，其特征在于FPGA的頂層模塊構(gòu)建設(shè)置有DPRAM1和DPRAM2，DPRAM1和DPRAM2通過(guò)三態(tài)總線連接處理器。本實(shí)用新型簡(jiǎn)單可靠，成本低廉，而且在雙向通信中具有比傳統(tǒng)方案更為靈活、易用的優(yōu)點(diǎn)，其讀寫速度與SRAM相當(dāng)，完全滿足大數(shù)據(jù)吞吐量的需求。
文檔編號(hào)G06F15/163GK202267965SQ201120363358
公開(kāi)日2012年6月6日 申請(qǐng)日期2011年9月26日 優(yōu)先權(quán)日2011年9月26日
發(fā)明者劉海龍, 文剛, 欒慶宏, 陳津 申請(qǐng)人:淄博康潤(rùn)電氣有限公司