技術(shù)編號：6450955
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本實用新型涉及一種可與處理器高速通信的FPGA。 背景技術(shù)隨著FPGA成本的降低，作為新一代高速并行處理器件，F(xiàn)PGA在高速、高可靠性領(lǐng)域應(yīng)用越來越廣泛，成為高速應(yīng)用中的不二選擇。FPGA與通用處理器間的數(shù)據(jù)通信有串行和并行兩種方式，在高數(shù)據(jù)吞吐量應(yīng)用中一般采用并行通信方式，實現(xiàn)方式一般采用片外雙端口 RAM或FIFO來實現(xiàn)，這兩種通信方式都需要通過片外昂貴的DPRAM或FIFO來實現(xiàn)， 實現(xiàn)成本高，PCB布線復(fù)雜、占板面積大；而且隨著寬帶需求增加、對工作...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。