專利名稱：Usb2.0時(shí)鐘綜合器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明專利屬于CMOS集成電路領(lǐng)域，針對USB2.0標(biāo)準(zhǔn)高速模式下的時(shí)鐘要求，而發(fā)明的480M時(shí)鐘綜合電路，兼容高速模式、全速模式以及低速模式下對時(shí)鐘的要求，且滿足USB2.0規(guī)范要求。
二.
背景技術(shù)：
隨著電腦通用串行總線USB (Universal Serial Bus, USB)是一種應(yīng)用在計(jì)算機(jī)領(lǐng)域的新型接口技術(shù)，最早是由Compaq、Intel、Microsoft等多家公司與1994年11月共同提出的，其目的是使用USB來取代PC機(jī)現(xiàn)有的各種外圍接口，使外設(shè)的連接具有單一化、即插即用、熱插拔等特點(diǎn)。它的出現(xiàn)大大簡化了 PC機(jī)和外設(shè)的連接過程，使PC機(jī)接口的擴(kuò)展變得更加容易。可以說，USB是計(jì)算機(jī)外設(shè)連接技術(shù)的重大變革。2000年4月，USB 2.0標(biāo)準(zhǔn)發(fā)布，增加更高的數(shù)據(jù)傳輸速率為480Mbps (High Speed)。2006年12月，USB直連(USBOn.The.Go, USB 0TG)技術(shù)發(fā)布，USB直連技術(shù)允許兩個(gè)USB設(shè)備不經(jīng)獨(dú)立USB主機(jī)端直接相互通訊，極大地拓展了 USB接口的使用范圍。USB 2.0的高速480Mbps帶寬，也使USB在存儲(chǔ)和多媒體等方面有著廣泛的應(yīng)用。2007年9月18日，Pat Gelsinger在英特爾信息技術(shù)峰會(huì)上演示了 USB 3.0，(又稱為SuperSpeed USB)。USB 3.0標(biāo)準(zhǔn)由Intel和m、NEC、NXP、微軟以及德州儀器共同開發(fā)，USB 3.0的目標(biāo)是提供10倍于480Mbps的帶寬，利用新增的兩對高速線路開啟的“Super Speed”模式，可以達(dá)到約5Gbi譏，并且可能使用光纖連接。USB 3.0的技術(shù)規(guī)范于2008年8月13日發(fā)行，其商業(yè)產(chǎn)品預(yù)計(jì)于2009年或2010年發(fā)行。USB 3.0新增了 5個(gè)觸點(diǎn)，兩條為數(shù)據(jù)輸出，兩條數(shù)據(jù)輸入，采用發(fā)送列表區(qū)段來進(jìn)行數(shù)據(jù)發(fā)包，新的觸點(diǎn)將會(huì)并排在目前4個(gè)觸點(diǎn)的后方。USB3.0暫定的供電標(biāo)準(zhǔn)為900mA，將支持光纖傳輸?？梢哉f，USB 3.0的時(shí)代剛剛拉開帷幕。
三.

發(fā)明內(nèi)容
本專利采用經(jīng)典的鎖相環(huán)(PLL)架構(gòu)來產(chǎn)生480M的高速時(shí)鐘，供給USB
2.0RX (接受端)和TX (發(fā)射端)使用。其中使用的壓空振蕩器(VCO)的結(jié)構(gòu)和分頻器的架構(gòu)具有創(chuàng)新性，易實(shí)現(xiàn)，速度高，性能有大幅提高。本專利經(jīng)過在0.13um、0.35um工藝流片并驗(yàn)證，具有量產(chǎn)的潛在價(jià)值。
四.


圖1是本專利中使用鎖相環(huán)(PLL)電路的結(jié)構(gòu)示意圖，采用的架構(gòu)是主流的三階鎖相環(huán)架構(gòu)，穩(wěn)定性易于分析。圖2是本專利提出的電荷泵的電路，本專利不僅僅限于此方法，有相關(guān)知識(shí)的工程人員可以設(shè)計(jì)出其他類似的實(shí)現(xiàn)方法，但都屬于本專利包含內(nèi)容。本實(shí)現(xiàn)電路是將基準(zhǔn)偏置電流復(fù)制轉(zhuǎn)換為兩路電流電壓偏置充放電回路，使得充放電電流完全匹配，同時(shí)增加匹配器件，減小信號的過沖從而降低紋波，提高了時(shí)鐘的性能。其基本作用是根據(jù)鑒頻鑒相器的結(jié)果來對濾波器充電或者放電，以響應(yīng)環(huán)路的變化。圖3是本專利采用的偏置電壓產(chǎn)生電路，由一路電壓產(chǎn)生兩路電壓信號，分別偏置PMOS管和NMOS管，使得VCO的時(shí)鐘上升和下降的時(shí)間易于控制在相同的范圍內(nèi)，以降低VCO的相位噪聲。圖4是本專利提出的一種壓空振蕩器(VCO)的實(shí)現(xiàn)方法，圖5是VCO單級的具體晶體管電路連接圖，本專利不僅僅限于此方法，有相關(guān)知識(shí)的工程人員可以設(shè)計(jì)出其他類似的實(shí)現(xiàn)方法，但都屬于本專利包含內(nèi)容。本實(shí)現(xiàn)方法通過一個(gè)基準(zhǔn)電流復(fù)制產(chǎn)生兩路粗調(diào)電壓，使得VCO振蕩在一個(gè)低于所需頻率的頻率上，且與所需頻率相差不是太大，為了是降低VCO增益，優(yōu)化VCO相位噪聲。然后通過PLL環(huán)路跟蹤細(xì)調(diào)節(jié)，使得VCO振蕩在所需頻率上，完成時(shí)鐘的產(chǎn)生。器的基礎(chǔ)上，使用了超前進(jìn)位鏈的方式解決了進(jìn)位時(shí)帶來的延遲過大的問題，大大提升了進(jìn)位速度進(jìn)而提升分頻器的輸入時(shí)鐘范圍，同時(shí)巧妙的借助進(jìn)位鏈減少了面積和功耗。
五.
具體實(shí)施例方式本專利實(shí)施按照USB2.0的規(guī)范要求，設(shè)計(jì)出480M高速時(shí)鐘，具體如圖2、3、4、5、6示意說明，本專利描述的實(shí)施方法，已經(jīng)在0.13um、0.35um工藝流片并驗(yàn)證,面積以及性能有明顯優(yōu)勢。對本專利的侵權(quán)，一般可以對其實(shí)施電路的分析來判斷，在無法得到其電路的情況下，可以對其芯片進(jìn)行解剖、拍照的反向分析方法來判斷?？赡芮謾?quán)的機(jī)構(gòu)包括各種有廠、無廠的芯片設(shè)計(jì)公司，研究機(jī)構(gòu)、學(xué)校等。
權(quán)利要求
1.一個(gè)電荷泵(charge pump)電路的結(jié)構(gòu)，包括電流復(fù)制產(chǎn)生偏置電路，以及增加的匹配管。
2.一個(gè)壓控振蕩器(VCO)的實(shí)現(xiàn)結(jié)構(gòu)，包括所使用的粗調(diào)電流偏置架構(gòu)和粗調(diào)細(xì)調(diào)組成的單級放大結(jié)構(gòu)。
3.一個(gè)計(jì)數(shù)器實(shí)現(xiàn)的方法，包括超前進(jìn)位鏈的結(jié)構(gòu)。
4.第一條描述的電路，在不同工藝上的應(yīng)用，包括0.35um、0.13um。
5.第二條描述的電路，在不同工藝上的應(yīng)用，包括0.35um、0.13um。
6.第三條描述的電路，在不同工藝上的應(yīng)用，包括0.35um、0.13um。
全文摘要
本發(fā)明所設(shè)計(jì)電路滿足USB2.0的速度要求，設(shè)計(jì)出480M高速時(shí)鐘產(chǎn)生電路，兼容高速模式、全速模式以及低速模式下對時(shí)鐘的要求，所發(fā)明的部分電路在芯片設(shè)計(jì)中廣泛采用。本發(fā)明描述的實(shí)施方法，已經(jīng)在0.13μm、0.35μm工藝流片并驗(yàn)證，面積以及性能有明顯優(yōu)勢。對本發(fā)明的侵權(quán)，一般可以對其實(shí)施電路的分析來判斷，在無法得到其電路的情況下，可以對其芯片進(jìn)行解剖、拍照的反向分析方法來判斷?？赡芮謾?quán)的機(jī)構(gòu)包括各種有廠、無廠的芯片設(shè)計(jì)公司，研究機(jī)構(gòu)、學(xué)校等。
文檔編號G06F13/38GK103187973SQ20111044483
公開日2013年7月3日 申請日期2011年12月27日 優(yōu)先權(quán)日2011年12月27日
發(fā)明者陳 峰, 邰連梁, 曾紅軍, 李廣仁 申請人:龍迅半導(dǎo)體科技(合肥)有限公司