專利名稱：?jiǎn)蜦lash嵌入式配置多處理器的系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及嵌入式配置處理器的技術(shù)領(lǐng)域，特別是單Flash嵌入式配置多處理器的系統(tǒng)。
背景技術(shù)：
PowerPC是一種RISC (精簡(jiǎn)指令體系計(jì)算機(jī))體系結(jié)構(gòu)。20世紀(jì)90年代，IBM、 Apple和Motorola公司開發(fā)PowerPC芯片成功，并制造出基于PowerPC的多處理器計(jì)算機(jī)。 PowerPC架構(gòu)的特點(diǎn)是可伸縮性好、方便靈活。第一代PowerPC采用0. 6um生產(chǎn)工藝，晶體管集成度達(dá)到單芯片300萬個(gè)。Motorola公司將PowerPC內(nèi)核設(shè)計(jì)到SoC芯片之中，形成了 Power QUICC I-III家族的數(shù)十種型號(hào)的嵌入式通信處理器。Motorola的基于PowerPC體系結(jié)構(gòu)的嵌入式處理器芯片有MPC505、821、850、860、 8240,8245,8260,8560等近幾十種產(chǎn)品，其中MPC860是Power QUICC系列的典型產(chǎn)品， MPC8260是Power QUICC II系列的典型產(chǎn)品，MPC8560是Power QUICC III系列的典型產(chǎn)品。Power QUICC系列微處理器一般有三個(gè)功能模塊組成，嵌入式PowerPC核(EMPCC)，系統(tǒng)接口單元(SIU)以及通信處理器(CPM)模塊，這三個(gè)模塊內(nèi)部總線都是32位。除此之外 Power QUICC中還集成了一個(gè)32位的RISC內(nèi)核。Power PC核主要執(zhí)行高層代碼，而RISC 則處理實(shí)際通信的低層通信功能，兩個(gè)處理器內(nèi)核通過高達(dá)8K字節(jié)的內(nèi)部雙口 RAM相互配合，共同完成強(qiáng)大的通行控制和處理功能。CPM以RISC控制器為核心構(gòu)成，除包括一個(gè) RISC控制器外，還包括七個(gè)串行DMA(SDMA)通道、兩個(gè)串行通信控制器(SCC)、一個(gè)通用串行總線通道(USB)、兩個(gè)串行管理控制器(SMC)、一個(gè)I2C接口和一個(gè)串行外圍電路(SPI)， 可以通過靈活的編程方式實(shí)現(xiàn)對(duì)Khemet、USB、Tl/El、ATM等的支持以及對(duì)UART、HDLC等多種通信協(xié)議的支持。Power QUICC II在靈活性、擴(kuò)展能力、集成度等方面提供了更高的性能，同樣由嵌入式的PowerPC核和通信處理模塊CPM兩部分集成而來。這種雙處理器的結(jié)構(gòu)由于CPM承接了嵌入式Power PC核的外圍接口任務(wù)，所以較傳統(tǒng)結(jié)構(gòu)更加省電。CPM 交替支持三個(gè)快速串行通信控制器(FCC)，二個(gè)多通道控制器(MCC)，四個(gè)串行通信控制器 (SCC)，二個(gè)串行管理控制器(SMC)，一個(gè)串行外圍接口電路(SPI)和一個(gè)I2C接口。嵌入式的Power PC核和通信處理模塊(CPM)的融合，以及Power QUICCII的其他功能、性能縮短了技術(shù)人員在網(wǎng)絡(luò)和通信產(chǎn)品方面的開發(fā)周期。同QUICCII相比，QUICCI11集成度更高、功能更強(qiáng)大、具有更好的性能提升機(jī)制。 QUICCI11中的CPM較II產(chǎn)品200MHz的CPM的運(yùn)行速度提升了 66%，達(dá)到333MHz，同時(shí)保持了與早期產(chǎn)品的向后兼容性。這使得客戶能夠最大范圍的延續(xù)其現(xiàn)有的軟件投入、簡(jiǎn)化未來的系統(tǒng)升級(jí)、又極大的節(jié)省開發(fā)周期。QUICCIII通過微代碼具有的可擴(kuò)展性和增加客戶定制功能的特性，能夠使客戶針對(duì)不同應(yīng)用領(lǐng)域開發(fā)出各具特色的產(chǎn)品。這種從Power QUICC II開始就有的微代碼復(fù)用功能，已經(jīng)成為簡(jiǎn)化和降低升級(jí)成本的主要設(shè)計(jì)考慮。由于具有強(qiáng)大的處理能力，PowerPC 一般應(yīng)用在服務(wù)器或運(yùn)算能力強(qiáng)大的專用計(jì)算機(jī)上以及游戲機(jī)上。國(guó)外廠商不僅是PowerPC芯片提供商，也是模塊級(jí)組件的設(shè)計(jì)商和產(chǎn)品提供商。除了民用市場(chǎng)之外，PowerPC在軍用市場(chǎng)上獲得了廣泛的應(yīng)用，如GE、CCT、DY4等公司在PowerPC的應(yīng)用研究和市場(chǎng)推廣上都走在了世界的前列。現(xiàn)代先進(jìn)的雷達(dá)系統(tǒng)、通信系統(tǒng)、無人飛行器(UAV)、測(cè)控系統(tǒng)等都有大量的PowerPC芯片發(fā)揮著重要和核心的作用。尤其是在抗惡劣環(huán)境和嵌入式領(lǐng)域，PPC更是應(yīng)用廣泛。與PPC配套的軟件如VxWorks 操作系統(tǒng)等也是大量應(yīng)用于各類電子系統(tǒng)中。但是通常情況下，每個(gè)處理器外部需帶一個(gè)并行Flash，以存貯處理器的可執(zhí)行代碼及用戶開發(fā)的最終代碼，在單處理器情況下，這基本上是唯一的最好方案。然而在多處理器情況下，每個(gè)處理器都配置一個(gè)Flash，則整個(gè)處理器系統(tǒng)就比較復(fù)雜，而且成本較大，顯然不是一個(gè)較好的方案。

發(fā)明內(nèi)容
本發(fā)明為了上述技術(shù)問題提供了單Flash嵌入式配置多處理器的系統(tǒng)，不僅可以解決傳統(tǒng)結(jié)構(gòu)復(fù)雜的問題，很大程度地降低了生產(chǎn)成本，而且可以根據(jù)處理器需要進(jìn)行自動(dòng)配置，具備高速串行總線。本發(fā)明實(shí)現(xiàn)的技術(shù)方案如下
單Flash嵌入式配置多處理器的系統(tǒng)，其特征在于包括中央控制器、四個(gè)處理器節(jié)點(diǎn)和一個(gè)Flash存儲(chǔ)器，中央控制器與四個(gè)處理器節(jié)點(diǎn)、Flash存儲(chǔ)器均連接；所述每個(gè)處理器節(jié)點(diǎn)包括一片MPC7448處理器、一個(gè)橋片和一個(gè)雙數(shù)據(jù)沿動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR SDRAM，雙數(shù)據(jù)沿動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR SDRAM與MPC7448處理器連接，MPC7448處理器與橋片連接，橋片與中央控制器連接；所述每?jī)蓚€(gè)處理器節(jié)點(diǎn)的橋片之間通過PCI-X總線連接，四個(gè)處理器節(jié)點(diǎn)與四條PCI-X總線連接呈環(huán)形；所述每個(gè)處理器節(jié)點(diǎn)的橋片均設(shè)置有網(wǎng)絡(luò)接口和串行口。所述MPC7448處理器的工作頻率為1.0GHz到1. 5GHz，所述Flash為512Mbyte、 32bi的Flash，F(xiàn)lash的接口支持128Mbyte/s的傳輸數(shù)率。所述DDR SDRAM為512Mbyte的DDR SDRAM,該DDR SDRAM的瞬時(shí)最大傳輸速率能達(dá)到2. OGB/s，還帶有ECC (糾錯(cuò)碼)功能，能發(fā)現(xiàn)單位和雙位錯(cuò)誤，并能糾正單位錯(cuò)誤。所述橋片為PowerPC橋片，橋片為MPC7448、DDR SDRAM和PCI-X總線提供無阻塞的數(shù)據(jù)通道，橋片同時(shí)支持PowerPC工作在MPX總線模式。所述PCI-X/PCI總線的最高速率為100MHz、64bit (800MB/s)。四個(gè)處理器節(jié)點(diǎn)之間的一條 PCI-X/PCI 總線一直工作在 PCI-XlOO 模式(100MHz，64bit)。所述系統(tǒng)還提供四個(gè)EIA-232串行口，每個(gè)處理器節(jié)點(diǎn)對(duì)應(yīng)1個(gè)串口，四個(gè) EIA-232串行口全部接到前面板，可通過計(jì)算機(jī)的串口通訊。所述每個(gè)處理器節(jié)點(diǎn)還具備四個(gè)千兆以太網(wǎng)接口，是由其對(duì)應(yīng)的橋片實(shí)現(xiàn)。橋片集成的千兆以太網(wǎng)控制器具備專用的DMA引擎，支持達(dá)9K字節(jié)的大包，高效的緩沖管理機(jī)制，支持IP、TCP和UDP硬件校驗(yàn)和計(jì)算，這些功能都能很大程度上減小處理器的開銷。所述系統(tǒng)中的Flash用于存儲(chǔ)所有處理器的用戶代碼；上電后，中央控制器用于控制多個(gè)處理器之間的通訊標(biāo)志信號(hào)，且分別提供不同長(zhǎng)度的復(fù)位信號(hào)給每個(gè)處理器；
該系統(tǒng)的工作步驟如下步驟一中央控制器通過橋片同時(shí)給四個(gè)MPC7448處理器提供復(fù)位信號(hào)，使四個(gè) MPC7448處理器處于復(fù)位狀態(tài)；
步驟二 先把第一片MPC7448處理器復(fù)位信號(hào)釋放，使第一片MPC7448處理器處于正常工作狀態(tài)，其余三片MPC7448處理器仍處于復(fù)位狀態(tài)；
步驟三中央控制器把Flash的總線掛接到第一片MPC7448處理器的外部總線上，第一片MPC7448處理器自動(dòng)加載代碼，代碼加載完成后，第一片MPC7448處理器發(fā)出一個(gè)通訊標(biāo)志信號(hào)給中央控制器表明自己程序加載完成；
步驟四中央控制器檢測(cè)到第一片MPC7448處理器的代碼加載完成通訊標(biāo)志信號(hào)后， 把第二片MPC7448處理器復(fù)位釋放，使第二片MPC7448處理器處于正常工作狀態(tài)，其余的 MPC7448處理器仍處于復(fù)位狀態(tài)；
步驟五中央控制器把Flash的總線掛接到第二片處理器的外部總線上，第二片 MPC7448處理器自動(dòng)加載代碼，代碼加載完成后，第二片MPC7448處理器發(fā)出一個(gè)通訊標(biāo)志信號(hào)給中央控制器表明自己程序加載完成；
步驟六中央控制器檢測(cè)到第二片MPC7448處理器的代碼加載完成通訊標(biāo)志信號(hào)后， 把第三片MPC7448處理器復(fù)位釋放，使第三片MPC7448處理器處于正常工作狀態(tài)，其余的 MPC7448處理器仍處于復(fù)位狀態(tài)；
步驟七中央控制器把Flash的總線掛接到第三片處理器的外部總線上，第三片 MPC7448處理器自動(dòng)加載代碼，代碼加載完成后，第三片MPC7448處理器發(fā)出一個(gè)通訊標(biāo)志信號(hào)給中央控制器表明自己程序加載完成；
步驟八中央控制器檢測(cè)到第三片MPC7448處理器的代碼加載完成通訊標(biāo)志信號(hào)后， 把第四片MPC7448處理器復(fù)位釋放，使第四片MPC7448處理器處于正常工作狀態(tài)；
步驟九中央控制器把Flash的總線掛接到第四片處理器的外部總線上，第四片 MPC7448處理器自動(dòng)加載代碼，代碼加載完成后，第四片MPC7448處理器發(fā)出一個(gè)通訊標(biāo)志信號(hào)給中央控制器表明自己程序加載完成； 至此，多處理器的加載完成。本發(fā)明的有益效果如下
本發(fā)明解決了傳統(tǒng)結(jié)構(gòu)復(fù)雜的問題，很大程度地降低了生產(chǎn)成本，現(xiàn)在的系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，體積小，生產(chǎn)成本較低；還可以根據(jù)處理器需要進(jìn)行自動(dòng)配置，具備高速串行總線。


圖1為本發(fā)明的計(jì)算機(jī)原理框圖。
具體實(shí)施例方式如圖1所示，單Flash嵌入式配置多處理器的系統(tǒng)，包括中央控制器、四個(gè)處理器節(jié)點(diǎn)和一個(gè)Flash存儲(chǔ)器，中央控制器與四個(gè)處理器節(jié)點(diǎn)、Flash存儲(chǔ)器均連接；所述每個(gè)處理器節(jié)點(diǎn)包括一片MPC7448處理器、一個(gè)橋片和一個(gè)雙數(shù)據(jù)沿動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR SDRAM,雙數(shù)據(jù)沿動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR SDRAM與MPC7448處理器連接，MPC7448處理器與橋片連接，橋片與中央控制器連接；所述每?jī)蓚€(gè)處理器節(jié)點(diǎn)的橋片之間通過PCI-X總線連接， 四個(gè)處理器節(jié)點(diǎn)與四條PCI-X總線連接呈環(huán)形；所述每個(gè)處理器節(jié)點(diǎn)的橋片均設(shè)置有網(wǎng)絡(luò)接口和串行口。所述MPC7448處理器的工作頻率為1. OGHz到1. 5GHz,所述Flash為512Mbyte、 32bi的Flash，F(xiàn)lash的接口支持128Mbyte/s的傳輸數(shù)率。所述DDR SDRAM為512Mbyte的DDR SDRAM,該DDR SDRAM的瞬時(shí)最大傳輸速率能達(dá)到2. OGB/s，還帶有ECC (糾錯(cuò)碼)功能，能發(fā)現(xiàn)單位和雙位錯(cuò)誤，并能糾正單位錯(cuò)誤。所述橋片為PowerPC橋片，橋片為MPC7448、DDR SDRAM和PCI-X總線提供無阻塞的數(shù)據(jù)通道，橋片同時(shí)支持PowerPC工作在MPX總線模式。所述PCI-X/PCI總線的最高速率為100MHz、64bit (800MB/s)。四個(gè)處理器節(jié)點(diǎn)之間的一條 PCI-X/PCI 總線一直工作在 PCI-XlOO 模式(100MHz，64bit)。所述系統(tǒng)還提供四個(gè)EIA-232串行口，每個(gè)處理器節(jié)點(diǎn)對(duì)應(yīng)1個(gè)串口，四個(gè) EIA-232串行口全部接到前面板，可通過計(jì)算機(jī)的串口通訊。所述每個(gè)處理器節(jié)點(diǎn)還具備四個(gè)千兆以太網(wǎng)接口，是由其對(duì)應(yīng)的橋片實(shí)現(xiàn)。橋片集成的千兆以太網(wǎng)控制器具備專用的DMA引擎，支持達(dá)9K字節(jié)的大包，高效的緩沖管理機(jī)制，支持IP、TCP和UDP硬件校驗(yàn)和計(jì)算，這些功能都能很大程度上減小處理器的開銷。Flash用于存儲(chǔ)所有處理器的用戶代碼；上電后，中央控制器用于控制多個(gè)處理器之間的通訊標(biāo)志信號(hào)，且分別提供不同長(zhǎng)度的復(fù)位信號(hào)給每個(gè)處理器；
該系統(tǒng)的工作步驟如下
步驟一中央控制器通過橋片同時(shí)給四個(gè)MPC7448處理器提供復(fù)位信號(hào)，使四個(gè) MPC7448處理器處于復(fù)位狀態(tài)；
步驟二 先把第一片MPC7448處理器復(fù)位信號(hào)釋放，使第一片MPC7448處理器處于正常工作狀態(tài)，其余三片MPC7448處理器仍處于復(fù)位狀態(tài)；
步驟三中央控制器把Flash的總線掛接到第一片MPC7448處理器的外部總線上，第一片MPC7448處理器自動(dòng)加載代碼，代碼加載完成后，第一片MPC7448處理器發(fā)出一個(gè)通訊標(biāo)志信號(hào)給中央控制器表明自己程序加載完成；
步驟四中央控制器檢測(cè)到第一片MPC7448處理器的代碼加載完成通訊標(biāo)志信號(hào)后， 把第二片MPC7448處理器復(fù)位釋放，使第二片MPC7448處理器處于正常工作狀態(tài)，其余的 MPC7448處理器仍處于復(fù)位狀態(tài)；
步驟五中央控制器把Flash的總線掛接到第二片處理器的外部總線上，第二片 MPC7448處理器自動(dòng)加載代碼，代碼加載完成后，第二片MPC7448處理器發(fā)出一個(gè)通訊標(biāo)志信號(hào)給中央控制器表明自己程序加載完成；
步驟六中央控制器檢測(cè)到第二片MPC7448處理器的代碼加載完成通訊標(biāo)志信號(hào)后， 把第三片MPC7448處理器復(fù)位釋放，使第三片MPC7448處理器處于正常工作狀態(tài)，其余的 MPC7448處理器仍處于復(fù)位狀態(tài)；
步驟七中央控制器把Flash的總線掛接到第三片處理器的外部總線上，第三片 MPC7448處理器自動(dòng)加載代碼，代碼加載完成后，第三片MPC7448處理器發(fā)出一個(gè)通訊標(biāo)志信號(hào)給中央控制器表明自己程序加載完成；
步驟八中央控制器檢測(cè)到第三片MPC7448處理器的代碼加載完成通訊標(biāo)志信號(hào)后， 把第四片MPC7448處理器復(fù)位釋放，使第四片MPC7448處理器處于正常工作狀態(tài)；
步驟九中央控制器把Flash的總線掛接到第四片處理器的外部總線上，第四片MPC7448處理器自動(dòng)加載代碼，代碼加載完成后，第四片MPC7448處理器發(fā)出一個(gè)通訊標(biāo)志信號(hào)給中央控制器表明自己程序加載完成；
至此，多處理器的加載完成。
如下表所示，為本發(fā)明系統(tǒng)和傳統(tǒng)系統(tǒng)相比較得到的參數(shù)差別
權(quán)利要求
1.單Flash嵌入式配置多處理器的系統(tǒng)，其特征在于包括中央控制器、四個(gè)處理器節(jié)點(diǎn)和一個(gè)Flash存儲(chǔ)器，中央控制器與四個(gè)處理器節(jié)點(diǎn)、Flash存儲(chǔ)器均連接；所述每個(gè)處理器節(jié)點(diǎn)包括一片MPC7448處理器、一個(gè)橋片和一個(gè)雙數(shù)據(jù)沿動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR SDRAM, 雙數(shù)據(jù)沿動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR SDRAM與MPC7448處理器連接，MPC7448處理器與橋片連接， 橋片與中央控制器連接；所述每?jī)蓚€(gè)處理器節(jié)點(diǎn)的橋片之間通過PCI-X總線連接，四個(gè)處理器節(jié)點(diǎn)與四條PCI-X總線連接呈環(huán)形；所述每個(gè)處理器節(jié)點(diǎn)的橋片均設(shè)置有網(wǎng)絡(luò)接口和串行口。
2.根據(jù)權(quán)利要求1所述的單Flash嵌入式配置多處理器的系統(tǒng)，其特征在于所述 MPC7448 處理器的工作頻率為 1. OGHz 到 1. 5GHz，所述 Flash 為 512Mbyte、32bit 的 Flash， Flash的接口支持U8Mbyte/s的傳輸數(shù)率。
3.根據(jù)權(quán)利要求1或2所述的單Flash嵌入式配置多處理器的系統(tǒng)，其特征在于所述DDR SDRAM為512Mbyte的DDR SDRAM，該DDR SDRAM的瞬時(shí)最大傳輸速率能達(dá)到2. OGB/ s，具有糾錯(cuò)碼功能。
4.根據(jù)權(quán)利要求3所述的單Flash嵌入式配置多處理器的系統(tǒng)，其特征在于所述橋片為PowerPC橋片，橋片為MPC7448、DDR SDRAM和PCI-X總線提供無阻塞的數(shù)據(jù)通道，橋片同時(shí)支持PowerPC工作在MPX總線模式。
5.根據(jù)權(quán)利要求4所述的單Flash嵌入式配置多處理器的系統(tǒng)，其特征在于所述 PCI-X/PCI 總線的最高速率為 100MHz、64bit(800MB/s)。
6.根據(jù)權(quán)利要求1或4所述單Flash嵌入式配置多處理器的系統(tǒng)，其特征在于Flash 用于存儲(chǔ)所有處理器的用戶代碼；上電后，中央控制器用于控制多個(gè)處理器之間的通訊標(biāo)志信號(hào)，且分別提供不同長(zhǎng)度的復(fù)位信號(hào)給每個(gè)處理器；該系統(tǒng)的工作步驟如下步驟一中央控制器通過橋片同時(shí)給四個(gè)MPC7448處理器提供復(fù)位信號(hào)，使四個(gè) MPC7448處理器處于復(fù)位狀態(tài)；步驟二 先把第一片MPC7448處理器復(fù)位信號(hào)釋放，使第一片MPC7448處理器處于正常工作狀態(tài)，其余三片MPC7448處理器仍處于復(fù)位狀態(tài)；步驟三中央控制器把Flash的總線掛接到第一片MPC7448處理器的外部總線上，第一片MPC7448處理器自動(dòng)加載代碼，代碼加載完成后，第一片MPC7448處理器發(fā)出一個(gè)通訊標(biāo)志信號(hào)給中央控制器表明自己程序加載完成；步驟四中央控制器檢測(cè)到第一片MPC7448處理器的代碼加載完成通訊標(biāo)志信號(hào)后， 把第二片MPC7448處理器復(fù)位釋放，使第二片MPC7448處理器處于正常工作狀態(tài)，其余的 MPC7448處理器仍處于復(fù)位狀態(tài)；步驟五中央控制器把Flash的總線掛接到第二片處理器的外部總線上，第二片 MPC7448處理器自動(dòng)加載代碼，代碼加載完成后，第二片MPC7448處理器發(fā)出一個(gè)通訊標(biāo)志信號(hào)給中央控制器表明自己程序加載完成；步驟六中央控制器檢測(cè)到第二片MPC7448處理器的代碼加載完成通訊標(biāo)志信號(hào)后， 把第三片MPC7448處理器復(fù)位釋放，使第三片MPC7448處理器處于正常工作狀態(tài)，其余的 MPC7448處理器仍處于復(fù)位狀態(tài)；步驟七中央控制器把Flash的總線掛接到第三片處理器的外部總線上，第三片MPC7448處理器自動(dòng)加載代碼，代碼加載完成后，第三片MPC7448處理器發(fā)出一個(gè)通訊標(biāo)志信號(hào)給中央控制器表明自己程序加載完成；步驟八中央控制器檢測(cè)到第三片MPC7448處理器的代碼加載完成通訊標(biāo)志信號(hào)后， 把第四片MPC7448處理器復(fù)位釋放，使第四片MPC7448處理器處于正常工作狀態(tài)；步驟九中央控制器把Flash的總線掛接到第四片處理器的外部總線上，第四片 MPC7448處理器自動(dòng)加載代碼，代碼加載完成后，第四片MPC7448處理器發(fā)出一個(gè)通訊標(biāo)志信號(hào)給中央控制器表明自己程序加載完成； 至此，多處理器的加載完成。
全文摘要
本發(fā)明涉及嵌入式配置處理器的技術(shù)領(lǐng)域，特別是單Flash嵌入式配置多處理器的系統(tǒng)，包括中央控制器、四個(gè)處理器節(jié)點(diǎn)和一個(gè)Flash存儲(chǔ)器，中央控制器與四個(gè)處理器節(jié)點(diǎn)、Flash存儲(chǔ)器均連接；每個(gè)處理器節(jié)點(diǎn)包括MPC7448處理器、橋片和雙數(shù)據(jù)沿動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDRSDRAM，DDRSDRAM與處理器連接，處理器與橋片連接，橋片與中央控制器連接；所述每?jī)蓚€(gè)處理器節(jié)點(diǎn)的橋片之間通過PCI-X總線連接，四個(gè)處理器節(jié)點(diǎn)與四條PCI-X總線連接呈環(huán)形；本發(fā)明解決了傳統(tǒng)結(jié)構(gòu)復(fù)雜的問題，很大程度地降低了生產(chǎn)成本，現(xiàn)在的系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，體積小，生產(chǎn)成本較低；還可以根據(jù)處理器需要進(jìn)行自動(dòng)配置，具備高速串行總線。
文檔編號(hào)G06F15/167GK102521200SQ20111041460
公開日2012年6月27日 申請(qǐng)日期2011年12月13日 優(yōu)先權(quán)日2011年12月13日
發(fā)明者王翔, 肖紅, 榮彬杰 申請(qǐng)人:四川賽狄信息技術(shù)有限公司