專利名稱：：存儲器儲存裝置、存儲器控制器及數(shù)據(jù)串傳送與識別方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種數(shù)據(jù)串傳送與識別方法、存儲器儲存裝置及存儲器控制器，尤其涉及一種適用于管理主機(jī)系統(tǒng)及存儲器儲存裝置之間的數(shù)據(jù)串傳遞的方法、存儲器儲存裝置及存儲器控制器。
背景技術(shù)：
：數(shù)碼相機(jī)、手機(jī)與MP3在這幾年來的成長十分迅速，使得消費(fèi)者對儲存媒體的需求也急速增加。由于可復(fù)寫式非易失性存儲器(rewritablenon-volatilememory)具有數(shù)據(jù)非易失性、省電、體積小、無機(jī)械結(jié)構(gòu)、讀寫速度快等特性，最適于可攜式電子產(chǎn)品，例如筆記本式計(jì)算機(jī)。固態(tài)硬盤就是一種以閃速存儲器作為儲存媒體的儲存裝置。因此，近年閃速存儲器產(chǎn)業(yè)成為電子產(chǎn)業(yè)中相當(dāng)熱門的一環(huán)。另一方面，隨著使用者逐漸接受使用電子錢包及預(yù)付儲值，使得智能卡的使用日益普及。智能卡(SmartCard)是具有例如微處理器、卡操作系統(tǒng)、安全模塊及存儲器的組件的集成電路芯片(IC芯片)，以允許持有者執(zhí)行預(yù)定操作。智能卡提供計(jì)算、加密、雙向通信及安全功能，使得這張卡片除了儲存數(shù)據(jù)的功能外還能達(dá)到對其所儲存的數(shù)據(jù)加以保護(hù)的功能。使用全球移動通信系統(tǒng)(GSM)機(jī)制的蜂巢式電話中所使用的用戶識別模塊(SubscriberIdentificationModule,SIM)卡為智能卡的其中一個應(yīng)用范例。然而，智能卡本身受限于儲存容量，因此近年來開始與大容量儲存裝置的記憶卡作結(jié)合，以擴(kuò)增智能卡的儲存容量。在現(xiàn)有技術(shù)中，結(jié)合閃速存儲器與智能卡的應(yīng)用是通過特殊命令來區(qū)別傳送給智能卡或閃速存儲器的數(shù)據(jù)，此特殊命令可能會造成硬件裝置或驅(qū)動程序無法支持的問題。此外，在現(xiàn)有技術(shù)中是比對此特殊命令中關(guān)于所傳送數(shù)據(jù)串的型態(tài)信息來判斷此數(shù)據(jù)串是否為智能卡的命令格式。然而，此方法往往會造成一般文件數(shù)據(jù)與屬于智能卡的命令格式碰撞的問題(即將一般文件數(shù)據(jù)誤判為智能卡的數(shù)據(jù)串)。另外，在一些具有快取存儲器(Cache)的電子產(chǎn)品的應(yīng)用中，因這些電子產(chǎn)品本身的限制，智能卡與電子產(chǎn)品之間數(shù)據(jù)串的傳遞并無法繞過快取存儲器，而使得智能卡所產(chǎn)生的回應(yīng)信息并無法被無誤地回傳至所依附的電子產(chǎn)品，進(jìn)而限制智能卡在這類具有快取存儲器的電子產(chǎn)品上的應(yīng)用。舉例來說，在一個Java系統(tǒng)的移動電話中，因Java系統(tǒng)并不支持諸如NonCache等不須通過快取存儲器而直接地對非易失性存儲器進(jìn)行存取的指令，故很難將智能卡和閃速存儲器以整合為記憶卡的形式應(yīng)用在這類Java系統(tǒng)的移動電話中。請參考圖1，圖1為現(xiàn)有搭配記憶卡12的主機(jī)系統(tǒng)10的功能方框圖。主機(jī)系統(tǒng)10為一種電子產(chǎn)品(如Java系統(tǒng)的移動電話)，并具有快取存儲器14，而記憶卡12具有閃速存儲器16和智能卡芯片18。主機(jī)系統(tǒng)10與記憶卡12之間的數(shù)據(jù)傳遞路徑都會經(jīng)過快取存儲器14。然而，因?yàn)榭烊〈鎯ζ?4會暫存最近主機(jī)系統(tǒng)10與記憶卡12之間所傳遞的數(shù)據(jù)的緣故，當(dāng)主機(jī)系統(tǒng)10欲從智能卡芯片18獲得數(shù)據(jù)時(shí)，若快取存儲器14內(nèi)已經(jīng)存有與讀取指令相符的數(shù)據(jù)時(shí)，則快取存儲器14就會將相符的數(shù)據(jù)傳送至主機(jī)系統(tǒng)10。然而，在這樣的架構(gòu)下，智能卡芯片18的回應(yīng)信息往往會被快取存儲器14已有的數(shù)據(jù)所取代，而使得智能卡芯片18的加密及安全通信的功能大受影響。基此，有需要發(fā)展一套能夠在結(jié)合閃速存儲器與智能卡的應(yīng)用中無誤地傳遞智能卡的回應(yīng)信息的系統(tǒng)和方法。
發(fā)明內(nèi)容本發(fā)明提供一種數(shù)據(jù)串傳送與識別方法、存儲器儲存裝置及存儲器控制器，適用于主機(jī)系統(tǒng)及存儲器儲存裝置之間的數(shù)據(jù)傳遞，并確保主機(jī)系統(tǒng)所接收到的回應(yīng)數(shù)據(jù)串的正確性。本發(fā)明提出一種數(shù)據(jù)串傳送與識別方法，其適用于主機(jī)系統(tǒng)及存儲器儲存裝置之間的數(shù)據(jù)傳遞。存儲器儲存裝置具有智能卡芯片。數(shù)據(jù)串傳送與識別方法包括:(a)主機(jī)系統(tǒng)產(chǎn)生并儲存寫入符記，并將寫入符記結(jié)合于數(shù)據(jù)串中；(b)主機(jī)系統(tǒng)傳送寫入指令至存儲器儲存裝置，寫入指令被設(shè)定為寫入數(shù)據(jù)串至存儲器儲存裝置；(C)存儲器儲存裝置將數(shù)據(jù)串的至少一部分傳遞至智能卡芯片，并記錄數(shù)據(jù)串中的寫入符記；(d)主機(jī)系統(tǒng)依序地傳送多個讀取指令至存儲器儲存裝置，直到主機(jī)系統(tǒng)從存儲器儲存裝置接收到回應(yīng)數(shù)據(jù)串為止，其中回應(yīng)數(shù)據(jù)串具有回應(yīng)信息、寫入符記及第一驗(yàn)證碼，回應(yīng)信息為智能卡芯片因接收到數(shù)據(jù)串的至少一部分而產(chǎn)生，而存儲器儲存裝置依據(jù)回應(yīng)信息及寫入符記產(chǎn)生第一驗(yàn)證碼；(e)主機(jī)系統(tǒng)從所接收到的回應(yīng)數(shù)據(jù)串中獲取出寫入符記、回應(yīng)信息及第一驗(yàn)證碼，并依據(jù)所獲取出的寫入符記及回應(yīng)信息產(chǎn)生第二驗(yàn)證碼；以及(f)主機(jī)系統(tǒng)檢核所獲取出的第一驗(yàn)證碼是否與第二驗(yàn)證碼相同，并檢核所獲取的寫入符記是否與所儲存的寫入符記相同，其中倘若第一驗(yàn)證碼與第二驗(yàn)證碼相同且所獲取的寫入符記與所儲存的寫入符記相同，則主機(jī)系統(tǒng)將所接收到的回應(yīng)數(shù)據(jù)串中的回應(yīng)信息視為智能卡芯片所產(chǎn)生的回應(yīng)信息。本發(fā)明提出一種數(shù)據(jù)串傳送與識別方法，其適用于主機(jī)系統(tǒng)及存儲器儲存裝置之間的數(shù)據(jù)傳遞。存儲器儲存裝置具有智能卡芯片。數(shù)據(jù)串傳送與識別方法包括:(a)主機(jī)系統(tǒng)產(chǎn)生并儲存寫入符記，且將寫入符記結(jié)合于數(shù)據(jù)串中；(b)主機(jī)系統(tǒng)傳送寫入指令至存儲器儲存裝置，寫入指令被設(shè)定為寫入數(shù)據(jù)串至存儲器儲存裝置；(C)存儲器儲存裝置將數(shù)據(jù)串的至少一部分傳遞至智能卡芯片，并記錄數(shù)據(jù)串中的寫入符記；(d)主機(jī)系統(tǒng)依序地傳送多個讀取指令至存儲器儲存裝置，直到主機(jī)系統(tǒng)從存儲器儲存裝置接收到回應(yīng)數(shù)據(jù)串為止，其中回應(yīng)數(shù)據(jù)串具有回應(yīng)信息，而回應(yīng)信息為智能卡芯片因接收到數(shù)據(jù)串的至少一部分而產(chǎn)生，回應(yīng)數(shù)據(jù)串具有多個數(shù)據(jù)區(qū)段，且每一數(shù)據(jù)區(qū)段記錄有完整的寫入符記；(e)主機(jī)系統(tǒng)從所接收到的回應(yīng)數(shù)據(jù)串的每一數(shù)據(jù)區(qū)段中獲取出寫入符記；以及(f)主機(jī)系統(tǒng)檢核每一所獲取出的寫入符記是否與所儲存的寫入符記相同，其中當(dāng)每一所獲取出的寫入符記與所儲存的寫入符記相同時(shí)，則主機(jī)系統(tǒng)將所接收到的回應(yīng)數(shù)據(jù)串中的回應(yīng)信息視為智能卡芯片所產(chǎn)生的回應(yīng)信息。本發(fā)明提出一種存儲器儲存裝置，包括連接器、可復(fù)寫式非易失性存儲器模塊、智能卡芯片以及存儲器控制器。連接器用以耦接至主機(jī)系統(tǒng)?？蓮?fù)寫式非易失性存儲器模塊用以儲存數(shù)據(jù)。智能卡芯片用以基于所接收到的數(shù)據(jù)串的至少一部分而產(chǎn)生回應(yīng)信息。存儲器控制器耦接至連接器、可復(fù)寫式非易失性存儲器模塊及智能卡芯片，用以控制可復(fù)寫式非易失性存儲器及智能卡芯片的操作。其中存儲器控制器藉由連接器從主機(jī)系統(tǒng)接收寫入指令，寫入指令被設(shè)定為將數(shù)據(jù)串寫入至邏輯地址，而數(shù)據(jù)串具有寫入符記。其中存儲器控制器將數(shù)據(jù)串的至少一部分傳遞至智能卡芯片，并記錄數(shù)據(jù)串中的寫入符記。其中存儲器控制器從智能卡芯片接收回應(yīng)信息。其中存儲器控制器依據(jù)回應(yīng)信息及寫入符記，產(chǎn)生第一驗(yàn)證碼。其中存儲器控制器將回應(yīng)信息、寫入符記及第一驗(yàn)證碼加入至回應(yīng)數(shù)據(jù)串。其中存儲器控制器藉由連接器將回應(yīng)數(shù)據(jù)串傳送至主機(jī)系統(tǒng)。本發(fā)明提出一種存儲器控制器，用于控制可復(fù)寫式非易失性存儲器模塊及智能卡芯片。存儲器控制器包括主機(jī)接口、存儲器接口、智能卡芯片接口以及存儲器管理電路。主機(jī)接口用以耦接至主機(jī)系統(tǒng)。存儲器接口用以耦接至可復(fù)寫式非易失性存儲器模塊。智能卡芯片接口用以耦接至智能卡芯片。存儲器管理電路耦接至主機(jī)接口、存儲器接口及智能卡芯片接口。其中存儲器管理電路藉由主機(jī)接口從主機(jī)系統(tǒng)接收寫入指令，寫入指令被設(shè)定為將數(shù)據(jù)串寫入至邏輯地址，而數(shù)據(jù)串具有寫入符記。其中存儲器管理電路藉由智能卡芯片接口將數(shù)據(jù)串的至少一部分傳遞至智能卡芯片，并記錄數(shù)據(jù)串中的寫入符記。其中存儲器管理電路藉由智能卡芯片接口從智能卡芯片接收回應(yīng)信息。其中存儲器管理電路將回應(yīng)信息及寫入符記加入至回應(yīng)數(shù)據(jù)串，而回應(yīng)數(shù)據(jù)串具有多個數(shù)據(jù)區(qū)段，存儲器管理電路將寫入符記加入至每一數(shù)據(jù)區(qū)段中。其中存儲器管理電路藉由主機(jī)接口將回應(yīng)數(shù)據(jù)串傳送至主機(jī)系統(tǒng)。在本發(fā)明的一范例實(shí)施例中，上述的存儲器儲存裝置使用回應(yīng)信息及寫入符記去執(zhí)行雜湊函數(shù)(hashfunction)以產(chǎn)生第一驗(yàn)證碼，主機(jī)系統(tǒng)使用所獲取出的寫入符記及回應(yīng)信息去執(zhí)行雜湊函數(shù)以產(chǎn)生第二驗(yàn)證碼。在本發(fā)明的一范例實(shí)施例中，倘若在步驟(f)中檢核出所獲取出的第一驗(yàn)證碼不同于第二驗(yàn)證碼或檢核出所獲取的寫入符記不同于所儲存的寫入符記，則重復(fù)執(zhí)行步驟(d)、(e)及(f)。在本發(fā)明的一范例實(shí)施例中，上述的回應(yīng)數(shù)據(jù)串具有多個數(shù)據(jù)區(qū)段且每一數(shù)據(jù)區(qū)段分別記錄了完整的寫入符記，而主機(jī)系統(tǒng)在步驟(e)中從每一數(shù)據(jù)區(qū)段中分別獲取出寫入符記，且主機(jī)系統(tǒng)在步驟(f)中檢核每一所獲取出寫入符記是否皆與所儲存的寫入符記相同。在本發(fā)明的一范例實(shí)施例中，倘若主機(jī)系統(tǒng)在步驟(f)中檢核出有任一所獲取出的寫入符記與所儲存的寫入符記不相同，則重復(fù)執(zhí)行步驟(d)、(e)及(f)。在本發(fā)明的一范例實(shí)施例中，上述的每一數(shù)據(jù)區(qū)段的大小為一個扇區(qū)大小。在本發(fā)明的一范例實(shí)施例中，上述的數(shù)據(jù)串傳送與識別方法還包括:存儲器儲存裝置判斷從主機(jī)系統(tǒng)所接收的任數(shù)據(jù)串中是否含有特定標(biāo)記；以及倘若從主機(jī)系統(tǒng)所接收的任數(shù)據(jù)串中含有特定標(biāo)記，則將含有特定標(biāo)記的數(shù)據(jù)串的至少一部分傳送至智能卡芯片。在本發(fā)明的一范例實(shí)施例中，上述的回應(yīng)數(shù)據(jù)串還包括特定標(biāo)記，存儲器儲存裝置使用特定標(biāo)記、回應(yīng)信息及寫入符記去執(zhí)行雜湊函數(shù)以產(chǎn)生第一驗(yàn)證碼，而主機(jī)系統(tǒng)從所接收到的回應(yīng)數(shù)據(jù)串中另獲取出特定標(biāo)記，并使用所獲取出的特定標(biāo)記、寫入符記及回應(yīng)信息去執(zhí)行雜湊函數(shù)以產(chǎn)生第二驗(yàn)證碼。基于上述，上述范例實(shí)施例的數(shù)據(jù)串傳送與識別方法、存儲器儲存裝置及存儲器控制器，適用于主機(jī)系統(tǒng)及存儲器儲存裝置之間的數(shù)據(jù)傳遞，并確保主機(jī)系統(tǒng)所接收到的回應(yīng)數(shù)據(jù)串的正確性。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下。圖1為現(xiàn)有搭配記憶卡的主機(jī)系統(tǒng)的功能方框圖。圖2A是根據(jù)第一范例實(shí)施例所顯示的主機(jī)系統(tǒng)與存儲器儲存裝置。圖2B是根據(jù)本發(fā)明第一范例實(shí)施例所顯示的計(jì)算機(jī)、輸入/輸出裝置與存儲器儲存裝置的示意圖。圖2C是根據(jù)本發(fā)明另一范例實(shí)施例所顯示的主機(jī)系統(tǒng)與存儲器儲存裝置的示意圖。圖3是根據(jù)本發(fā)明一范例實(shí)施例顯示的數(shù)據(jù)處理系統(tǒng)的功能方框圖。圖4是根據(jù)第一范例實(shí)施例所顯示的存儲器控制器的概要方框圖。圖5和圖6是根據(jù)本發(fā)明第一范例實(shí)施例分別顯示主機(jī)系統(tǒng)及存儲器儲存裝置運(yùn)作時(shí)的流程圖。圖7顯示本發(fā)明一實(shí)施例中主機(jī)系統(tǒng)通過存儲器控制器傳送指令或數(shù)據(jù)至智能卡芯片時(shí)所采用的數(shù)據(jù)串的架構(gòu)。圖8為多個邏輯區(qū)塊的示意圖。圖9顯示本發(fā)明一實(shí)施例中存儲器控制器回傳至主機(jī)系統(tǒng)的回應(yīng)數(shù)據(jù)串的結(jié)構(gòu)。圖10顯示本發(fā)明另一實(shí)施例中存儲器控制器回傳至主機(jī)系統(tǒng)的回應(yīng)數(shù)據(jù)串的結(jié)構(gòu)。圖11和圖12是根據(jù)本發(fā)明第一范例實(shí)施例分別顯示主機(jī)系統(tǒng)1000及存儲器儲存裝置運(yùn)作時(shí)的流程圖。圖13和圖14是根據(jù)本發(fā)明第一范例實(shí)施例分別顯示主機(jī)系統(tǒng)及存儲器儲存裝置運(yùn)作時(shí)的流程圖。附圖標(biāo)記:10:主機(jī)系統(tǒng)12:記憶卡14:快取存儲器16:閃速存儲器18:智能卡芯片100:存儲器儲存裝置110:存儲器控制器120:連接器130:可復(fù)寫式非易失性存儲器模塊140:智能卡芯片206:數(shù)據(jù)處理模塊212:快取存儲器402:存儲器管理電路404:主機(jī)接口406:智能卡芯片接口408:存儲器接口410:緩沖存儲器412:錯誤檢查與校正電路414:電源管理電路700:數(shù)據(jù)串702:特定標(biāo)記704:指令-應(yīng)用程序協(xié)議數(shù)據(jù)單元706:寫入符記900:回應(yīng)數(shù)據(jù)串902:寫入符記區(qū)904:數(shù)據(jù)區(qū)906:驗(yàn)證數(shù)據(jù)區(qū)908:數(shù)據(jù)區(qū)段1000:主機(jī)系統(tǒng)1100:計(jì)算機(jī)1102:微處理器1104:隨機(jī)存取存儲器1106:輸入/輸出裝置1108:系統(tǒng)總線1110:數(shù)據(jù)傳輸接口1202:鼠標(biāo)1204:鍵盤1206:顯示器1208:打印機(jī)1212:隨身碟1214:記憶卡1216:固態(tài)硬盤1310:數(shù)碼相機(jī)1312:SD卡1314:MMC卡1316:記憶棒1318:CF卡1320:嵌入式儲存裝置B1Bn:S502S524、S602S626、S1114、S1116、S1224、S1314、S1316、S1424:數(shù)據(jù)傳送程序的步驟C-APDU:指令-應(yīng)用程序協(xié)議數(shù)據(jù)單元WT:寫入符記具體實(shí)施例方式本發(fā)明提供一種數(shù)據(jù)串傳送與識別方法、存儲器儲存裝置及存儲器控制器，以管理主機(jī)系統(tǒng)和具有智能卡芯片的存儲器儲存裝置之間的數(shù)據(jù)傳遞。數(shù)據(jù)串得以藉由寫入指令而從主機(jī)系統(tǒng)被傳送至智能卡芯片。一般而言，存儲器儲存裝置(亦稱，存儲器儲存系統(tǒng))包括可復(fù)寫式非易失性存儲器模塊與存儲器控制器(亦稱，控制電路)。通常存儲器儲存裝置是與主機(jī)系統(tǒng)一起使用，以使主機(jī)系統(tǒng)可將數(shù)據(jù)寫入至存儲器儲存裝置或從存儲器儲存裝置中讀取數(shù)據(jù)。其中，值得說明的是主機(jī)系統(tǒng)可為一手機(jī)，個人數(shù)碼助理(PersonalDigitalAssistant,PDA),個人計(jì)算機(jī)或其他具有快取存儲器的電子產(chǎn)品。主機(jī)系統(tǒng)藉由執(zhí)行多個讀取指令無誤地接收智能卡芯片所產(chǎn)生的回應(yīng)信息。其中，一寫入符記會被用來檢驗(yàn)回傳數(shù)據(jù)的正確性，以使主機(jī)系統(tǒng)得以區(qū)別所接收到的回應(yīng)信息是暫存在快取存儲器中的舊有回應(yīng)信息，亦或是智能卡芯片所產(chǎn)生的最新回應(yīng)信息。其中，此文所稱的快取存儲器，泛指當(dāng)主機(jī)系統(tǒng)處理數(shù)據(jù)時(shí)，會較存儲器儲存裝置更先去搜尋數(shù)據(jù)的存儲器單元。再者，如果所欲搜尋的數(shù)據(jù)已暫存于此快取存儲器，則主機(jī)系統(tǒng)就不需再至存儲器儲存裝置中讀取數(shù)據(jù)。以下將以數(shù)個范例實(shí)施例并配合附圖來詳細(xì)說明本發(fā)明。但必須了解的是，此些范例實(shí)施例并非限制本發(fā)明。圖2A是根據(jù)第一范例實(shí)施例所顯示的主機(jī)系統(tǒng)與存儲器儲存裝置。請參照圖2A,主機(jī)系統(tǒng)1000—般包括計(jì)算機(jī)1100與輸入/輸出(input/output,I/O)裝置1106。計(jì)算機(jī)1100包括微處理器1102、隨機(jī)存取存儲器(randomaccessmemory,RAM)1104、系統(tǒng)總線1108與數(shù)據(jù)傳輸接口1110。輸入/輸出裝置1106包括如圖2B的鼠標(biāo)1202、鍵盤1204、顯示器1206與打印機(jī)1208。必須了解的是，圖2B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可還包括其他裝置。例如，輸入/輸出裝置1106可以是與計(jì)算機(jī)1100整合成一體的觸控屏幕、鍵盤、按鈕或開關(guān)。在本發(fā)明范例實(shí)施例中，存儲器儲存裝置100是通過數(shù)據(jù)傳輸接口1110與主機(jī)系統(tǒng)1000的其他元件耦接。藉由微處理器1102、隨機(jī)存取存儲器1104與輸入/輸出裝置1106的運(yùn)作可將數(shù)據(jù)寫入至存儲器儲存裝置100或從存儲器儲存裝置100中讀取數(shù)據(jù)。例如，存儲器儲存裝置100可以是如圖2B所示的隨身碟1212、記憶卡1214或固態(tài)硬盤(SolidStateDrive,SSD)1216等的可復(fù)寫式非易失性存儲器儲存裝置。在本發(fā)明一范例實(shí)施例中，存儲器儲存裝置100可為智能卡或整合了智能卡和非易失性存儲器的整合性安全數(shù)碼(securedigital,SD)記憶卡。但必須了解的是,在本發(fā)明另一范例實(shí)施例中存儲器儲存裝置100亦可以是多媒體卡(MultiMediaCard,MMC)記憶卡或其他的記憶裝置。一般而言，主機(jī)系統(tǒng)1000可實(shí)質(zhì)地為可與存儲器儲存裝置100配合以儲存數(shù)據(jù)的任意系統(tǒng)。雖然在本范例實(shí)施例中，主機(jī)系統(tǒng)1000是以計(jì)算機(jī)系統(tǒng)來作說明，然而，在本發(fā)明另一范例實(shí)施例中主機(jī)系統(tǒng)1000可以是數(shù)碼相機(jī)、攝像機(jī)、通信裝置、音頻播放器或視頻播放器等系統(tǒng)。例如，在主機(jī)系統(tǒng)為數(shù)碼相機(jī)(攝像機(jī))1310時(shí)，可復(fù)寫式非易失性存儲器儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memorystick)1316、CF卡1318或嵌入式儲存裝置1320(如圖2C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(EmbeddedMMC，eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接于主機(jī)系統(tǒng)的基板上。請參照圖3，圖3是根據(jù)本發(fā)明一范例實(shí)施例顯示的數(shù)據(jù)處理系統(tǒng)的功能方框圖，此數(shù)據(jù)處理系統(tǒng)會采用本發(fā)明的數(shù)據(jù)串傳送與識別方法，以管理主機(jī)系統(tǒng)1000和具有智能卡芯片140的存儲器儲存裝置100之間的數(shù)據(jù)傳遞。數(shù)據(jù)處理系統(tǒng)包括主機(jī)系統(tǒng)1000與存儲器儲存裝置100。其中，主機(jī)系統(tǒng)1000具有一數(shù)據(jù)處理模塊206，主機(jī)系統(tǒng)1000藉由數(shù)據(jù)處理模塊206來操作存儲器儲存裝置100，而數(shù)據(jù)處理模塊206可以一軟件、固件或硬件方式實(shí)施。此外，主機(jī)系統(tǒng)1000亦包含其他元件，例如:處理器、操作系統(tǒng)等。在本范例實(shí)施例中，主機(jī)系統(tǒng)1000與存儲器儲存裝置100之間所有指令與數(shù)據(jù)的傳遞皆會通過快取存儲器212。此外，上述主機(jī)系統(tǒng)1000可為個人計(jì)算機(jī)、移動電話、筆記本式計(jì)算機(jī)、個人數(shù)字助理機(jī)(PDA)....等。在本范例實(shí)施例中，存儲器儲存裝置100包括連接器120、存儲器控制器110、可復(fù)寫式非易失性存儲器模塊130及智能卡芯片140。存儲器控制器110，用以控制存儲器儲存裝置100的操作，以及控制存儲器儲存裝置100與主機(jī)系統(tǒng)1000之間的數(shù)據(jù)傳遞。通常存儲器儲存裝置100會與主機(jī)系統(tǒng)1000—起使用，以使主機(jī)系統(tǒng)1000可將指令和數(shù)據(jù)傳送到存儲器儲存裝置100。存儲器控制器110以及主機(jī)系統(tǒng)1000會將信息傳送至智能卡芯片140，并無誤地回傳智能卡芯片140的回應(yīng)信息至主機(jī)系統(tǒng)1000。主機(jī)系統(tǒng)1000的快取存儲器212會暫存主機(jī)系統(tǒng)1000最近曾使用過的數(shù)據(jù)，以提升主機(jī)系統(tǒng)1000整體的數(shù)據(jù)處理速度。在本范例實(shí)施例中，連接器120電性連接存儲器控制器110，并且與主機(jī)系統(tǒng)1000耦接，用以從主機(jī)系統(tǒng)1000接收指令和數(shù)據(jù)，并將存儲器儲存裝置100的信息傳送至主機(jī)系統(tǒng)1000。在本范例實(shí)施例中，連接器120是相容于安全數(shù)碼(SecureDigital，SD)接口標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接器120亦可以是符合電氣和電子工程師協(xié)會(InstituteofElectricalandElectronicEngineers,IEEE)1394標(biāo)準(zhǔn)、平行高級技術(shù)附件(ParallelAdvancedTechnologyAttachment,PATA)標(biāo)準(zhǔn)、高速周邊零件連接接口(PeripheralComponentInterconnectExpress,PCIExpress)標(biāo)準(zhǔn)、通用串行總線(UniversalSerialBus,USB)標(biāo)準(zhǔn)、串行高級技術(shù)附件(SerialAdvancedTechnologyAttachment,SATA)標(biāo)準(zhǔn)、記憶棒(MemoryStick,MS)接口標(biāo)準(zhǔn)、多媒體儲存卡(MultiMediaCard,MMC)接口標(biāo)準(zhǔn)、小型閃速(CompactFlash,CF)接口標(biāo)準(zhǔn)、整合式驅(qū)動電子接口(IntegratedDeviceElectronics,IDE)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。存儲器控制器110用以執(zhí)行以硬件型式或固件型式實(shí)作的多個邏輯門或控制指令，并且根據(jù)主機(jī)系統(tǒng)1000的指令將指令或數(shù)據(jù)傳送至智能卡芯片140、將信息處理后傳送至主機(jī)系統(tǒng)1000或在可復(fù)寫式非易失性存儲器模塊130中進(jìn)行數(shù)據(jù)的寫入、讀取、抹除與合并等運(yùn)作。可復(fù)寫式非易失性存儲器模塊130是耦接至存儲器控制器110，并且具有多個實(shí)體區(qū)塊以儲存主機(jī)系統(tǒng)1000所寫入的數(shù)據(jù)。然而，可復(fù)寫式非易失性存儲器模塊130對本發(fā)明來說是選擇性的元件，而非必要的元件。在本范例實(shí)施例中，每一實(shí)體區(qū)塊分別具有多個實(shí)體頁面，其中屬于同一個實(shí)體區(qū)塊的實(shí)體頁面可被獨(dú)立地寫入且被同時(shí)地抹除。例如，每一實(shí)體區(qū)塊是由128個實(shí)體頁面所組成，并且每一實(shí)體頁面的容量為4千位元組(Kilobyte,KB)。然而,本發(fā)明不限于此。更詳細(xì)來說，實(shí)體區(qū)塊為抹除的最小單位。亦即，每一實(shí)體區(qū)塊含有最小數(shù)目的一并被抹除的存儲器單元。實(shí)體頁面為程序化的最小單元。即，實(shí)體頁面為更新數(shù)據(jù)的最小單元。然而，必須了解的是，在本發(fā)明另一范例實(shí)施例中，更新數(shù)據(jù)的最小單位亦可以是實(shí)體扇區(qū)或其他大小。每一實(shí)體頁面通常包括數(shù)據(jù)位元區(qū)與冗余位元區(qū)。數(shù)據(jù)位元區(qū)用以儲存使用者的數(shù)據(jù)，而冗余位元區(qū)用以儲存系統(tǒng)的數(shù)據(jù)(例如，錯誤檢查與校正碼)。在本范例實(shí)施例中，可復(fù)寫式非易失性存儲器模塊130為多階存儲器單元(MultiLevelCelI，MLC)NAND閃速存儲器模塊。然而，本發(fā)明不限于此，可復(fù)寫式非易失性存儲器模塊130亦可是單階層存儲器單元(SingleLevelCell,SLC)NAND閃速存儲器模塊、其他閃速存儲器模塊或其他具有相同特性的存儲器模塊。智能卡芯片140電性連接存儲器控制器110，并且用以執(zhí)行計(jì)算、加密、雙向通信及安全認(rèn)證等功能。在本發(fā)明一范例實(shí)施例中，智能卡芯片140為相容于ISO7816標(biāo)準(zhǔn)的接觸式智能卡芯片。然而，必須了解的是，本發(fā)明不限于此。例如，智能卡芯片140亦可是相容于ISO14443、ISO15408或其他安全智能卡芯片標(biāo)準(zhǔn)的接觸或非接觸式智能卡芯片。又例如，智能卡芯片140可為射頻識別(RadioFrequencyIdentification,RFID)芯片、無線傳輸芯片(如:藍(lán)牙芯片)或多媒體控制芯片(如:數(shù)碼錄音芯片)等。此外，值得說明的是，存儲器控制器Iio與智能卡芯片140可各為一獨(dú)立芯片，亦可合并封裝為一單一芯片。圖4是根據(jù)第一范例實(shí)施例所顯示的存儲器控制器的概要方框圖。必須了解的是，圖4所顯示的存儲器控制器僅為一個范例，本發(fā)明不限于此。請參照圖4，存儲器控制器110包括存儲器管理電路402、主機(jī)接口404、智能卡芯片接口406、存儲器接口408、緩沖存儲器410、錯誤檢查與校正電路412、電源管理電路414。存儲器管理電路402用以控制存儲器控制器110的整體運(yùn)作。具體來說，存儲器管理電路402具有多個控制指令，并且在存儲器儲存裝置100運(yùn)作時(shí)，此些控制指令會被執(zhí)行以進(jìn)行數(shù)據(jù)的加密、配送、寫入、讀取與抹除等運(yùn)作。在本范例實(shí)施例中，存儲器管理電路402的控制指令是以固件型式來實(shí)作。例如，存儲器管理電路402具有微處理器單元(未顯示)與只讀存儲器(未顯示)，并且此些控制指令是被燒錄至此只讀存儲器中。當(dāng)存儲器儲存裝置100運(yùn)作時(shí)，此些控制指令會由微處理器單元來執(zhí)行以進(jìn)行數(shù)據(jù)的加密、配送、寫入、讀取與抹除等運(yùn)作。在本發(fā)明另一范例實(shí)施例中，存儲器管理電路402的控制指令亦可以程序碼型式儲存于可復(fù)寫式非易失性存儲器模塊130的特定區(qū)域(例如，存儲器模塊中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲器管理電路402具有微處理器單元(未顯示)、只讀存儲器(未顯示)及隨機(jī)存取存儲器(未顯示)。特別是，此只讀存儲器具有驅(qū)動碼，并且當(dāng)存儲器控制器110被使能時(shí)，微處理器單元會先執(zhí)行此驅(qū)動碼段來將儲存于可復(fù)寫式非易失性存儲器模塊130中的控制指令載入至存儲器管理電路402的隨機(jī)存取存儲器中。之后，微處理器單元會運(yùn)轉(zhuǎn)此些控制指令以進(jìn)行數(shù)據(jù)的加密、配送、寫入、讀取與抹除等運(yùn)作。此外，在本發(fā)明另一范例實(shí)施例中，存儲器管理電路402的控制指令亦可以一硬件型式來實(shí)作。例如，存儲器管理電路402包括微控制器、存儲器管理單元、存儲器寫入單元、存儲器讀取單元、存儲器抹除單元與數(shù)據(jù)處理單元。存儲器管理單元、存儲器寫入單元、存儲器讀取單元、存儲器抹除單元與數(shù)據(jù)處理單元是耦接至微控制器。其中，存儲器管理單元用以管理可復(fù)寫式非易失性存儲器模塊130的實(shí)體區(qū)塊；存儲器寫入單元用以對可復(fù)寫式非易失性存儲器模塊130下達(dá)寫入指令以將數(shù)據(jù)寫入至可復(fù)寫式非易失性存儲器模塊130中；存儲器讀取單元用以對可復(fù)寫式非易失性存儲器模塊130下達(dá)讀取指令以從可復(fù)寫式非易失性存儲器模塊130中讀取數(shù)據(jù)；存儲器抹除單元用以對可復(fù)寫式非易失性存儲器模塊130下達(dá)抹除指令以將數(shù)據(jù)從可復(fù)寫式非易失性存儲器模塊130中抹除；而數(shù)據(jù)處理單元用以處理欲寫入至可復(fù)寫式非易失性存儲器模塊130的數(shù)據(jù)以及從可復(fù)寫式非易失性存儲器模塊130中讀取的數(shù)據(jù)。主機(jī)接口404是耦接至存儲器管理電路402及主機(jī)系統(tǒng)1000，并且用以接收與識別主機(jī)系統(tǒng)1000所傳送的指令與數(shù)據(jù)，并將回應(yīng)數(shù)據(jù)串傳送至主機(jī)系統(tǒng)1000。在本范例實(shí)施例中，主機(jī)接口404是相容于SD標(biāo)準(zhǔn)。然而，必須了解的是本發(fā)明不限于此，主機(jī)接口404亦可以是相容于PATA標(biāo)準(zhǔn)、IEEE1394標(biāo)準(zhǔn)、PCIExpress標(biāo)準(zhǔn)、USB標(biāo)準(zhǔn)、SATA標(biāo)準(zhǔn)、MS標(biāo)準(zhǔn)、MMC標(biāo)準(zhǔn)、CF標(biāo)準(zhǔn)、IDE標(biāo)準(zhǔn)或其他適合的數(shù)據(jù)傳輸標(biāo)準(zhǔn)。智能卡芯片接口406是耦接至存儲器管理電路402及智能卡芯片140，且用以將存儲器管理電路402所輸出的數(shù)據(jù)或指令傳送至智能卡芯片140，并用以將智能卡芯片140所產(chǎn)生的回應(yīng)信息傳送給存儲器管理電路402。存儲器接口408是耦接至存儲器管理電路402并且用以存取可復(fù)寫式非易失性存儲器模塊130。也就是說，欲寫入至可復(fù)寫式非易失性存儲器模塊130的數(shù)據(jù)會經(jīng)由存儲器接口408轉(zhuǎn)換為可復(fù)寫式非易失性存儲器模塊130所能接受的格式。緩沖存儲器410是耦接至存儲器管理電路402并且用以暫存來自于主機(jī)系統(tǒng)1000的數(shù)據(jù)與指令或來自于可復(fù)寫式非易失性存儲器模塊130的數(shù)據(jù)。緩沖存儲器410可為靜態(tài)隨機(jī)存取存儲器(staticrandomaccessmemory,SRAM)、動態(tài)隨機(jī)存取存儲器(DynamicRandomAccessmemory,DRAM)、磁阻式存儲器(MagnetoresistiveRandomAccessMemory,MRAM)、相變化存儲器(PhaseChangeRandomAccessMemory,PRAM)、同步動態(tài)隨機(jī)存取存儲器(SynchronousDRAM,SDRAM)或其他適合的存儲器。錯誤檢查與校正電路412是耦接至存儲器管理電路402并且用以執(zhí)行一錯誤校正程序以確保數(shù)據(jù)的正確性。具體來說，當(dāng)主機(jī)接口404從主機(jī)系統(tǒng)1000中接收到寫入指令時(shí)，錯誤檢查與校正電路會為對應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對應(yīng)的錯誤檢查與校正碼(ErrorCheckingandCorrectingCode,ECCCode),并且存儲器管理電路402會將此更新數(shù)據(jù)與對應(yīng)的錯誤校正碼寫入至可復(fù)寫式非易失性存儲器模塊130中。之后，當(dāng)存儲器管理電路402從可復(fù)寫式非易失性存儲器模塊130中讀取數(shù)據(jù)時(shí)會同時(shí)讀取此數(shù)據(jù)對應(yīng)的錯誤校正碼，并且錯誤檢查與校正電路412會依據(jù)此錯誤校正碼對所讀取的數(shù)據(jù)執(zhí)行錯誤校正程序。電源管理電路414是耦接至存儲器管理電路402并且用以控制存儲器儲存裝置100的電源。在本發(fā)明一范例實(shí)施例中，當(dāng)主機(jī)系統(tǒng)1000在對上述含有智能卡芯片140的存儲器儲存裝置100進(jìn)行操作時(shí)，存儲器控制器110配合主機(jī)系統(tǒng)1000的數(shù)據(jù)處理模塊206能夠正確地將數(shù)據(jù)或指令傳送至智能卡芯片140，并無誤地將智能卡芯片140的回應(yīng)信息傳遞至主機(jī)系統(tǒng)1000。以下將配合圖5和圖6詳細(xì)說明存儲器控制器110與主機(jī)系統(tǒng)1000之間所執(zhí)行數(shù)據(jù)傳送程序的流程。其中，圖5是根據(jù)本發(fā)明第一范例實(shí)施例顯示主機(jī)系統(tǒng)1000運(yùn)作時(shí)的流程圖，而圖6是根據(jù)本發(fā)明第一范例實(shí)施例顯示存儲器儲存裝置100運(yùn)作時(shí)的流程圖。請先參照圖5，每當(dāng)主機(jī)系統(tǒng)1000要傳送數(shù)據(jù)至智能卡芯片140之前，主機(jī)系統(tǒng)1000會先獲得或產(chǎn)生一寫入符記(writetoken)WT，并儲存該寫入符記WT(步驟S502)。其中，寫入符記WT可依一設(shè)定的原則產(chǎn)生，如依序、亂數(shù)或是依據(jù)一系統(tǒng)時(shí)間產(chǎn)生，故一般來說，在每次主機(jī)系統(tǒng)1000欲傳送數(shù)據(jù)至智能卡芯片140時(shí)，主機(jī)系統(tǒng)1000所獲得的寫入符記WT大多會彼此不同。此外，當(dāng)主機(jī)系統(tǒng)1000傳送寫入指令至智能卡芯片140時(shí)，寫入符記WT會隨著寫入指令被傳送到存儲器控制器110，且寫入符記WT亦會被包含在回傳至主機(jī)系統(tǒng)1000的數(shù)據(jù)串中。主機(jī)系統(tǒng)1000藉由數(shù)據(jù)處理模塊206檢核所儲存的寫入符記是否與存儲器控制器110所回傳的寫入符記相同，以作為在檢核回應(yīng)數(shù)據(jù)串是否正確的依據(jù)。在另一范例實(shí)施例中，當(dāng)主機(jī)系統(tǒng)1000產(chǎn)生寫入符記WT后，寫入符記WT會再經(jīng)編輯并隨著寫入指令被傳送到存儲器控制器110，故當(dāng)主機(jī)系統(tǒng)1000傳送寫入指令至存儲器控制器110時(shí)，此編輯過的寫入符記會隨著寫入指令被傳送到存儲器控制器110，且此編輯過的寫入符記亦會被包含在存儲器控制器110回傳至主機(jī)系統(tǒng)1000的回應(yīng)數(shù)據(jù)串中。之后，在主機(jī)系統(tǒng)1000傳送數(shù)據(jù)或指令至存儲器儲存裝置100的智能卡芯片140之前，主機(jī)系統(tǒng)1000會將所欲傳送數(shù)據(jù)或指令與一特定標(biāo)記及寫入符記WT合并，以形成數(shù)據(jù)串(步驟504)。上述的特定標(biāo)記用以供存儲器控制器110據(jù)以判斷主機(jī)系統(tǒng)1000所傳送的數(shù)據(jù)或指令的至少一部分是否應(yīng)傳送給智能卡芯片140。倘若存儲器控制器110從主機(jī)系統(tǒng)1000所接收的任一數(shù)據(jù)串中含有特定標(biāo)記，則存儲器控制器110將含有特定標(biāo)記的數(shù)據(jù)串的至少一部分傳送至智能卡芯片140。請參考圖7，在本范例實(shí)施例中，主機(jī)系統(tǒng)1000傳送至存儲器控制器110的數(shù)據(jù)或指令704為一指令-應(yīng)用程序協(xié)議數(shù)據(jù)單元(Command-ApplicationProtocolDataUnit,C-APDU),而C-APDU704與特定標(biāo)記702以及寫入符記706合并后，即可形成數(shù)據(jù)串700，以作為主機(jī)系統(tǒng)1000與智能卡芯片140之間的聯(lián)系之用。然而須注意的，在本發(fā)明存儲器儲存裝置100不具有可復(fù)寫式非易失性存儲器模塊130的其他范例實(shí)施例中，數(shù)據(jù)串700可不具有特定標(biāo)記702。亦即，對這些不具有可復(fù)寫式非易失性存儲器模塊130的范例實(shí)施例而言，特定標(biāo)記702不必包含在數(shù)據(jù)串700當(dāng)中。換言之，在上述不具有可復(fù)寫式非易失性存儲器模塊130的范例實(shí)施例，當(dāng)進(jìn)行步驟S504時(shí)，只須合并C-APDU704與寫入符記706，以形成數(shù)據(jù)串700。在本范例實(shí)施例中，特定標(biāo)記702是位于數(shù)據(jù)串700的數(shù)個最高有效字元(MostSignificantBit,MSB)而形成在C-APDU704之前，寫入符記706則是位于數(shù)據(jù)串700的數(shù)個最低有效字元(LeastSignificantBit,LSB)而形成在C-APDU704之后。然而，須注意的，特定標(biāo)記702和寫入符記706在數(shù)據(jù)串700中的位置并不以此為限，例如:在本發(fā)明的另一個范例實(shí)施例中，可藉由一編碼器，將特定標(biāo)記702和寫入符記706的各個位元分散在數(shù)據(jù)串700之中，之后在藉由相同的編碼器從數(shù)據(jù)串700中獲取出特定標(biāo)記702和寫入符記706。另外，在本發(fā)明的一范例實(shí)施例中，特定標(biāo)記702和寫入符記706位于數(shù)據(jù)串700的同一端；在本發(fā)明的另一范例實(shí)施例中，特定標(biāo)記702位于數(shù)據(jù)串700的右端，而寫入符記706位于數(shù)據(jù)串700的左端。此外，在另一范例實(shí)施例中，特定標(biāo)記702是由存儲器控制器110依據(jù)欲傳送數(shù)據(jù)或指令的地址產(chǎn)生。在另一范例實(shí)施例中，主機(jī)系統(tǒng)1000是將所欲傳送的數(shù)據(jù)或指令與寫入符記WT合并以形成數(shù)據(jù)串700后傳送至存儲器控制器110，而在所傳送的指令(如讀取指令或?qū)懭胫噶?中具有數(shù)據(jù)讀取地址或數(shù)據(jù)寫入地址，存儲器控制器110則于接收到主機(jī)系統(tǒng)1000所傳送的指令后，依據(jù)指令中的地址來對相對應(yīng)的地址執(zhí)行相關(guān)的操作(讀取或?qū)懭?。此外，由于智能卡芯片140及可復(fù)寫式非易失性存儲器模塊130具有不同的地址區(qū)段，故在本發(fā)明一范例實(shí)施例中，無需產(chǎn)生該特定標(biāo)記，而存儲器控制器110可依據(jù)指令中的對應(yīng)地址，來判斷該指令是用以控制可復(fù)寫式非易失性存儲器模塊130的操作，或是用以指示存儲器控制器110將主機(jī)系統(tǒng)1000所傳送的數(shù)據(jù)串的至少一部分傳送至智能卡芯片140。必須了解的，在本范例實(shí)施例中，倘若主機(jī)系統(tǒng)1000存取的對象為可復(fù)寫式非易失性存儲器模塊130而不是智能卡芯片140的話，則上述的特定標(biāo)記702及寫入符記706并不會被包含至主機(jī)系統(tǒng)1000傳送給存儲器控制器110的數(shù)據(jù)串中。在后面的說明中，將會進(jìn)一步地說明存儲器控制器110如何依據(jù)所接收到的數(shù)據(jù)串中是否含有上述的特定標(biāo)記，來判斷數(shù)據(jù)串所要傳送的目的地是可復(fù)寫式非易失性存儲器模塊130亦或是智能卡芯片140。當(dāng)數(shù)據(jù)串700形成之后，主機(jī)系統(tǒng)1000會藉由寫入指令，將數(shù)據(jù)串700傳送至存儲器儲存裝置100的存儲器控制器110(步驟S506)。亦即，主機(jī)系統(tǒng)1000會傳送寫入指令至存儲器儲存裝置100，而此一寫入指令系被設(shè)定為將數(shù)據(jù)串700寫入至存儲器儲存裝置100。當(dāng)數(shù)據(jù)串700被傳送到存儲器控制器110之后，主機(jī)系統(tǒng)1000會依序地傳送多個讀取指令至存儲器儲存裝置100的存儲器控制器110，直到主機(jī)系統(tǒng)1000從存儲器儲存裝置100接收到智能卡芯片140所產(chǎn)生的回應(yīng)信息為止。其中，上述每一個讀取指令被設(shè)定為讀取存儲器儲存裝置100的多個邏輯區(qū)塊B1至Bn當(dāng)中的一邏輯區(qū)塊的數(shù)據(jù)。其中，圖8為上述多個邏輯區(qū)塊B1至Bn的示意圖。在本發(fā)明中，上述多個邏輯區(qū)塊B1至Bn可以屬于單一特定文件，或?qū)儆诙鄠€特定文件。此外，在本發(fā)明一范例實(shí)施例中，上述多個邏輯區(qū)塊B1至^中的每一個邏輯區(qū)塊具有相同的容量。請參考圖5，在將多個讀取指令傳送到存儲器儲存裝置100之前，主機(jī)系統(tǒng)1000的數(shù)據(jù)處理模塊206會設(shè)定指標(biāo)BP，以將指標(biāo)Bp對應(yīng)到上述多個邏輯區(qū)塊B1至Bn當(dāng)中的一邏輯區(qū)塊Bs(步驟S508)。其中，邏輯區(qū)塊Bs在本文中是被定義為“啟始邏輯區(qū)塊”，用以表示第一個被執(zhí)行的讀取指令所對應(yīng)的邏輯區(qū)塊。須說明的，啟始邏輯區(qū)塊Bs可以是多個邏輯區(qū)塊B1至Bn當(dāng)中的任何一個邏輯區(qū)塊。當(dāng)將指標(biāo)Bp設(shè)定為啟始邏輯區(qū)塊Bs之后，主機(jī)系統(tǒng)1000會傳送一讀取指令(步驟S510)，而此一讀取指令被設(shè)定讀取指標(biāo)Bp所對應(yīng)的邏輯區(qū)塊中讀取數(shù)據(jù)。另須說明的，在主機(jī)系統(tǒng)1000傳送該讀取指令之前，數(shù)據(jù)管理模塊206會先確認(rèn)該快取存儲器212是否已經(jīng)儲存有指標(biāo)Bp所對應(yīng)的邏輯區(qū)塊的數(shù)據(jù)，若有，則數(shù)據(jù)管理模塊206會直接從快取存儲器212中讀取，而不會再從存儲器儲存裝置100讀取。另一方面，倘若快取存儲器212尚未儲存有指標(biāo)Bp所對應(yīng)的邏輯區(qū)塊的數(shù)據(jù)，則步驟S510中的讀取指令則會傳送到存儲器儲存裝置100的存儲器控制器110，并由存儲器控制器110執(zhí)行。在本范例實(shí)施例中，當(dāng)存儲器控制器110接收到主機(jī)系統(tǒng)1000所輸出的讀取指令之后，存儲器控制器110會先判斷此讀取指令是否被設(shè)定為讀取上述多個邏輯區(qū)塊B1至Bn的數(shù)據(jù)，而倘若該讀取指令被設(shè)定為讀取上述多個邏輯區(qū)塊B1至Bn的數(shù)據(jù)，存儲器控制器110是由一暫存器中直接產(chǎn)生一預(yù)設(shè)樣式(pattern)的數(shù)據(jù)(例如所有位元全為零的數(shù)據(jù))，以減少因讀取數(shù)據(jù)而耗費(fèi)的時(shí)間。上述的預(yù)設(shè)樣式的數(shù)據(jù)可以是任何樣式的數(shù)據(jù)，而使主機(jī)系統(tǒng)1000得以藉由檢查存儲器控制器100所回傳的回應(yīng)數(shù)據(jù)串中是否為上述預(yù)設(shè)樣式的數(shù)據(jù)，判斷所接收到的回應(yīng)數(shù)據(jù)串是否為存儲器控制器100因智能卡芯片140尚未產(chǎn)生回應(yīng)信息而產(chǎn)生的回應(yīng)數(shù)據(jù)串。換言之，倘若主機(jī)系統(tǒng)1000所接收到的回應(yīng)數(shù)據(jù)串中為上述預(yù)設(shè)樣式的數(shù)據(jù)，則主機(jī)系統(tǒng)1000即判斷所接收到的回應(yīng)數(shù)據(jù)串為存儲器控制器100因智能卡芯片140尚未產(chǎn)生回應(yīng)信息而產(chǎn)生的回應(yīng)數(shù)據(jù)串。請?jiān)賲⒖紙D5，主機(jī)系統(tǒng)1000藉由數(shù)據(jù)處理模塊206自存儲器儲存裝置100或快取存儲器212得到所需讀取地址所對應(yīng)的回應(yīng)數(shù)據(jù)串(步驟S512)，其中，上述回應(yīng)數(shù)據(jù)串中包含有上述的寫入符記WT以及第一驗(yàn)證碼。其中，上述的第一驗(yàn)證碼為存儲器控制器110將相關(guān)的信息進(jìn)行編碼后所產(chǎn)生。上述的相關(guān)信息例如是智能卡芯片140的回應(yīng)信息、寫入符記WT或是從可復(fù)寫式非易失性存儲器模塊130所讀取的數(shù)據(jù)。舉例來說，在本發(fā)明一范例實(shí)施例中，存儲器控制器110藉由存儲器管理電路402使用智能卡芯片140的回應(yīng)信息以及寫入符記WT去執(zhí)行一雜湊函數(shù)(hashfunction)，以產(chǎn)生上述的第一驗(yàn)證碼。又例如，在本發(fā)明一范例實(shí)施例中，存儲器控制器110藉由存儲器管理電路402使用智能卡芯片140的回應(yīng)信息、特定標(biāo)記702以及寫入符記WT去執(zhí)行雜湊函數(shù)，以產(chǎn)生上述的第一驗(yàn)證碼。此外，當(dāng)存儲器控制器110接收到包含有寫入符記WT的數(shù)據(jù)串700時(shí)，會儲存其中的寫入符記WT，之后當(dāng)存儲器控制器110回應(yīng)主機(jī)系統(tǒng)1000所傳送的讀取指令時(shí)，會將所儲存的寫入符記WT加到要回傳的回應(yīng)數(shù)據(jù)串內(nèi)。請參考圖9，圖9為存儲器控制器110回傳至數(shù)據(jù)處理模塊206的回應(yīng)數(shù)據(jù)串900的數(shù)據(jù)結(jié)構(gòu)圖?；貞?yīng)數(shù)據(jù)串900包含有一寫入符記區(qū)902、一數(shù)據(jù)區(qū)904以及一驗(yàn)證數(shù)據(jù)區(qū)906，其中寫入符記區(qū)902用來記載上述的寫入符記WT，數(shù)據(jù)區(qū)904用來記載智能卡芯片140所產(chǎn)生的信息或記載上述預(yù)設(shè)樣式的數(shù)據(jù)，而驗(yàn)證數(shù)據(jù)區(qū)906用來記載上述的第一驗(yàn)證碼。須注意的，寫入符記區(qū)902、數(shù)據(jù)區(qū)904及驗(yàn)證數(shù)據(jù)區(qū)906在回應(yīng)數(shù)據(jù)串900中的位置并不以圖9所顯示的為限，且可依據(jù)不同需要進(jìn)行調(diào)整。請?jiān)趨⒖紙D5。當(dāng)主機(jī)系統(tǒng)1000的數(shù)據(jù)處理模塊206在步驟S512中接收到回應(yīng)數(shù)據(jù)串900后，會從回應(yīng)數(shù)據(jù)串900中獲取出寫入符記WT及第一驗(yàn)證碼，并依據(jù)所接收到的回應(yīng)數(shù)據(jù)串900產(chǎn)生第二驗(yàn)證碼(步驟S514)。其中，從回應(yīng)數(shù)據(jù)串900中所獲取出寫入符記WT和第一驗(yàn)證碼可以是編輯過或是未編輯過的。此外，主機(jī)系統(tǒng)1000產(chǎn)生第二驗(yàn)證碼的方式可以與存儲器控制器110產(chǎn)生第一驗(yàn)證碼的方式相同。舉例來說，主機(jī)系統(tǒng)1000及存儲器控制器110可執(zhí)行相同的雜湊函數(shù)分別產(chǎn)生第二驗(yàn)證碼及第一驗(yàn)證碼。在本發(fā)明一范例實(shí)施例中，主機(jī)系統(tǒng)1000使用所獲取的回應(yīng)信息以及寫入符記WT去執(zhí)行雜湊函數(shù)，以產(chǎn)生上述的第二驗(yàn)證碼。又例如，在本發(fā)明一范例實(shí)施例中，主機(jī)系統(tǒng)1000使用所獲取的回應(yīng)信息、特定標(biāo)記702以及寫入符記WT去執(zhí)行雜湊函數(shù)，以產(chǎn)生上述的第二驗(yàn)證碼。之后，在步驟S514中，主機(jī)系統(tǒng)1000藉由數(shù)據(jù)處理模塊206檢核回應(yīng)數(shù)據(jù)串900中的寫入符記WT是否與主機(jī)系統(tǒng)1000所儲存的寫入符記WT—致(步驟S516)。倘若上述兩寫入符記WT彼此一致，則進(jìn)行步驟S520;而倘若上述兩寫入符記WT并不一致，則進(jìn)行步驟S518。在步驟S518中，主機(jī)系統(tǒng)1000藉由數(shù)據(jù)處理模塊206重新設(shè)定指標(biāo)BP，以重復(fù)執(zhí)行步驟S510S516。在步驟S520中，主機(jī)系統(tǒng)1000藉由數(shù)據(jù)處理模塊206檢核第一驗(yàn)證碼是否與主機(jī)系統(tǒng)1000所產(chǎn)生的第二驗(yàn)證碼一致。倘若第一驗(yàn)證碼與第二驗(yàn)證碼彼此一致，則進(jìn)行步驟S522;而倘若第一驗(yàn)證碼與第二驗(yàn)證碼并不一致，則進(jìn)行步驟S518。一般說來，步驟S516中所檢核的結(jié)果大多會是回應(yīng)數(shù)據(jù)串900中的寫入符記WT是否與主機(jī)系統(tǒng)1000所儲存的寫入符記WT—致，且步驟S520中所檢核的結(jié)果大多會是第一驗(yàn)證碼與第二驗(yàn)證碼彼此一致。然而，因?yàn)橹鳈C(jī)系統(tǒng)1000具有快取存儲器212的緣故，快取存儲器212中會存有先前存儲器控制器110所回傳的回應(yīng)數(shù)據(jù)串，而當(dāng)數(shù)據(jù)處理模塊206被重新啟動，主機(jī)系統(tǒng)1000所儲存的寫入符記WT與回應(yīng)數(shù)據(jù)串900中的寫入符記WT即可能會一致，進(jìn)而使主機(jī)系統(tǒng)1000所接收到的回應(yīng)數(shù)據(jù)串900中的數(shù)據(jù)可能是快取存儲器212所儲存的舊有數(shù)據(jù)，而并非完全是存儲器儲存裝置100所新產(chǎn)生的數(shù)據(jù)。此外，因快取存儲器212處理快取數(shù)據(jù)方式的不同，當(dāng)主機(jī)系統(tǒng)1000讀取邏輯區(qū)塊B1至Bn上的數(shù)據(jù)時(shí)，快取存儲器212可能將舊有的數(shù)據(jù)回傳給數(shù)據(jù)處理模塊206，這也會使主機(jī)系統(tǒng)1000所接收到的回應(yīng)數(shù)據(jù)串900中的數(shù)據(jù)可能是快取存儲器212所儲存的舊有數(shù)據(jù)，而并非完全是存儲器儲存裝置100所新產(chǎn)生的數(shù)據(jù)。因此，倘若回應(yīng)數(shù)據(jù)串900中的寫入符記WT與主機(jī)系統(tǒng)1000所儲存的寫入符記WT并不一致，或是第一驗(yàn)證碼不同于第二驗(yàn)證碼，則此回應(yīng)數(shù)據(jù)串900即可被判定為是快取存儲器212所暫存的舊有數(shù)據(jù)，而非由存儲器控制器110因回應(yīng)當(dāng)次讀取指令所產(chǎn)生的新回應(yīng)數(shù)據(jù)串。在步驟S522中，主機(jī)系統(tǒng)1000藉由數(shù)據(jù)處理模塊206檢核回應(yīng)數(shù)據(jù)串900的數(shù)據(jù)區(qū)904內(nèi)的數(shù)據(jù)是否與上述的預(yù)設(shè)樣式一致。倘若回應(yīng)數(shù)據(jù)串900的數(shù)據(jù)區(qū)904內(nèi)的數(shù)據(jù)全部與上述的預(yù)設(shè)樣式一致，則表示存儲器控制器110尚未接收到智能卡芯片140的回應(yīng)信息，而會進(jìn)行步驟S518;而相對的，倘若回應(yīng)數(shù)據(jù)串900的數(shù)據(jù)區(qū)904內(nèi)的數(shù)據(jù)與上述的預(yù)設(shè)樣式并不一致，則表示存儲器控制器110已經(jīng)接收到智能卡芯片140的回應(yīng)信息，而會進(jìn)行步驟S524，以將所回應(yīng)數(shù)據(jù)串900的數(shù)據(jù)區(qū)904內(nèi)的數(shù)據(jù)視為智能卡芯片140所產(chǎn)生的回應(yīng)信息。相對于圖5所顯示的主機(jī)系統(tǒng)1000與智能卡芯片140運(yùn)作時(shí)的流程，存儲器儲存裝置100與主機(jī)系統(tǒng)1000的運(yùn)作流程則可參考圖6。首先，當(dāng)存儲器儲存裝置100開始運(yùn)作時(shí)，存儲器控制器110會取得關(guān)于上述多個邏輯區(qū)塊B1至Bn的地址信息(步驟S602)，以作為后續(xù)比對主機(jī)系統(tǒng)1000所傳送的讀取指令之用。之后，存儲器控制器110即可開始接收主機(jī)系統(tǒng)1000所輸出的寫入指令(步驟S604)，其中該寫入指令被設(shè)定為寫入第一數(shù)據(jù)串至存儲器儲存裝置100，而該第一數(shù)據(jù)串可以是如圖7中所示的數(shù)據(jù)串700或是其他的數(shù)據(jù)串。當(dāng)存儲器控制器110接收到寫入指令之后，即會檢核該第一數(shù)據(jù)串是否含有如圖7所示的特定標(biāo)記702(步驟S606)。倘若第一數(shù)據(jù)串不含有特定標(biāo)記702，則存儲器控制器110會依據(jù)寫入指令所指派的地址，將第一數(shù)據(jù)串寫入至可復(fù)寫式非易失性存儲器模塊130(步驟S608);相對的，倘若第一數(shù)據(jù)串含有特定標(biāo)記702，則存儲器控制器110會將第一數(shù)據(jù)串中的寫入符記WT(如圖7中的寫入符記706)記錄在緩沖存儲器410，并將特定標(biāo)記702與寫入符記WT從第一數(shù)據(jù)串中去除，以產(chǎn)生第二數(shù)據(jù)串(如圖7中所示的C-APDU704)，再將第二數(shù)據(jù)串傳送至智能卡芯片140(步驟S610)。如此一來，藉由偵測第一數(shù)據(jù)串中是否含有特定標(biāo)記702，存儲器控制器110即可判斷數(shù)據(jù)串應(yīng)該送往可復(fù)寫式非易失性存儲器模塊130或送往智能卡芯片140。須說明的，在本發(fā)明不具有可復(fù)寫式非易失性存儲器模塊130的其他范例實(shí)施例中，因數(shù)據(jù)串700不具有特定標(biāo)記702，故圖4的流程中的步驟S606和S610會予以省略，且在步驟S610中即不須將特定標(biāo)記702從數(shù)據(jù)串700除去，而直接將數(shù)據(jù)串700的至少一部分傳送到智能卡芯片140。另須說明的，在本發(fā)明的另一個范例實(shí)施例中，上述的第二數(shù)據(jù)串即為上述的第一數(shù)據(jù)串。換言之，存儲器控制器110不會將特定標(biāo)記702或?qū)懭敕沇T從第一數(shù)據(jù)串中去除，而是將第一數(shù)據(jù)串直接轉(zhuǎn)送到智能卡芯片140。之后，智能卡芯片140再從所接收到的第一數(shù)據(jù)串辨識出特定標(biāo)記702、C-APDU704和寫入符記WT。此外，本范例實(shí)施例中，第一數(shù)據(jù)串中的寫入符記WT除如上所述會記錄在緩沖存儲器410之外。在本發(fā)明的另一范例實(shí)施例中，存儲器控制器110會將第一數(shù)據(jù)串中的寫入符記WT記錄在可復(fù)寫式非易失性存儲器模塊130。當(dāng)?shù)诙?shù)據(jù)串被送往智能卡芯片140之后，存儲器控制器110即會等待接收主機(jī)系統(tǒng)1000所傳送過來的讀取指令(步驟S612)，其中上述的讀取指令包含但不限于主機(jī)系統(tǒng)1000于圖5的步驟S510所傳送的讀取指令。之后，存儲器控制器110會檢核所接收的讀取指令所指派的地址是否屬于上述的邏輯區(qū)塊B1至Bn(步驟S614)，亦即存儲器控制器110會檢核所接收的讀取指令是否被設(shè)定為讀取上述多個邏輯區(qū)塊B1至Bn的數(shù)據(jù)。若上述讀取指令所指派的地址并非屬于邏輯區(qū)塊B1至Bn，則存儲器控制器110會依據(jù)讀取指令所指派的地址讀取對應(yīng)的數(shù)據(jù)(步驟S616)，并將數(shù)據(jù)傳送至主機(jī)系統(tǒng)1000;相對的，若上述讀取指令所指派的地址屬于上述的邏輯區(qū)塊B1至Bn的邏輯地址，則存儲器控制器110會再檢核是否已經(jīng)接收到智能卡芯片140的回應(yīng)信息(步驟S618)，而在本范例實(shí)施例中，此回應(yīng)信息為智能卡芯片140因接收到上述的第二數(shù)據(jù)串而產(chǎn)生，并且為一回應(yīng)-應(yīng)用程序協(xié)議數(shù)據(jù)單兀(Response-ApplicationProtocolDataUnit,R-APDU)。在步驟S618中，倘若存儲器控制器110已經(jīng)接收到智能卡芯片140的回應(yīng)信息，則存儲器控制器110依據(jù)回應(yīng)信息及寫入符記WT，產(chǎn)生第一驗(yàn)證碼(步驟S622)。之后，存儲器控制器110將回應(yīng)信息、寫入符記WT及第一驗(yàn)證碼加入至回應(yīng)數(shù)據(jù)串900(步驟S624)，再將此回應(yīng)數(shù)據(jù)串900傳送至主機(jī)系統(tǒng)1000(步驟S626)。倘若在步驟S618中，存儲器控制器110尚未接收到智能卡芯片140的回應(yīng)信息，則存儲器控制器110會回傳第二回應(yīng)數(shù)據(jù)串至主機(jī)系統(tǒng)1000，以回應(yīng)所接收到的讀取指令(步驟S620)。在本范例實(shí)施例中，第二回應(yīng)數(shù)據(jù)串的數(shù)據(jù)結(jié)構(gòu)亦與圖9所示回應(yīng)數(shù)據(jù)串900的數(shù)據(jù)結(jié)構(gòu)一致，其中寫入符記區(qū)902則用來記載寫入符記WT，而數(shù)據(jù)區(qū)904內(nèi)的數(shù)據(jù)為上述的預(yù)設(shè)樣式。在本發(fā)明一范例實(shí)施例中，存儲器控制器110會依據(jù)寫入符記WT及上述的預(yù)設(shè)樣式，產(chǎn)生另一個第一驗(yàn)證碼，并將此一第一驗(yàn)證碼加入至第二回應(yīng)數(shù)據(jù)串的驗(yàn)證數(shù)據(jù)區(qū)906中。如此，主機(jī)系統(tǒng)1000可依據(jù)第二回應(yīng)數(shù)據(jù)串中的第一驗(yàn)證碼，檢核第二回應(yīng)數(shù)據(jù)串的正確性。此外，在本發(fā)明一范例實(shí)施例中，倘若存儲器控制器110在步驟S618中尚未接收到智能卡芯片140的回應(yīng)信息，則不產(chǎn)生另一個第一驗(yàn)證碼，而將上述的寫入符記WT及預(yù)設(shè)樣式分別加入至回應(yīng)數(shù)據(jù)串900的寫入符記區(qū)902及數(shù)據(jù)區(qū)904，以產(chǎn)生第二回應(yīng)數(shù)據(jù)串。當(dāng)進(jìn)行完步驟S620之后，存儲器控制器110會再繼續(xù)等待主機(jī)系統(tǒng)1000的下一個讀取指令，直到接收到智能卡芯片140所產(chǎn)生的回應(yīng)信息，并回傳上述的具有智能卡芯片140回應(yīng)信息的回應(yīng)數(shù)據(jù)串900至主機(jī)系統(tǒng)1000為止。在上述部分的范例實(shí)施例中，回應(yīng)數(shù)據(jù)串900包含有寫入符記區(qū)902、數(shù)據(jù)區(qū)904以及驗(yàn)證數(shù)據(jù)區(qū)906，其中寫入符記區(qū)902用來記載寫入符記WT。然而，在本發(fā)明一范例實(shí)施例中，回應(yīng)數(shù)據(jù)串900可具有多個數(shù)據(jù)區(qū)段，而存儲器控制器110將寫入符記WT加入至每一數(shù)據(jù)區(qū)段中。如圖10所示，在此范例實(shí)施例中，回應(yīng)數(shù)據(jù)串900具有多個數(shù)據(jù)區(qū)段908，而每一個數(shù)據(jù)區(qū)段908皆記錄有完整的寫入符記WT。更進(jìn)一步地說，在此一范例實(shí)施例中，存儲器控制器110再將回應(yīng)數(shù)據(jù)串900回傳至主機(jī)系統(tǒng)1000時(shí)，會將寫入符記WT加入至每一數(shù)據(jù)區(qū)段908中，以使每一數(shù)據(jù)區(qū)段908皆記錄有完整的寫入符記WT。之后，主機(jī)系統(tǒng)1000再從回應(yīng)數(shù)據(jù)串900的每一數(shù)據(jù)區(qū)段908中分別獲取出寫入符記WT，并檢核每一所獲取出的寫入符記WT是否與所儲存的寫入符記WT相同。倘若每一所獲取出的寫入符記WT皆與所儲存的寫入符記WT相同，則判斷回應(yīng)數(shù)據(jù)串900是存儲器儲存裝置100所新產(chǎn)生的數(shù)據(jù)，而非快取存儲器212所儲存的舊有數(shù)據(jù)。在本發(fā)明一范例實(shí)施例中，每一數(shù)據(jù)區(qū)段908的大小為一扇區(qū)大小(512Bytes)。其中，扇區(qū)為主機(jī)系統(tǒng)1000更新數(shù)據(jù)時(shí)的最小單位。然而，本發(fā)明并不以此為限，每一數(shù)據(jù)區(qū)段908的大小亦可為其他大小，例如，1KB.2KB等。請參考圖11及圖12。圖11和圖12是根據(jù)本發(fā)明第一范例實(shí)施例分別顯示主機(jī)系統(tǒng)1000及存儲器儲存裝置100運(yùn)作時(shí)的流程圖。圖11流程的步驟大致與圖5流程的步驟相同，而兩流程之間的不同點(diǎn)在于圖11流程中的步驟SI114取代了圖5流程中的步驟S514，且圖11流程中的步驟S1116取代了圖5流程中的步驟S516及S520。主機(jī)系統(tǒng)1000在步驟S1114中獲取每一數(shù)據(jù)區(qū)段908中的寫入符記WT，并在在步驟S1116中檢核每一所獲取出的寫入符記WT是否與所儲存的寫入符記WT相同。若有任一所獲取出的寫入符記WT不同于主機(jī)系統(tǒng)1000所儲存的寫入符記WT，則進(jìn)行步驟S518。此外，圖12流程的步驟大致與圖6流程的步驟相同，而兩流程之間的不同點(diǎn)在于圖11流程中的步驟S1224取代了圖6流程中的步驟S622及S624。在步驟S1224中，存儲器控制器110將智能卡芯片140所產(chǎn)生的回應(yīng)信息加入至回應(yīng)數(shù)據(jù)串900中，并將寫入符記WT加入至數(shù)據(jù)串900的每一數(shù)據(jù)區(qū)段908中。在本發(fā)明一范例實(shí)施例中，存儲器控制器110除了會將寫入符記WT加入至數(shù)據(jù)串900的每一數(shù)據(jù)區(qū)段908中之外，還會產(chǎn)生上述的第一驗(yàn)證碼，而主機(jī)系統(tǒng)1000除了會檢核每一所獲取出的寫入符記WT是否與所儲存的寫入符記WT相同之外，還會依據(jù)所接收到的回應(yīng)數(shù)據(jù)串900產(chǎn)生第二驗(yàn)證碼，并檢核第二驗(yàn)證碼是否與第一驗(yàn)證碼相同。請參考圖13及圖14。圖13和圖14是根據(jù)本發(fā)明第一范例實(shí)施例分別顯示主機(jī)系統(tǒng)1000及存儲器儲存裝置100運(yùn)作時(shí)的流程圖。圖13流程的步驟大致與圖5流程的步驟相同，而兩流程之間的不同點(diǎn)在于圖13流程中的步驟S1314取代了圖5流程中的步驟S514，且圖13流程中的步驟S1316取代了圖5流程中的步驟S516及S520。主機(jī)系統(tǒng)1000在步驟S1314中從回應(yīng)數(shù)據(jù)串900中獲取第一驗(yàn)證碼，且從每一數(shù)據(jù)區(qū)段908中分別獲取出寫入符記WT，并依據(jù)所接收到的回應(yīng)數(shù)據(jù)串產(chǎn)生第二驗(yàn)證碼。主機(jī)系統(tǒng)1000在步驟S1316中檢核每一所獲取出的寫入符記WT是否與所儲存的寫入符記WT相同。若有任一所獲取出的寫入符記WT不同于主機(jī)系統(tǒng)1000所儲存的寫入符記WT，則進(jìn)行步驟S518。此夕卜，圖14流程的步驟大致與圖6流程的步驟相同，而兩流程之間的不同點(diǎn)在于圖14流程中的步驟S1424取代了圖6流程中的步驟S624。在步驟S1424中，存儲器控制器110將第一驗(yàn)證碼及智能卡芯片140所產(chǎn)生的回應(yīng)信息加入至回應(yīng)數(shù)據(jù)串900中，并將寫入符記WT加入至數(shù)據(jù)串900的每一數(shù)據(jù)區(qū)段908中。綜上所述，本發(fā)明一范例實(shí)施例的數(shù)據(jù)串傳送與識別方法、存儲器儲存裝置及存儲器控制器，適用于主機(jī)系統(tǒng)及存儲器儲存裝置之間的數(shù)據(jù)傳遞。存儲器控制器將主機(jī)系統(tǒng)所傳送的數(shù)據(jù)串的至少一部分轉(zhuǎn)送至存儲器儲存裝置的智能卡芯片。之后，主機(jī)系統(tǒng)可藉由執(zhí)行多個讀取指令，無誤地接收智能卡芯片所產(chǎn)生的回應(yīng)信息。其中，存儲器控制器可將第一驗(yàn)證碼加入至回傳至主機(jī)系統(tǒng)的回應(yīng)數(shù)據(jù)串中，亦可將寫入符記分別記錄至回應(yīng)數(shù)據(jù)串的每一數(shù)據(jù)區(qū)段中。主機(jī)系統(tǒng)可依據(jù)所接收的回應(yīng)數(shù)據(jù)串，產(chǎn)生第二驗(yàn)證碼。主機(jī)系統(tǒng)藉由檢核第一驗(yàn)證碼是否與第二驗(yàn)證碼相同，確認(rèn)回應(yīng)數(shù)據(jù)串的正確性。此外，主機(jī)系統(tǒng)亦可檢核每一數(shù)據(jù)區(qū)段的寫入符記，確認(rèn)回應(yīng)數(shù)據(jù)串的正確性。如此一來，主機(jī)系統(tǒng)可無誤地接收智能卡芯片所產(chǎn)生的回應(yīng)信息。雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何所屬
技術(shù)領(lǐng)域：
的普通技術(shù)人員，當(dāng)可作些許更動與潤飾，而不脫離本發(fā)明的精神和范圍。權(quán)利要求1.一種數(shù)據(jù)串傳送與識別方法，其適用于一主機(jī)系統(tǒng)及一存儲器儲存裝置之間的數(shù)據(jù)傳遞，該存儲器儲存裝置具有一智能卡芯片，該數(shù)據(jù)串傳送與識別方法包括:(a)該主機(jī)系統(tǒng)產(chǎn)生并儲存一寫入符記，并將該寫入符記結(jié)合于一數(shù)據(jù)串中；(b)該主機(jī)系統(tǒng)傳送一寫入指令至該存儲器儲存裝置，該寫入指令被設(shè)定為寫入該數(shù)據(jù)串至該存儲器儲存裝置；(C)該存儲器儲存裝置將該數(shù)據(jù)串的至少一部分傳遞至該智能卡芯片，并記錄該數(shù)據(jù)串中的該與入符記；(d)該主機(jī)系統(tǒng)依序地傳送多個讀取指令至該存儲器儲存裝置，直到該主機(jī)系統(tǒng)從該存儲器儲存裝置接收到一回應(yīng)數(shù)據(jù)串為止，其中該回應(yīng)數(shù)據(jù)串具有一回應(yīng)信息、該寫入符記及一第一驗(yàn)證碼，該回應(yīng)信息為該智能卡芯片因接收到該數(shù)據(jù)串的至少一部分而產(chǎn)生，而該存儲器儲存裝置依據(jù)該回應(yīng)信息及該寫入符記產(chǎn)生該第一驗(yàn)證碼；(e)該主機(jī)系統(tǒng)從所接收到的該回應(yīng)數(shù)據(jù)串中獲取出該寫入符記、該回應(yīng)信息及該第一驗(yàn)證碼，并依據(jù)所獲取出的該寫入符記及該回應(yīng)信息產(chǎn)生一第二驗(yàn)證碼；以及(f)該主機(jī)系統(tǒng)檢核所獲取出的該第一驗(yàn)證碼是否與該第二驗(yàn)證碼相同，并檢核所獲取的該寫入符記是否與所儲存的該寫入符記相同，其中倘若該第一驗(yàn)證碼與該第二驗(yàn)證碼相同且所獲取的該寫入符記與所儲存的該寫入符記相同，則該主機(jī)系統(tǒng)將所接收到的該回應(yīng)數(shù)據(jù)串中的該回應(yīng)信息視為該智能卡芯片所產(chǎn)生的回應(yīng)信息。2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)串傳送與識別方法，其中該存儲器儲存裝置使用該回應(yīng)信息及該寫入符記去執(zhí)行一雜湊函數(shù)以產(chǎn)生該第一驗(yàn)證碼，該主機(jī)系統(tǒng)使用所獲取出的該寫入符記及該回應(yīng)信息去執(zhí)行該雜湊函數(shù)以產(chǎn)生該第二驗(yàn)證碼。3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)串傳送與識別方法，其中倘若在步驟(f)中檢核出所獲取出的該第一驗(yàn)證碼不同于第二驗(yàn)證碼或檢核出所獲取的該寫入符記不同于所儲存的該寫入符記，則重復(fù)執(zhí)行步驟(d)、(e)及(f)。4.根據(jù)權(quán)利要求1所述的數(shù)據(jù)串傳送與識別方法，其中該回應(yīng)數(shù)據(jù)串具有多個數(shù)據(jù)區(qū)段且每一該些數(shù)據(jù)區(qū)段分別記錄了完整的該寫入符記，而該主機(jī)系統(tǒng)在步驟(e)中從每一該些數(shù)據(jù)區(qū)段中分別獲取出該寫入符記，且該主機(jī)系統(tǒng)在步驟(f)中檢核每一所獲取出該寫入符記是否皆與所儲存的該寫入符記相同。5.根據(jù)權(quán)利要求4所述的數(shù)據(jù)串傳送與識別方法，其中倘若該主機(jī)系統(tǒng)在步驟(f)中檢核出有任一所獲取出的該寫入符記與所儲存的該寫入符記不相同，則重復(fù)執(zhí)行步驟(d)、(e)及(f)。6.根據(jù)權(quán)利要求4所述的數(shù)據(jù)串傳送與識別方法，其中每一該些數(shù)據(jù)區(qū)段的大小為一扇區(qū)大小。7.根據(jù)權(quán)利要求1所述的數(shù)據(jù)串傳送與識別方法，其中還包括:該存儲器儲存裝置判斷從該主機(jī)系統(tǒng)所接收的任一數(shù)據(jù)串中是否含有一特定標(biāo)記；以及倘若從該主機(jī)系統(tǒng)所接收的任一數(shù)據(jù)串中含有該特定標(biāo)記，則將含有該特定標(biāo)記的數(shù)據(jù)串的至少一部分傳送至該智能卡芯片。8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)串傳送與識別方法，其中該回應(yīng)數(shù)據(jù)串還包括該特定標(biāo)記，該存儲器儲存裝置使用該特定標(biāo)記、該回應(yīng)信息及該寫入符記去執(zhí)行一雜湊函數(shù)以產(chǎn)生該第一驗(yàn)證碼，而該主機(jī)系統(tǒng)從所接收到的該回應(yīng)數(shù)據(jù)串中另獲取出該特定標(biāo)記，并使用所獲取出的該特定標(biāo)記、該寫入符記及該回應(yīng)信息去執(zhí)行該雜湊函數(shù)以產(chǎn)生該第二驗(yàn)證碼。9.一種數(shù)據(jù)串傳送與識別方法，其適用于一主機(jī)系統(tǒng)及一存儲器儲存裝置之間的數(shù)據(jù)傳遞，該存儲器儲存裝置具有一智能卡芯片，該數(shù)據(jù)串傳送與識別方法包括:(a)該主機(jī)系統(tǒng)產(chǎn)生并儲存一寫入符記，且將該寫入符記結(jié)合于一數(shù)據(jù)串中；(b)該主機(jī)系統(tǒng)傳送一寫入指令至該存儲器儲存裝置，該寫入指令被設(shè)定為寫入該數(shù)據(jù)串至該存儲器儲存裝置；(C)該存儲器儲存裝置將該數(shù)據(jù)串的至少一部分傳遞至該智能卡芯片，并記錄該數(shù)據(jù)串中的該與入符記；(d)該主機(jī)系統(tǒng)依序地傳送多個讀取指令至該存儲器儲存裝置，直到該主機(jī)系統(tǒng)從該存儲器儲存裝置接收到一回應(yīng)數(shù)據(jù)串為止，其中該回應(yīng)數(shù)據(jù)串具有一回應(yīng)信息，而該回應(yīng)信息為該智能卡芯片因接收到該數(shù)據(jù)串的至少一部分而產(chǎn)生，該回應(yīng)數(shù)據(jù)串具有多個數(shù)據(jù)區(qū)段，且每一該些數(shù)據(jù)區(qū)段記錄有完整的該寫入符記；(e)該主機(jī)系統(tǒng)從所接收到的該回應(yīng)數(shù)據(jù)串的每一該些數(shù)據(jù)區(qū)段中獲取出該寫入符記；以及(f)該主機(jī)系統(tǒng)檢核每一所獲取出的該寫入符記是否與所儲存的該寫入符記相同，其中當(dāng)每一所獲取出的該寫入符記與所儲存的該寫入符記相同時(shí)，則該主機(jī)系統(tǒng)將所接收到的該回應(yīng)數(shù)據(jù)串中的該回應(yīng)信息視為該智能卡芯片所產(chǎn)生的回應(yīng)信息。10.根據(jù)權(quán)利要求9所述的數(shù)據(jù)串傳送與識別方法，其中倘若該主機(jī)系統(tǒng)在步驟(f)中檢核出有任一所獲取出的該寫入符記與所儲存的該寫入符記不相同，則重復(fù)執(zhí)行步驟(d)、(e)及(f)。11.根據(jù)權(quán)利要求9所述的數(shù)據(jù)串傳送與識別方法，其中每一該些數(shù)據(jù)區(qū)段的大小為一扇區(qū)大小。12.—種存儲器儲存裝置，包括:一連接器，用以耦接至一主機(jī)系統(tǒng)；一可復(fù)寫式非易失性存儲器模塊，用以儲存數(shù)據(jù)；一智能卡芯片，用以基于所接收到的一數(shù)據(jù)串的至少一部分而產(chǎn)生一回應(yīng)信息；以及一存儲器控制器，耦接至該連接器、該可復(fù)寫式非易失性存儲器模塊及該智能卡芯片，用以控制該可復(fù)寫式非易失性存儲器及該智能卡芯片的操作；其中該存儲器控制器藉由該連接器從該主機(jī)系統(tǒng)接收一寫入指令，該寫入指令被設(shè)定為將該數(shù)據(jù)串寫入至一邏輯地址，而該數(shù)據(jù)串具有一寫入符記；其中該存儲器控制器將該數(shù)據(jù)串的至少一部分傳遞至該智能卡芯片，并記錄該數(shù)據(jù)串中的該寫入符記；其中該存儲器控制器從該智能卡芯片接收該回應(yīng)信息；其中該存儲器控制器依據(jù)該回應(yīng)信息及該寫入符記，產(chǎn)生一第一驗(yàn)證碼；其中該存儲器控制器將該回應(yīng)信息、該寫入符記及該第一驗(yàn)證碼加入至一回應(yīng)數(shù)據(jù)串;其中該存儲器控制器藉由該連接器將該回應(yīng)數(shù)據(jù)串傳送至該主機(jī)系統(tǒng)。13.根據(jù)權(quán)利要求12所述的存儲器儲存裝置，其中該存儲器控制器使用該回應(yīng)信息及該寫入符記去執(zhí)行一雜湊函數(shù)以產(chǎn)生該第一驗(yàn)證碼。14.根據(jù)權(quán)利要求13所述的存儲器儲存裝置，其中該回應(yīng)數(shù)據(jù)串具有多個數(shù)據(jù)區(qū)段，而該存儲器控制器將該寫入符記加入至每一該些數(shù)據(jù)區(qū)段中。15.根據(jù)權(quán)利要求14所述的存儲器儲存裝置，其中每一該些數(shù)據(jù)區(qū)段的大小為一扇區(qū)大小。16.根據(jù)權(quán)利要求12所述的存儲器儲存裝置，其中該存儲器控制器判斷從該主機(jī)系統(tǒng)所接收的任一數(shù)據(jù)串中是否含有一特定標(biāo)記，且倘若從該主機(jī)系統(tǒng)所接收的任一數(shù)據(jù)串中含有該特定標(biāo)記，則該存儲器控制器將含有該特定標(biāo)記的數(shù)據(jù)串的至少一部分傳送至該智能卡芯片。17.根據(jù)權(quán)利要求16所述的存儲器儲存裝置，其中該存儲器控制器使用該特定標(biāo)記、該回應(yīng)信息及該寫入符記去執(zhí)行一雜湊函數(shù)以產(chǎn)生該第一驗(yàn)證碼。18.一種存儲器控制器，用于控制一可復(fù)寫式非易失性存儲器模塊及一智能卡芯片，該存儲器控制器包括:一主機(jī)接口，用以I禹接至一主機(jī)系統(tǒng)；一存儲器接口，用以耦接至該可復(fù)寫式非易失性存儲器模塊；一智能卡芯片接口，用以耦接至該智能卡芯片；以及一存儲器管理電路，耦接至該主機(jī)接口、該存儲器接口及該智能卡芯片接口；其中該存儲器管理電路藉由該主機(jī)接口從該主機(jī)系統(tǒng)接收一寫入指令，該寫入指令被設(shè)定為將一數(shù)據(jù)串寫入至一邏輯`地址，而該數(shù)據(jù)串具有一寫入符記；其中該存儲器管理電路藉由該智能卡芯片接口將該數(shù)據(jù)串的至少一部分傳遞至該智能卡芯片，并記錄該數(shù)據(jù)串中的該寫入符記；其中該存儲器管理電路藉由該智能卡芯片接口從該智能卡芯片接收一回應(yīng)信息；其中該存儲器管理電路將該回應(yīng)信息及該寫入符記加入至一回應(yīng)數(shù)據(jù)串，而該回應(yīng)數(shù)據(jù)串具有多個數(shù)據(jù)區(qū)段，該存儲器管理電路將該寫入符記加入至每一該些數(shù)據(jù)區(qū)段中；其中該存儲器管理電路藉由該主機(jī)接口將該回應(yīng)數(shù)據(jù)串傳送至該主機(jī)系統(tǒng)。19.根據(jù)權(quán)利要求18所述的存儲器控制器，其中該存儲器管理電路判斷從該主機(jī)系統(tǒng)所接收的任一數(shù)據(jù)串中是否含有一特定標(biāo)記，且倘若從該主機(jī)系統(tǒng)所接收的任一數(shù)據(jù)串中含有該特定標(biāo)記，則該存儲器管理電路將含有該特定標(biāo)記的數(shù)據(jù)串的至少一部分傳送至該智能卡芯片。20.根據(jù)權(quán)利要求18所述的存儲器控制器，其中每一該些數(shù)據(jù)區(qū)段的大小為一扇區(qū)大小。全文摘要一種存儲器儲存裝置、存儲器控制器及數(shù)據(jù)串傳送與識別方法。存儲器控制器將主機(jī)系統(tǒng)所傳送的數(shù)據(jù)串的至少一部分轉(zhuǎn)送至存儲器儲存裝置的智能卡芯片。之后，藉由執(zhí)行多個讀取指令，主機(jī)系統(tǒng)可無誤地接收智能卡芯片所產(chǎn)生的回應(yīng)信息。其中，存儲器控制器可將第一驗(yàn)證碼加入至回傳至主機(jī)系統(tǒng)的回應(yīng)數(shù)據(jù)串中，亦可將寫入符記分別記錄至回應(yīng)數(shù)據(jù)串的每一數(shù)據(jù)區(qū)段中。主機(jī)系統(tǒng)藉由檢核第一驗(yàn)證碼或每一數(shù)據(jù)區(qū)段的寫入符記，確認(rèn)回應(yīng)數(shù)據(jù)串的正確性。文檔編號G06F11/10GK103116470SQ201110363160公開日2013年5月22日申請日期2011年11月16日優(yōu)先權(quán)日2011年11月16日發(fā)明者江旭志申請人:群聯(lián)電子股份有限公司