專利名稱：一種具有同步校正功能的多通道高速數(shù)據(jù)采集系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于數(shù)字采集技術(shù)領(lǐng)域，更為具體地講，涉及一種具有同步校正功能的多通道高速數(shù)據(jù)采集系統(tǒng)。
背景技術(shù)：
數(shù)據(jù)采集系統(tǒng)廣泛地應(yīng)用于電子測量、通信、雷達、航空航天、工業(yè)等各個領(lǐng)域，而多通道數(shù)據(jù)采集系統(tǒng)亦日益成為發(fā)展的一種趨勢。同步性對于采集數(shù)據(jù)的精確性而言，具有至關(guān)重要的作用，多通道數(shù)據(jù)采集系統(tǒng)要求各通道的數(shù)據(jù)采集具有良好的同步精度。1、目前多通道數(shù)據(jù)采集系統(tǒng)的原理目前多通道數(shù)據(jù)采集系統(tǒng)的結(jié)構(gòu)如

圖1所示，有η個通道，即CH11，各通道ADC的采樣率比較低，一般僅為幾百MSPS，通常小于250MSPS。各通道的數(shù)據(jù)同步時鐘chl_Syn_
elk、ch2_syn_clk、.......chn_syn_clk為系統(tǒng)采樣時鐘sclk的扇出，由于ADC的采樣率
比較低，各通道信號chl_Sig、ch2_Sig........Chn_sig在各種的ADC中進行采樣，輸出僅
為一路數(shù)據(jù)，然后在數(shù)據(jù)同步時鐘chl_syn_clk, ch2_syn_clk........chn_syn_clk的控
制下，存入FPGA中的緩沖寄存器，即Buffer中。在已有的多通道數(shù)據(jù)采集系統(tǒng)中，都不可避免地存在同步誤差問題。在低采樣率的多通道數(shù)據(jù)采集系統(tǒng)中，同步誤差要求較低，只要處理好采樣時鐘，基本都能滿足要求。當前被采用較多的、傳統(tǒng)的多通道采集系統(tǒng)，其采樣的速率一般都比較低，相對于高速信號而言，其同步誤差較大，不能滿足同時對多個高速信號進行采樣，且需采用同源采樣時鐘。2、多通道高速數(shù)據(jù)采集系統(tǒng)隨著科技和工程應(yīng)用的不斷發(fā)展，對于數(shù)據(jù)采集系統(tǒng)的采集速率的要求越來越高。伴隨著新的芯片工藝的發(fā)展，ADC的采樣速率也不斷地提高，這為數(shù)據(jù)采集系統(tǒng)速率的不斷提高提供了最基本的保證。與此同時，隨著采集速率的提升，在多通道高速數(shù)據(jù)采集系統(tǒng)，或者說在有N個通道，每個通道數(shù)據(jù)采集速率高達2GSPS以上的系統(tǒng)中，ADC采集到的數(shù)據(jù)采用多路輸出(如四路數(shù)據(jù))，故而多通道采集系統(tǒng)采用并行存儲。由于數(shù)據(jù)同步時鐘存在士 1個時鐘周期的誤差，表現(xiàn)為相對時序上出現(xiàn)若干個采樣點的位置偏差。圖2是兩通道輸入實際波形相對位置圖，圖3是通道間同步誤差相對較大情況下采集到的波形相對位置圖。以雙通道為例，如圖2、3所示，chl_sig、ch2_sig表示輸入的兩個信號。因為多通道高速數(shù)據(jù)采集系統(tǒng)系統(tǒng)采用并行存儲，使得誤差得以擴大。實際波形相對位置如圖1所示，而實際得到的波形如圖3所示。圖3(a)中，通道1輸入的信號波形先于通道2，其同步誤差約為2. 8ns,圖3(b)中，通道2輸入的信號波形先于通道1，其同步誤差約為3ns。如圖2、3所示，在多通道高速數(shù)據(jù)采集系統(tǒng)中，通道間同步誤差往往是幾個納秒 (ns)，要求更小的同步誤差，只是單純處理好采樣時鐘，已經(jīng)不能滿足要求，多通道輸入信號的數(shù)據(jù)同步問題已經(jīng)成為制約著多通道高速數(shù)據(jù)采集系統(tǒng)技術(shù)指標提升的主要原因。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種同步誤差更小的具有同步校正功能的多通道高速數(shù)據(jù)采集系統(tǒng)，以提高通道間同步精度指標。為實現(xiàn)上述發(fā)明目的，本發(fā)明具有同步校正功能的多通道高速數(shù)據(jù)采集系統(tǒng)，包括η個數(shù)據(jù)采集通道，每個數(shù)據(jù)采集通道的ADC對輸入各種通道的信號進行采集，輸出L路數(shù)據(jù)，并產(chǎn)生相應(yīng)的數(shù)據(jù)同步時鐘；每個數(shù)據(jù)采集通道的緩沖寄存器在各自通道ADC產(chǎn)生的數(shù)據(jù)同步時鐘控制下，對各自通道采集的L路數(shù)據(jù)進行緩存；各個數(shù)據(jù)采集通道產(chǎn)生的數(shù)據(jù)同步時鐘具有相同的頻率其特征在于，還包括一個同步參考信號發(fā)生器，用于產(chǎn)生快沿同步參考信號，并分別送往各通道中，同步參考信號送往各通道的延遲相等，保證同步參考信號同時到達各通道；每個數(shù)據(jù)采集通道還包括有一時間數(shù)字轉(zhuǎn)換器，用于測量出同時到達各通道的同步參考信號的上升沿與之后的各通道的第一個數(shù)據(jù)同步時鐘的上升沿之間的時間間隔 Atch,其中 ch = 1，2· · ·，η ；每個通道首先計算同步參考信號上升沿到來時所對應(yīng)的采樣點位置P。h

權(quán)利要求
1.一種具有同步校正功能的多通道高速數(shù)據(jù)采集系統(tǒng)，包括η個數(shù)據(jù)采集通道，每個數(shù)據(jù)采集通道的ADC對輸入各種通道的信號進行采集，輸出L路數(shù)據(jù)，并產(chǎn)生相應(yīng)的數(shù)據(jù)同步時鐘；每個數(shù)據(jù)采集通道的緩沖寄存器在各自通道ADC產(chǎn)生的數(shù)據(jù)同步時鐘控制下，對各自通道采集的L路數(shù)據(jù)進行緩存；各個數(shù)據(jù)采集通道產(chǎn)生的數(shù)據(jù)同步時鐘具有相同的頻其特征在于，還包括一個同步參考信號發(fā)生器，用于產(chǎn)生快沿同步參考信號，并分別送往各通道中，同步參考信號送往各通道的延遲相等，保證同步參考信號同時到達各通道；每個數(shù)據(jù)采集通道還包括有一時間數(shù)字轉(zhuǎn)換器，用于測量出同時到達各通道的同步參考信號的上升沿與之后的各通道的第一個數(shù)據(jù)同步時鐘的上升沿之間的時間間隔其中 ch = 1,2…，η ；每個通道首先計算同步參考信號上升沿到來時所對應(yīng)的采樣點位置P。h
2.根據(jù)權(quán)利要求1所述的具有同步校正功能的多通道高速數(shù)據(jù)采集系統(tǒng)，其特征在于，每個數(shù)據(jù)采集通道的ADC的采樣時鐘可以是頻率相同的非同源采樣時鐘。
全文摘要
本發(fā)明公開了一種具有同步校正功能的多通道高速數(shù)據(jù)采集系統(tǒng)，在現(xiàn)有多通道高速數(shù)據(jù)采集系統(tǒng)的基礎(chǔ)上，增加了一個同步參考信號發(fā)生器，用于產(chǎn)生快沿同步參考信號，并在每個通道中加入時間數(shù)字轉(zhuǎn)換器，測量出同時到達各通道的同步參考信號的上升沿與之后的各通道的第一個數(shù)據(jù)同步時鐘的上升沿之間的時間間隔Δtch。每個通道計算同步參考信號上升沿到來時所對應(yīng)的采樣點位置Pch，然后以采樣點位置Pch進行對采集的數(shù)據(jù)進行處理和顯示。在本發(fā)明中，得到的采樣點位置Pch是最靠近同步參考信號上升沿脈沖時刻的真實采樣點，使得各通道同步誤差盡可能的小，所得到的真實采樣點對齊顯示，其精度小于或等于±1個采樣時鐘的誤差，實現(xiàn)了減小同步誤差，提高通道間同步精度。
文檔編號G06F17/40GK102495912SQ201110328770
公開日2012年6月13日 申請日期2011年10月26日 優(yōu)先權(quán)日2011年10月26日
發(fā)明者葉芃, 肖 琳, 邱渡裕 申請人:電子科技大學