專利名稱：一種根據(jù)usb接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法及終端的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，尤指一種根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法及終端。
背景技術(shù)：
現(xiàn)在越來越多的終端設(shè)備如手機(jī)上都開始使用USB接口，并且把充電和數(shù)據(jù)傳輸共用一個USB接口。電腦USB接口及電源適配器(Adapter，包括標(biāo)準(zhǔn)電源適配器和非標(biāo)準(zhǔn)電源適配器)可作為電源向終端設(shè)備提供電流，供終端進(jìn)行充電。但是由于電腦USB接口及電源適配器所能提供的充電電流通常是不一樣的，且電源適配器所能提供的電流因適配器類型不同而多種多樣，所以終端在進(jìn)行充電之前就需要先識別插入USB接口的外部電源類型，然后再進(jìn)行相應(yīng)的充電；否則若充電電流過大則會影響電腦或電源適配器的正常工作甚至損壞電腦或電源適配器，充電電流過小則會延長充電時間而使可進(jìn)行大電流快速充電的電源適配器失去應(yīng)有的作用。當(dāng)用戶通過USB接口來對終端設(shè)備進(jìn)行電源適配器充電，電腦USB充電，或電腦USB數(shù)據(jù)傳輸時，終端將對接入的外部USB設(shè)備進(jìn)行檢測后再進(jìn)行相應(yīng)的充電或數(shù)據(jù)傳輸。目前有部分處理器芯片能支持Battery Charging VL I和/或BatteryChargingVl. 2協(xié)議，而具有USB接口電源類型的檢測和識別功能。但并不是所有的處理器芯片平臺都能支持上述協(xié)議，且有時由于整機(jī)設(shè)計(jì)方案原因，外置的USB接口不是直接使用處理器的USB接口，而是使用接口轉(zhuǎn)換芯片把處理器的其它接口，如NFI或SDRAM等接口轉(zhuǎn)換成一個USB接口，并將該USB接口外置，這樣就無法直接通過處理器來進(jìn)行電源類型的識別。由于上述技術(shù)的不足，現(xiàn)在已經(jīng)有半導(dǎo)體廠家推出專用的USB電源類型識別芯片，但成本較高。 還有方案直接在USB總線上并接比較器等其他外圍檢測器件，這種方案只能檢測出D+、D-線短接的標(biāo)準(zhǔn)電源適配器，無法檢測出D+、D-線懸空或無D+、D-線的非標(biāo)準(zhǔn)電源適配器。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供一種根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法及終端，可在不需要終端具有特殊的處理器的情況下，根據(jù)USB接口的狀態(tài)識別不同的外部USB設(shè)備類型。一方面，本發(fā)明實(shí)施例提供了一種根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法，所述方法包括終端USB接口的第一管腳通過一個上拉電阻連接至電源，所述第一管腳為USB接口的D-或D+管腳，所述上拉電阻的阻抗值能保證在和阻抗大約為15ΚΩ ±5%的對地下拉電阻對所述電源進(jìn)行串聯(lián)分壓時，使所述對地下拉電阻分得的電壓值為邏輯低電平；所述方法包括當(dāng)所述終端檢測到所述終端USB接口插入了一個外部USB設(shè)備時，檢測所述終端USB接口的所述第一管腳的電平狀態(tài)的高低；若所述終端USB接口的所述第一管腳的電平狀態(tài)為低，則將所述終端的USB接口的D-、D+管腳連接至所述終端的USB數(shù)據(jù)通信模塊的相應(yīng)管腳，并按照第一策略控制對所述終端的充電；所述第一策略為外接設(shè)備為數(shù)據(jù)傳輸設(shè)備時對應(yīng)的策略；若所述終端USB接口的所述第一管腳的電平狀態(tài)為高，則判斷所述終端USB接口的D-和D+管腳的電平狀態(tài)是否一致，若一致，則按照第二策略控制對所述終端的充電；否貝U，按照第三策略控制對所述終端的充電；所述第二策略為外接設(shè)備為標(biāo)準(zhǔn)電源適配器時對應(yīng)的策略；所述第三策略為外接設(shè)備為非標(biāo)準(zhǔn)電源適配器時對應(yīng)的策略。另一方面，本發(fā)明實(shí)施例提供了一種根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的終端，所述終端包括USB接口，具有第一、第二管腳，所述第一管腳為所述USB接口的D-或D+管腳，所述第二管腳為所述USB接口的D-、D+管腳中除所述第一管腳外的另一管腳；USB數(shù)據(jù)通信模塊，用于與外部USB設(shè)備進(jìn)行數(shù)據(jù)通信；上拉電阻，一端與所述USB接口的所述第一管腳相連，另一端連接至電源，其阻抗值能保證在和阻抗大約為15ΚΩ ±5%的對地下拉電阻對所述電源進(jìn)行串聯(lián)分壓時，使所述對地下拉電阻分得的電壓值為邏輯低電平；第一檢測單元，用于檢測所述USB接口是否插入了外部USB設(shè)備；處理器，用于在所述第一檢測單元檢測到所述USB接口插入了外部USB設(shè)備時，檢測所述USB接口的所述第 一管腳的電平狀態(tài)的高低，并在所述USB接口的第一管腳的電平狀態(tài)為低時，輸出第一控制信號，按照第一策略控制對所述終端的充電；在所述USB接口的第一管腳電平狀態(tài)為高時，進(jìn)一步判斷所述終端USB接口的D-和D+管腳的電平狀態(tài)是否一致，若一致，則按照第二策略控制對所述終端的充電；否則，按照第三策略控制對所述終端的充電；切換單元，用于根據(jù)所述第一控制信號，將所述USB接口的D-、D+管腳連接至所述USB數(shù)據(jù)通信模塊的相應(yīng)管腳；所述第一策略為外接設(shè)備為數(shù)據(jù)傳輸設(shè)備時對應(yīng)的策略，所述第二策略為外接設(shè)備為標(biāo)準(zhǔn)電源適配器時對應(yīng)的策略，所述第三策略為外接設(shè)備為非標(biāo)準(zhǔn)電源適配器時對應(yīng)的策略。與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例具有如下有益效果本發(fā)明實(shí)施例提供的方法及終端不需要處理器芯片能支持Battery ChargingV1.1和/或Battery Charging V1. 2協(xié)議，因而適用于各種處理器芯片；不需要成本較高的專用的USB電源類型識別芯片，也不需要比較器及其它分離的電子元器件，通過處理器的接口來進(jìn)行檢測和識別，不需要額外的檢測或識別模塊，因而能節(jié)省元器件和模塊，降低成本。


為了更清楚地說明本發(fā)明實(shí)施例的技術(shù)方案，下面將對實(shí)施例中需要使用的附圖作簡要的介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖1為本發(fā)明實(shí)施例一種根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法流程圖；圖2為本發(fā)明實(shí)施例又一種根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法流程圖；圖3為本發(fā)明實(shí)施例又一種根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法流程圖；圖4為本發(fā)明實(shí)施例又一種根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法流程圖；圖5為本發(fā)明實(shí)施例一種根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的終端內(nèi)部電路結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。如圖1所示，·在本發(fā)明提供的根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法的一個實(shí)施例中，終端USB接口的第一管腳通過一個上拉電阻連接至電源，所述第一管腳為USB接口的D-或D+管腳，所述上拉電阻的阻抗值能保證在和阻抗大約為15ΚΩ ±5%的一端接地的下拉電阻對所述電源進(jìn)行串聯(lián)分壓時，使所述下拉電阻分得的電壓值為邏輯低電平。所述上拉電阻的阻抗值之所以要能保證滿足所述條件，是因?yàn)槿绻獠縐SB設(shè)備為數(shù)據(jù)傳輸設(shè)備時，根據(jù)USB協(xié)議，該數(shù)據(jù)傳輸設(shè)備的USB接口的D-、D+管腳上會各連一個阻抗值大約為15ΚΩ ±5%的對地下拉電阻。所述終端USB接口的類型可以為USB協(xié)議定義的各種USB接口類型。所述方法可以包括以下步驟110，終端檢測到USB接口插入了一個外部USB設(shè)備時，檢測終端USB接口的第一管腳的電平是否為低；若所述終端USB接口的第一管腳的電平為低電平，則執(zhí)行步驟120和130 ;否則，執(zhí)行步驟140 ；終端檢測USB接口是否插入了一個外部USB設(shè)備的方法較多，常用的可通過處理器的ADC管腳檢測USB_VBUS電源線上是否有5V左右的電壓，或者，通過處理器的GPIO(General Purpose Input/Output,即通用輸入 / 輸出)接口檢測 USB_VBUS 電源線上的邏輯狀態(tài)是否為高等。終端如何檢測USB接口是否插入了一個外部USB設(shè)備可采用現(xiàn)有技術(shù)，本發(fā)明不做限定。在步驟110中檢測終端USB接口的第一管腳的電平時，該上拉電阻與該數(shù)據(jù)傳輸設(shè)備的USB接口的D-或D+管腳上連接的阻抗值大約為15K Ω ±5%的對地下拉電阻進(jìn)行分壓，該上拉電阻的阻抗值滿足在和阻抗大約為15ΚΩ ±5%的對地下拉電阻進(jìn)行分壓時，使所述對地下拉電阻分得的電壓值為邏輯低電平，從而會檢測到終端USB接口的第一管腳的電平為低電平。因此，在該上拉電阻的阻抗值滿足所述條件時，若檢測到終端USB接口的第一管腳的電平為低電平，則可判斷外接設(shè)備的類型為USB接口的D-、D+管腳上連有阻抗大約為15K Ω ±5%的對地下拉電阻的數(shù)據(jù)傳輸設(shè)備，從而執(zhí)行步驟120，將終端USB接口的D-、D+管腳連接至終端的USB數(shù)據(jù)通信模塊的相應(yīng)管腳，為該數(shù)據(jù)傳輸設(shè)備與終端進(jìn)行相應(yīng)的數(shù)據(jù)傳輸提供通道。當(dāng)檢測到處理器的第一接口的電平為高電平時，可判斷此時外接設(shè)備不為數(shù)據(jù)傳輸設(shè)備時，執(zhí)行步驟140。在檢測時，為了使檢測結(jié)果可靠，可在一段時間內(nèi)進(jìn)行多次檢測，直至連續(xù)幾次的檢測結(jié)果都相同。
120，將終端USB接口的D_、D+管腳連接至終端的USB數(shù)據(jù)通信模塊的相應(yīng)管腳；具體地，對于一般的USB數(shù)據(jù)通信模塊，可連接至該模塊的USB_DM、USB_DP管腳。130，按照第一策略控制對所述終端的充電；所述第一策略為外接設(shè)備為數(shù)據(jù)傳輸設(shè)備時對應(yīng)的充電策略；所述數(shù)據(jù)傳輸設(shè)備包括USB HOST，如計(jì)算機(jī)或便攜式計(jì)算機(jī)的USB 口、USB集線器或USB路由器等。所述第一策略可包括當(dāng)外接設(shè)備為數(shù)據(jù)傳輸設(shè)備時，不對該終端進(jìn)行充電。140，判斷所述終端USB接口的D-和D+管腳的電平狀態(tài)是否一致；若為一致，則執(zhí)行步驟150 ;否則，執(zhí)行步驟160 ；150，按照第二策略控制對所述終端的充電；所述第二策略為外接設(shè)備為標(biāo)準(zhǔn)電源適配器時對應(yīng)的策略。標(biāo)準(zhǔn)電源適配器的D-和D+管腳是短接的，所以兩管腳的電平狀態(tài)一致，從而可以檢測到所述終端USB接口的D-和D+管腳的電平狀態(tài)是一致的。160，按照第三策略控制對所述終端的充電；所述第三策略為外接設(shè)備為非標(biāo)準(zhǔn)電源適配器時對應(yīng)的策略。非標(biāo)準(zhǔn)電源適配器不滿足D-和D+管腳短接的條件，所以兩管腳的電平狀態(tài)不一致，從而可以檢測到所述終端USB接口的D-和D+管腳的電平狀態(tài)不一致。本發(fā)明實(shí)施例中非標(biāo)準(zhǔn)電源適配器可以為D+、D-管腳懸空或無D+、D-管腳的電源適配器。本發(fā)明實(shí)施例提供的方法可在不需要終端具有特殊的處理器的情況下根據(jù)USB接口的狀態(tài)識別不同的外部USB設(shè)備類型，并采取與外部USB設(shè)備類型相對應(yīng)的策略控制對終端的充電。本發(fā)明實(shí)施例提供的方法不需要處理器芯片能支持Battery Charging V1.1和/或Battery Charging V1. 2協(xié)議，因而適用于各種處理器芯片；終端的USB接口的類型沒有限制，適用于各種USB接口類型的終端；不需要成本較高的專用的USB電源類型識別芯片，也不需要比較器及其它分離的電子元器件，通過處理器的接口來進(jìn)行檢測和識別，不需要額外的檢測或識別模塊，因而能節(jié)省元器件和模塊，降低成本。如圖2所示，在本發(fā)明提供的根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法的一個實(shí)施例中，步驟140可以通過步驟241或步驟242來實(shí)現(xiàn)，步驟241具體為241，將終端USB接口的第二管腳的狀態(tài)置低，判斷終端USB接口的第一管腳是否為低電平。若為低電平，則所述終端USB接口的D-和D+管腳的電平狀態(tài)一致，并執(zhí)行步驟150 ;否則，執(zhí)行步驟160。在步驟110中當(dāng)檢測到終端USB接口的第一管腳的電平為高電平時，執(zhí)行步驟241。若步驟241中直接檢測終端USB接口的第二管腳的電平為高電平就判斷所述終端USB接口的D-和D+管腳的電平狀態(tài)一致，可能會出現(xiàn)誤判，因?yàn)槿敉饨釉O(shè)備為D+、D-管腳懸空的電源適配器，則直接檢測終端USB接口的第二管腳的狀態(tài)時，檢測的結(jié)果是不確定的，受內(nèi)部電路的影響，檢測的結(jié)果可能為高電平，也可能為低電平，從而可能會出現(xiàn)誤判，使檢測和判斷的結(jié)果不準(zhǔn)確。因而在本發(fā)明的一個實(shí)施例中，在步驟241中，先將終端USB接口的第二管腳的狀態(tài)置為低電平，再判斷所述終端USB接口的第一管腳的電平，在所述終端USB接口的第二管腳被置低前，終端USB接口的第一管腳為高電平，若此時終端USB接口的第一管腳的電平為低電平，則終端USB接口的第一管腳是受第二管腳的影響，與第二管腳電平保持一致，從而可準(zhǔn)確判斷所述終端USB接口的D-和D+管腳的電平狀態(tài)一致，并可準(zhǔn)確判斷此時外接設(shè)備為D+、D-管腳短接的標(biāo)準(zhǔn)電源適配器；若此時終端USB接口的第一管腳的電平為高電平，與原來終端USB接口的第二管腳被置低前的狀態(tài)一樣，沒有變化，則終端USB接口的第一管腳沒有受終端USB接口的第二管腳的影響，從而可較準(zhǔn)確判斷終端USB接口的D-和D+管腳的電平狀態(tài)不一致，進(jìn)而可判斷此時外接設(shè)備為非標(biāo)準(zhǔn)電源適配器。檢測方法合理，不會出現(xiàn)誤判，提高了檢測結(jié)果的準(zhǔn)確性。或者，在本發(fā)明的一個實(shí)施例中，步驟140也可以為步驟242 242，向所述終端USB接口的第一管腳和第二管腳其中之一發(fā)送檢測數(shù)據(jù)，判斷從所述終端USB接口的第一管腳和第二管腳中另一管腳獲取的信息是否為所述檢測數(shù)據(jù)。若是，則所述終端USB接口的D-和D+管腳的電平狀態(tài)一致，并執(zhí)行步驟150 ;否則，執(zhí)行步驟160。當(dāng)檢測到從所述終端USB接口的第一管腳和第二管腳中另一管腳獲取的信息是否為所述檢測數(shù)據(jù)時，可知此時終端USB接口的D-和D+管腳電氣相連，因此兩者電平狀態(tài)—致。本實(shí)施例中檢測所述終端USB接口的D-和D+管腳的電平狀態(tài)是否一致的方法，不需要比較器及其它分離的電子元器件，能用較低的成本實(shí)現(xiàn)對終端USB接口的D-和D+管腳的電平狀態(tài)是否一致的檢測和判斷，且檢測方法合理，減少了誤判，提高了檢測結(jié)果的準(zhǔn)確性。在本發(fā)明提供的根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法的一個實(shí)施例中，終端USB接口的所述第一管腳、所述第二管腳初始狀態(tài)下分別對應(yīng)連接至終端處理器的第一、第二接口。步驟110中所述檢測所述終端USB接口的所述第一管腳的電平狀態(tài)的高低可以為檢測所述終端處理器的所述第一接口的電平狀態(tài)的高低。步驟241可以為將所述終端處理器的所述第二接口的狀態(tài)置低，判斷終端處理器的所述第一接口是否為低電平，若是，則執(zhí)行步驟150 ;否則，執(zhí)行步驟160。步驟242可以為向所述終端處理器的所述第一接口、第二接口其中之一發(fā)送檢測數(shù)據(jù)，判斷從所述終端處理器的所述第一接口、第二接口中的另一接口獲取的信息是否為所述檢測數(shù)據(jù)，若是，則執(zhí)行步驟150 ;否則，執(zhí)行步驟160。在本發(fā)明提供的根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法的一個實(shí)施例中，所述終端USB接口的所述第一管腳、所述第二管腳分別與一電子開關(guān)模塊的第一、第二管腳相連；所述電子開關(guān)模塊的第三、第四管腳分別與所述終端處理器的所述第一、第二接口相連，所述電子開關(guān)模塊的所述第一、第二管腳初始狀態(tài)下分別與所述電子開關(guān)模塊的所述第三、第四管腳相連，所述上拉電阻與所述電子開關(guān)模塊的第三管腳及所述終端處理器的所述第一接口電氣相連，從而使初始狀態(tài)下所述終端USB接口的所述第一管腳與所述上拉電阻電氣相連；所述電子開關(guān)模塊的第五、第六管腳分別與所述終端的USB數(shù)據(jù)通信模塊的相應(yīng)管腳相連。步驟120可以為所述電子開關(guān)模塊在第一控制信號的作用下，將所述電子開關(guān)模塊的第一、第二管腳分別連接至所述電子開關(guān)模塊的第五、第六管腳，以使所述終端USB接口的D-、D+管腳電氣連接至所述終端的USB數(shù)據(jù)通信模塊的相應(yīng)管腳。本發(fā)明實(shí)施例中，電子開關(guān)模塊的所述第一、第二管腳初始狀態(tài)下分別與所述電子開關(guān)模塊的所述第三、第四管腳相連，使得終端USB接口的所述第一管腳、所述第二管腳初始狀態(tài)下分別對應(yīng)電氣連接至終端處理器的第一、第二接口。電子開關(guān)模塊在第一控制信號的作用下，使所述終端USB接口的D-、D+管腳電氣連接至所述終端的USB數(shù)據(jù)通信模塊的相應(yīng)管腳。通過電子開關(guān)模塊的切換連接功能實(shí)現(xiàn)了不同的內(nèi)部電路的連接。所述上拉電阻與所述電子開關(guān)模塊的第三管腳及所述終端處理器的所述第一接口電氣相連，不會對所述終端USB接口的所述第一管腳電平的檢測結(jié)果造成干擾，降低了對電路的干擾，提高了檢測的準(zhǔn)確度。在本發(fā)明提供的根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法的一個實(shí)施例中，步驟120可以為所述終端處理器通過第三接口向所述電子開關(guān)模塊的控制管腳發(fā)送第一控制信號，將所述電子開關(guān)模塊的第一、第二管腳分別連接至所述電子開關(guān)模塊的第五、第六管腳，以使所述終端的USB接口的D-、D+管腳電氣連接至所述終端的USB數(shù)據(jù)通信模塊的相應(yīng)管腳。在本發(fā)明提供的根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法的一個實(shí)施例中，步驟120還可以為所述終端處理器通過第三接口向一控制信號模塊發(fā)送第一控制信號，并由所述控制信號模塊將第一控制信號傳送至所述電子開關(guān)模塊的控制管腳，所述電子開關(guān)模塊根據(jù)所述第一控制信號將所述電子開關(guān)模塊的第一、第二管腳分別連接至所述電子開關(guān)模塊的第五、第六管腳，以使所述終端的USB接口的D-、D+管腳電氣連接至所述終端的USB數(shù)據(jù)通信模塊的相應(yīng)管腳。所述電子開關(guān)模塊的所述第一、第二管腳初始狀態(tài)下分別與所述電子開關(guān)模塊的第三、第四管腳相連可以為所述電子開關(guān)模塊在所述控制信號模塊輸出的初始控制信號的控制下，將所述電子開關(guān)模塊的第一、第二管腳分別與所述電子開關(guān)模塊的第三、第四管腳相連；所述初始控制信號由所述控制信號模塊輸出并發(fā)送到所述電子開關(guān)模塊的所述控制管腳。本發(fā)明實(shí)施例中，所述控制信號模塊為所述電子開關(guān)模塊提供初始控制信號，使所述電子開關(guān)模塊初始狀態(tài)下第一、第二管腳分別與所述電子開關(guān)模塊的第三、第四管腳相連，實(shí)現(xiàn)了電路的初始連接，不需要求電子開關(guān)模塊自身初始狀態(tài)下具有第一、第二管腳分別與所述電子開關(guān)模塊的第三、第四管腳相連的連接狀態(tài)，降低了電子開關(guān)模塊的復(fù)雜度，降低了對電路元器件的要求。以上所述實(shí)施例中所述電子開關(guān)模塊可以為USB模擬開關(guān)或其他具有切換連接功能的開關(guān)元件或芯片。當(dāng)所述電子開關(guān)模塊為USB模擬開關(guān)時，由于USB模擬開關(guān)與USB接口的良好的兼容性，可保證USB信號質(zhì)量和通信速率，電路兼容性好。進(jìn)一步地，以上所述實(shí)施例中所述終端處理器的第一、第二、第三接口可以為終端處理器的GPIO(General Purpose Input/Output,即通用輸入/輸出)接口，也可以為終端處理器的其他接口。當(dāng)為終端處理器的GPIO接口時，可以方便終端處理器對其進(jìn)行檢測和控制。以上所述終端處理器可以為終端上任一處理器，不論其是否支持BatteryCharging V1.1 和 / 或 Battery Charging V1. 2 協(xié)議，均可以實(shí)現(xiàn)對外部 USB 設(shè)備類型的識別，并采取與外部USB設(shè)備類型相對應(yīng)的策略控制對所述終端的充電，從而不需要成本較高的專用的USB電源類型識別芯片，降低了成本，且適用于各種處理器。該處理器通過其包括的GPIO接口進(jìn)行相關(guān)的檢測和控制，不需要額外的檢測或識別模塊，也不需要比較器及其它分離的電子元器件，進(jìn)一步使成本降低。本發(fā)明實(shí)施例還提供了一種根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的終端，如圖3所示為本發(fā)明提供的終端的一個實(shí)施例，在該實(shí)施例中，所述終端包括USB接口 310，具有第一、第二管腳，所述第一管腳為所述USB接口的D-或D+管腳，所述第二管腳為所述USB接口的D-、D+管腳中除所述第一管腳外的另一管腳；所述USB接口的類型可以為USB協(xié)議定義的各種USB接口類型。USB數(shù)據(jù)通信模塊340，用于與外部USB設(shè)備進(jìn)行數(shù)據(jù)通信；上拉電阻350，一端與所述USB接口 310的所述第一管腳相連，另一端連接至電源，其阻抗值能保證在和阻抗大約為15ΚΩ ±5%的對地下拉電阻對所述電源進(jìn)行串聯(lián)分壓時，使所述對地下拉電阻分得的電壓值為邏輯低電平；所述上拉電阻的阻抗值之所以要能保證滿足所述條件，是因?yàn)槿绻獠縐SB設(shè)備為數(shù)據(jù)傳輸設(shè)備時，根據(jù)USB協(xié)議，該數(shù)據(jù)傳輸設(shè)備的USB接口的D-、D+管腳上會各連一個阻抗值大約為15ΚΩ ±5%的對地下拉電阻。第一檢測單元360，用于檢測所述USB接口 310是否插入了外部USB設(shè)備；處理器330，用于在所述第一檢測單元360檢測到所述USB接口 310插入了外部USB設(shè)備時，檢測所述USB接口 310的所述第一管腳的電平狀態(tài)的高低，并在所述USB接口310的第一管腳的電平狀態(tài)為低時，輸出第一控制信號，按照第一策略控制對所述終端的充電；在所述USB接口的第一管腳電平狀態(tài)為高時，進(jìn)一步判斷所述終端USB接口 310的D-和D+管腳的電平狀態(tài)是否一致，若一致，則按照第二策略控制對所述終端的充電；否則，按照第三策略控制對所述終端的充電；所述第一策略為外接設(shè)備為數(shù)據(jù)傳輸設(shè)備時對應(yīng)的策略，所述第二策略為外接設(shè)備為標(biāo)準(zhǔn)電源適配器時對應(yīng)的策略，所述第三策略為外接設(shè)備為非標(biāo)準(zhǔn)電源適配器時對應(yīng)的策略；切換單元320，用于根據(jù)所述第一控制信號，將所述USB接口 310的D-、D+管腳連接至所述USB數(shù)據(jù)通信模塊340的相應(yīng)管腳。具體地，對于一般的USB數(shù)據(jù)通信模塊，可連接至該模塊的USB DM、USB DP管腳。在本發(fā)明提供的終端的一個實(shí)施例中，所述處理器330可以包括第一檢測控制單元431，用于在所述第一檢測單元360檢測到所述USB接口 310插入了外部USB設(shè)備時，檢測所述USB接口 310的所述第一管腳的電平狀態(tài)的高低，并在所述USB接口 310的第一管腳的電平狀態(tài)為低時，輸出所述第一控制信號，按照所述第一策略控制對所述終端的充電；所述第一策略為外接設(shè)備為數(shù)據(jù)傳輸設(shè)備時對應(yīng)的充電策略；所述數(shù)據(jù)傳輸設(shè)備包括USB HOST，如計(jì)算機(jī)或便攜式計(jì)算機(jī)的USB 口、USB集線器或USB路由器等。所述第一策略可包括當(dāng)外接設(shè)備為數(shù)據(jù)傳輸設(shè)備時，不對該終端進(jìn)行充電。第二檢測控制單元432，用于在所述第一檢測控制單元431檢測到所述USB接口310的所述第一管腳的電平為高電平時，判斷所述USB接口 310的D-和D+管腳的電平狀態(tài)是否一致，若一致，則按照第二策略控制對所述終端的充電；若不一致，按照第三策略控制對所述終端的充電。在本發(fā)明提供的終端的一個 實(shí)施例中，所述第二檢測控制單元432具體用于，在所述第一檢測控制單元431檢測到所述USB接口的所述第一管腳的電平為高電平時，將所述終端USB接口 310的所述第二管腳的電平置為低電平，判斷所述USB接口 310的所述第一管腳是否為低電平，若為低電平，則所述USB接口 310的D-和D+管腳的電平狀態(tài)一致，按照所述第二策略控制對所述終端的充電；否則，所述USB接口 310的D-和D+管腳的電平狀態(tài)不一致，按照所述第三策略控制對所述終端的充電。在本發(fā)明提供的終端的一個實(shí)施例中，所述第二檢測控制單元432具體用于在所述第一檢測控制單元431檢測到所述USB接口 310的第一管腳的電平為高電平時，向所述USB接口 310的D-和D+管腳其中之一發(fā)送檢測數(shù)據(jù)，判斷從所述USB接口 310的D-和D+管腳中的另一管腳獲取的信息是否為所述檢測數(shù)據(jù)，若是，則所述USB接口 310的D-和D+管腳的電平狀態(tài)一致，按照所述第二策略控制對所述終端的充電；否則，所述USB接口 310的D-和D+管腳的電平狀態(tài)不一致，按照所述第三策略控制對所述終端的充電。在本發(fā)明提供的終端的一個實(shí)施例中，所述處理器330還具有第一、第二接口，所述USB接口 310的所述第一管腳，及所述USB接口 310的所述第二管腳初始狀態(tài)下分別連接至所述處理器330的所述第一、第二接口。所述第一檢測控制單元431具體用于，在所述第一檢測單元360檢測到所述USB接口 310插入了外部USB設(shè)備時，檢測所述處理器330的第一接口的電平狀態(tài)的高低，并在所述處理器330的第一接口的電平狀態(tài)為低時，輸出所述第一控制信號，按照第一策略控制對所述終端的充電；所述第二檢測控制單元432具體用于，在所述第一檢測控制單元431檢測到所述處理器330的第一接口的電平為高電平時，將所述處理器330的第二接口的電平置為低電平，判斷所述處理器330的第一接口是否為低電平，若為低電平，則所述USB接口 310的D-和D+管腳的電平狀態(tài)一致，按照第二策略控制對所述終端的充電；否則，所述USB接口310的D-和D+管腳的電平狀態(tài)不一致，按照所述第三策略控制對所述終端的充電；或者，所述第二檢測控制單元432具體用于，在所述第一檢測控制單元431檢測到所述處理器330的第一接口的電平為高電平時，向所述處理器330的第一、第二接口的其中之一發(fā)送檢測數(shù)據(jù)，判斷從所述處理器330的第一、第二接口中的另一接口獲取的信息是否為所述檢測數(shù)據(jù)，若是，則所述USB接口 310的D-和D+管腳的電平狀態(tài)一致，按照所述第二策略控制對所述終端的充電；否則，所述USB接口 310的D-和D+管腳的電平狀態(tài)不一致，按照所述第三策略控制對所述終端的充電。本實(shí)施例中通過對所述處理器330的第一、第二接口進(jìn)行檢測和控制，不需要比較器及其它分離的電子元器件，能用較低的成本實(shí)現(xiàn)對終端USB接口的D-和D+管腳的電平狀態(tài)是否一致的檢測和判斷，且檢測方法合理，減少了誤判，提高了檢測結(jié)果的準(zhǔn)確性。具體如何提高檢測結(jié)果的準(zhǔn)確性與前述方法實(shí)施例中相應(yīng)部分的描述相同，此處不再贅述。在本發(fā)明提供的終端的一個實(shí)施例中，所述切換單元320可以為電子開關(guān)421，具有第一、第二、第三、第四、第五及第六管腳；所述電子開關(guān)421的第一、第二管腳分別與所述USB接口 310的所述第一管腳、第二管腳電氣連接；所述電子開關(guān)421的第三、第四管腳分別與所述處理器330的所述第一、第二接口電氣連接；所述電子開關(guān)421的第五、第六管腳分別與所述USB數(shù)據(jù)通訊模塊340的相應(yīng)管腳相連；初始狀態(tài)下所述電子開關(guān)421的第一、第二管腳分別與所述電子開關(guān)421的第三、第四管腳電氣相連，從而使初始狀態(tài)下所述USB接口 310的所述第一管腳、第二管腳分別對應(yīng)電氣連接至所述處理器330的所述第一、第二接口 ；所述上拉電阻350與所述電子開關(guān)421的第三管腳及所述處理器330的所述第一接口電氣相連，從而使初始狀態(tài)下所述終端USB接口的所述第一管腳與所述上拉電阻電氣相連。 所述電子開關(guān)421具體用于根據(jù)所述第一控制信號，將所述電子開關(guān)421的第一、第二管腳分別連接至所述電子開關(guān)421的第五、第六管腳，以使所述終端的USB接口 310的D-、D+管腳電氣連接至所述終端的USB數(shù)據(jù)通信模塊340的相應(yīng)管腳。在該實(shí)施例中，所述上拉電阻350與所述電子開關(guān)421的第三管腳及所述處理器330的所述第一接口電氣相連，不會對所述終端USB接口 310的所述第一管腳電平的檢測結(jié)果造成干擾，降低了對電路的干擾，提高了檢測的準(zhǔn)確度。在本發(fā)明提供的終端的一個實(shí)施例中，所述處理器330還具有第三接口 ；所述電子開關(guān)421還具有控制管腳第七管腳；所述第一檢測控制單元431具體用于在所述第一檢測單元360檢測到所述USB接口 310插入了外部USB設(shè)備時，檢測所述處理器330的第一接口的電平狀態(tài)的高低，并在所述處理器330的第一接口的電平狀態(tài)為低時，通過所述處理器330的所述第三接口輸出所述第一控制信號發(fā)送給所述電子開關(guān)421的所述控制管腳，按照所述第一策略控制對所述終端的充電。在本發(fā)明提供的終端的一個實(shí)施例中，如圖4所示，所述處理器330還具有第三接口 ；所述電子開關(guān)421還具有控制管腳；所述終端還可以包括控制信號模塊470，用于在初始狀態(tài)下，產(chǎn)生初始控制信號并將所述初始控制信號發(fā)送給所述電子開關(guān)421的所述控制管腳，在所述第一檢測控制單元431輸出所述第一控制信號的情況下，從所述處理器330的第三接口接收所述第一控制信號，并將所述第一控制信號發(fā)送到所述電子開關(guān)421的控制管腳；所述電子開關(guān)421具體用于通過所述控制管腳接收所述控制信號模塊470發(fā)送的所述初始控制信號，根據(jù)所述初始控制信號將所述電子開關(guān)470的第一、第二管腳分別與所述電子開關(guān)470的第三、第四管腳相連；通過所述控制管腳接收所述第一控制信號，根據(jù)所述第一控制信號，將所述電子開關(guān)470的第一、第二管腳分別連接至所述電子開關(guān)470的第五、第六管腳，以使所述終端USB接口 310的D-、D+管腳電氣連接至所述終端的USB數(shù)據(jù)通信模塊340的相應(yīng)管腳。在該實(shí)施例中，所述控制信號模塊470為所述電子開關(guān)421提供初始控制信號，使所述電子開關(guān)421初始狀態(tài)下第一、第二管腳分別與所述電子開關(guān)模塊的第三、第四管腳相連，實(shí)現(xiàn)了電路的初始連接，不需要求電子開關(guān)421自身初始狀態(tài)下具有第一、第二管腳分別與所述電子開關(guān)模塊的第三、第四管腳相連的連接狀態(tài)，降低了電子開關(guān)421的復(fù)雜度，降低了對電路元器件的要求。以上所述實(shí)施例中，所述電子開關(guān)421可以為USB模擬開關(guān)或其他具有切換連接功能的開關(guān)元件或芯片。當(dāng)電子開關(guān)421為USB模擬開關(guān)時，由于USB模擬開關(guān)與USB接口的良好的兼容性，可保證USB信號質(zhì)量和通信速率，電路兼容性好。進(jìn)一步地，以上所述終端處理器330的第一、第二、第三接口可以為終端處理器的GPIO(General Purpose Input/Output,即通用輸入/輸出)接口，也可以為終端處理器的其他接口。當(dāng)為終端處理器的GPIO接口時，可以方便終端處理器對其進(jìn)行檢測和控制。以上所述終端處理器330可以為終端上任一處理器，不論其是否支持BatteryCharging VL I和/或Battery Charging VL 2協(xié)議,均可以實(shí)現(xiàn)對外部USB設(shè)備類型的識另O，并采取與外部USB設(shè)備類型相對應(yīng)的策略控制對所述終端的充電，從而不需要成本較高的專用的USB電源類型識別芯片，降低了成本，且適用于各種處理器。該處理器330通過其包括的GPIO接口和第一、第二檢測控制單元進(jìn)行相關(guān)的檢測和控制，不需要額外的檢測或識別模塊，也不需要比較器及其它分離的電子元器件，進(jìn)一步使成本降低。如圖5所示，為本發(fā)明實(shí)施例一種根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的終端內(nèi)部電路結(jié)構(gòu)示意圖，下面以此為例來詳細(xì)說明根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的終端的工作原理。在該實(shí)施例中，電子開關(guān)421為USB模擬開關(guān)521 ;USB接口 310的第一管腳為D-管腳。 在圖5中，USB接口 310的D-管腳即為USB_DM_IN，D+管腳即為USB_DP_IN ;所述電子開關(guān)421的第一 第六管腳可以分別為USB模擬開關(guān)521的管腳5、3、6、2、7、1，即為管腳D-、D+、HSD2-、HSD2+、HSD1-、HSDl+,所述電子開關(guān)421的控制管腳可以為USB模擬開關(guān)521的管腳10，即為管腳S ;所述處理器330可以為終端上任一處理器，所述處理器330的第一、第二、第三接口可以為處理器330的GPIO接口，可以分別為GPI02、GPI03、GPIOl接口 ；所述上拉到電源的上拉電阻350即為與電源VCC相連的R3電阻，其阻抗值為100ΚΩ，可以保證在和阻抗大約為15ΚΩ ±5%的對地下拉電阻進(jìn)行分壓時，使所述對地下拉電阻分得的電壓值為邏輯低電平；控制信號模塊470包括上拉到VCC_USB電源網(wǎng)絡(luò)的電阻R1、連接到地的電容Cl。在圖5中，USB接口 310的D_、D+管腳分別對應(yīng)連接至USB模擬開關(guān)521的管腳D-、D+。USB模擬開關(guān)521的管腳^即管腳8為使能管腳，低電平時有效，將其與地相連使其處于低電平有效狀態(tài)。USB模擬開關(guān)521的管腳S為控制管腳，當(dāng)管腳S為高電平時，可以使USB模擬開關(guān)521的D-、D+管腳與HSD2-、HSD2+管腳對應(yīng)電氣相連；當(dāng)管腳S為低電平時，可以使USB模擬開關(guān)521的D-、D+管腳與HSD1-、HSDl+管腳對應(yīng)電氣相連。USB模擬開關(guān)521的管腳S與控制信號模塊470以及處理器330的GPIOl接口相連。USB模擬開關(guān)521的HSD2-、HSD2+管腳分別對應(yīng)連接至處理器330的GPI02、GPI03接口，且處理器330的GPI02接口通過上拉電阻R3上拉至電源VCC。USB模擬開關(guān)521的HSD1_、HSD1+管腳分別對應(yīng)連接至USB數(shù)據(jù)通信模塊340的USB數(shù)據(jù)線管腳USB_DM、USB_DP。初始狀態(tài)時，由于控制信號模塊470能提供一個初始的高電平控制信號給USB模擬開關(guān)521的管腳S，使管腳S為高電平，進(jìn)而使USB模擬開關(guān)521的D-、D+管腳與HSD2-、HSD2+管腳對應(yīng)電氣相連，從而可在初始狀態(tài)下使USB接口 310的D-、D+管腳與處理器330的GPI02、GPI03接口對應(yīng)電氣相連，并可使初始狀態(tài)下USB接口 310的D-管腳與上拉電阻R3電氣相連，即使初始狀態(tài)下USB接口 310的所述第一管腳與上拉電阻R3電氣相連。上述USB模擬開關(guān)521與處理器330及USB數(shù)據(jù)通信模塊340的連接關(guān)系還可以為，USB模擬開關(guān)521的管腳HSD2-、HSD2+分別對應(yīng)連接至USB數(shù)據(jù)通信模塊340的USB數(shù)據(jù)線管腳USB_DM、USB_DP, USB模擬開關(guān)521的管腳HSD1-、HSDl+分別對應(yīng)連接至處理器330的GPI02、GPI03接口，但這樣需要對控制信號模塊470作一些改變，將控制信號模塊470的電阻Rl從上拉到VCC_USB電源網(wǎng)絡(luò)改為下拉到地，從而可以在初始狀態(tài)時輸出一個低電平控制信號給USB模擬開關(guān)521的管腳S，使管腳S為低電平，從而使USB模擬開關(guān)521的D-、D+管腳與HSD1-、HSDl+管腳對應(yīng)電氣相連，從而使初始狀態(tài)下使USB接口 310的D-、D+管腳與處理器330的GPI02、GP103接口對應(yīng)電氣相連，并可使初始狀態(tài)下USB接口 310的D-管腳與上拉電阻R3電氣相連，即使初始狀態(tài)下USB接口 310的所述第一管腳與上拉電阻R3電氣相連。在圖5提供的實(shí)施例中，USB接口 310的第一管腳為D-管腳，所述USB接口 310的第一管腳還可以為D+管腳，當(dāng)為D+管腳時，為了使初始狀態(tài)下USB接口 310的所述第一管腳與上拉電阻R3電氣相連，需將上拉電阻R3改接，使之與處理器330的GPI03接口相連，并連接到電源VCC，其他電路連接不變。上述初始狀態(tài)的連接，使后續(xù)通過對處理器330的GPI02、GP103接口的檢測和控制實(shí)現(xiàn)對USB接口 310的D-、D+管腳的狀態(tài)的檢測得以順利進(jìn)行。在圖5中，初始狀態(tài)下，USB模擬開關(guān)521在控制信號模塊470提供的初始高電平的控制信號的控制下，將USB模擬開關(guān)521的D-、D+管腳與HSD2-、HSD2+管腳對應(yīng)電氣相連，從而在初始狀態(tài)下使USB接口 310的D-、D+管腳與處理器330的GPI02、GPI03接口對應(yīng)電氣相連。當(dāng)終端檢測到USB接口 310插入了一個外部USB設(shè)備時，檢測處理器330的GPI02接口的電平狀態(tài)的高低若為低電平，則根據(jù)前述的分析，可以判斷此時外接設(shè)備的類型為USB接口的D-、D+管腳上連有阻抗值大約為15ΚΩ ±5%的對地下拉電阻的數(shù)據(jù)傳輸設(shè)備，進(jìn)而處理器330通過GPI03接口發(fā)送一個低電平的控制信號給USB模擬開關(guān)521的管腳S，使管腳S為低電平，進(jìn)而控制USB模擬開關(guān)521將D-、D+管腳連接至HSD1-、HSD1+管腳，從而使終端USB接口 310的D-、D+管腳連接至USB數(shù)據(jù)通信模塊340的USB數(shù)據(jù)線管腳USB_DM、USB_DP,為外接數(shù)據(jù)傳輸設(shè)備與終端進(jìn)行數(shù)據(jù)傳輸提供通道。與此同時，按照與外接設(shè)備為數(shù)據(jù)傳輸設(shè)備時對應(yīng)的策略控制對所述終端的充電。

若為高電平，則外接設(shè)備類型為電源適配器，具體為標(biāo)準(zhǔn)或非標(biāo)準(zhǔn)的電源適配器需進(jìn)一步判斷。標(biāo)準(zhǔn)電源適配器的D-和D+管腳是短接的。非標(biāo)準(zhǔn)的電源適配器，可以是D-和D+管腳懸空的，或無D-和D+管腳的電源適配器。可通過判斷終端USB接口 310的D-和D+管腳的電平狀態(tài)是否一致來判斷外接設(shè)備的電源適配器類型。若終端USB接口 310的D-和D+管腳的電平狀態(tài)是一致的，則可判斷外接設(shè)備為D-和D+管腳短接的標(biāo)準(zhǔn)電源適配器；若不一致，則可判斷外接設(shè)備為非標(biāo)準(zhǔn)電源適配器。具體判斷終端USB接口 310的D-和D+管腳的電平狀態(tài)是否一致的過程如下處理器330先將GPI03接口置為低電平，再檢測GPI02接口的電平，若為低電平，則GPI03和GPI02接口的電平狀態(tài)一致，從而可知終端USB接口 310的D-和D+管腳的電平狀態(tài)是一致的；若檢測GPI02接口的電平依然為原來的高電平，則可知終端USB接口 310的D-和D+管腳的電平狀態(tài)是不一致的。判斷出外接電源適配器的類型是標(biāo)準(zhǔn)或非標(biāo)準(zhǔn)電源適配器后，按照與電源適配器類型相對應(yīng)的策略控制對所述終端的充電。如圖5中給出的R1、R2、R3的阻抗值和C1、C2的容抗值只是本實(shí)施例的一種實(shí)現(xiàn)，各參數(shù)值可根據(jù)電路的需要進(jìn)行適當(dāng)?shù)恼{(diào)整。所述GPI01、GPI02、GPI03是終端處理器上的GPIO接口，對應(yīng)順序可以調(diào)換，還可以用其他GPIO 口或其他接口來替代。
本發(fā)明實(shí)施例利用電子開關(guān)尤其是USB模擬開關(guān)的特性，在實(shí)現(xiàn)內(nèi)部電路的選擇連接的同時，能保證USB信號質(zhì)量和通信速率，USB兼容性好。不需要處理器芯片能支持Battery Charging VL I和/或Battery Charging VL 2協(xié)議，因而適用于各種處理器芯片；終端的USB接口的類型沒有限制，適用于各種USB接口類型的終端；不需要成本較高的專用的USB電源類型識別芯片，也不需要比較器及其它分離的電子元器件，通過處理器的接口來進(jìn)行檢測和識別，不需要額外的檢測或識別模塊，因而能節(jié)省元器件和模塊，降低成本。應(yīng)該說明的是，在本文中，所述外接設(shè)備類型包括數(shù)據(jù)傳輸設(shè)備、標(biāo)準(zhǔn)電源適配器及非標(biāo)準(zhǔn)電源適配器。所述數(shù)據(jù)傳輸設(shè)備包括USB HOST，如帶有USB接口的計(jì)算機(jī)或便攜式計(jì)算機(jī)、USB集線器或USB路由器等。所述標(biāo)準(zhǔn)電源適配器為D-和D+管腳短接的電源適配器。所述非標(biāo)準(zhǔn)電源適配器包括D+、D-管腳懸空或無D+、D-管腳的電源適配器。所述處理器，包括支持以及不支持Battery Charging VL I和/或Battery Charging VL 2協(xié)議的處理器。所述USB接口的類型可以為USB協(xié)議定義的各種USB接口類型。所述終端檢測USB接口是否插入了一個外部USB設(shè)備的方法較多，常用的可通過處理器的ADC管腳檢測USB_VBUS電源線上是否有5V左右的電壓，或者，通過處理器的GPIO (General PurposeInput/Output,即通用輸入/輸出)接口檢測USB_VBUS電源線上的邏輯狀態(tài)是否為高等。在本文中，涉及到檢測時，為了使檢測結(jié)果可靠，可在一段時間內(nèi)進(jìn)行多次檢測，直至連續(xù)幾次的檢測結(jié)果都相同。本文提供的實(shí)施例均可實(shí)現(xiàn)對不同外接設(shè)備類型的檢測，包括數(shù)據(jù)傳輸設(shè)備、標(biāo)準(zhǔn)電源適配器及非標(biāo)準(zhǔn)電源適配器，檢測的準(zhǔn)確性高。還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實(shí)體或者操作與另一個實(shí)體或操作區(qū)分開來，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)
備所固有的要素。在沒有更多限制的情況下，由語句“包括一個......”限定的要素，并不
排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例方法中的全部或部分步驟是可以通過程序來指令相關(guān)硬件來完成，所述的程序可以存儲于一終端的可讀存儲介質(zhì)中，該程序在執(zhí)行時，包括上述全部或部分步驟，所述的存儲介質(zhì)，如FLASH、EEPROM等。以上所述的具體實(shí)施方式
，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，不同的實(shí)施例可以進(jìn)行組合，以上所述僅為本發(fā)明的具體實(shí)施方式
而已，并不用于限定本發(fā)明的保護(hù)范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何組合、修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法，其特征在于，終端USB接口的第一管腳通過一個上拉電阻連接至電源，所述第一管腳為USB接口的D-或D+管腳，所述上拉電阻的阻抗值能保證在和阻抗大約為15ΚΩ ±5%的對地下拉電阻對所述電源進(jìn)行串聯(lián)分壓時，使所述對地下拉電阻分得的電壓值為邏輯低電平；所述方法包括 當(dāng)所述終端檢測到所述終端USB接口插入了一個外部USB設(shè)備時，檢測所述終端USB接口的所述第一管腳的電平狀態(tài)的高低； 若所述終端USB接口的所述第一管腳的電平狀態(tài)為低，則將所述終端的USB接口的D-、D+管腳連接至所述終端的USB數(shù)據(jù)通信模塊的相應(yīng)管腳，并按照第一策略控制對所述終端的充電；所述第一策略為外接設(shè)備為數(shù)據(jù)傳輸設(shè)備時對應(yīng)的策略； 若所述終端USB接口的所述第一管腳的電平狀態(tài)為高，則判斷所述終端USB接口的D-和D+管腳的電平狀態(tài)是否一致，若一致，則按照第二策略控制對所述終端的充電；否則，按照第三策略控制對所述終端的充電；所述第二策略為外接設(shè)備為標(biāo)準(zhǔn)電源適配器時對應(yīng)的策略；所述第三策略為外接設(shè)備為非標(biāo)準(zhǔn)電源適配器時對應(yīng)的策略。
2.如權(quán)利要求1所述的方法，其特征在于，所述判斷所述終端USB接口的D-和D+管腳的電平狀態(tài)是否一致包括 將所述終端USB接口的第二管腳設(shè)置為低電平，所述USB接口的所述第二管腳為所述USB接口的D-、D+管腳中除所述USB接口的所述第一管腳外的另一管腳，判斷所述USB接口的所述第一管腳是否為低電平，若為低電平，則所述終端USB接口的D-和D+管腳的電平狀態(tài)一致；或者， 向所述終端USB接口的D-和D+管腳其中之一發(fā)送檢測數(shù)據(jù)，判斷從所述終端USB接口的D-和D+管腳中的另一管腳獲取的信息是否為所述檢測數(shù)據(jù)，若是，則所述終端USB接口的D-和D+管腳的電平狀態(tài)一致。
3.如權(quán)利要求2所述的方法，其特征在于，所述終端USB接口的所述第一管腳、所述第二管腳初始狀態(tài)下分別對應(yīng)連接至終端處理器的第一、第二接口 ；所述檢測所述終端USB接口的所述第一管腳的電平狀態(tài)的高低具體為 檢測所述終端處理器的所述第一接口的電平狀態(tài)的高低； 所述將所述終端USB接口的第二管腳設(shè)置為低電平具體為 將所述終端處理器的所述第二接口的電平設(shè)置為低電平； 所述向所述終端USB接口的D-和D+管腳其中之一發(fā)送檢測數(shù)據(jù)，判斷從所述終端USB接口的D-和D+管腳中的另一管腳獲取的信息是否為所述檢測數(shù)據(jù)具體為 向所述終端處理器的所述第一接口、第二接口其中之一發(fā)送檢測數(shù)據(jù)，判斷從所述終端處理器的所述第一接口、第二接口中的另一接口獲取的信息是否為所述檢測數(shù)據(jù)。
4.如權(quán)利要求3所述的方法，其特征在于，所述終端USB接口的所述第一管腳、所述第二管腳初始狀態(tài)下分別對應(yīng)連接至終端處理器的第一、第二接口具體為 所述終端USB接口的所述第一管腳、所述第二管腳分別與一電子開關(guān)模塊的第一、第二管腳相連，所述電子開關(guān)模塊的第三、第四管腳分別與所述終端處理器的所述第一、第二接口相連，所述電子開關(guān)模塊的所述第一、第二管腳初始狀態(tài)下分別與所述電子開關(guān)模塊的所述第三、第四管腳相連，所述上拉電阻與所述電子開關(guān)模塊的第三管腳及所述終端處理器的所述第一接口電氣相連，所述電子開關(guān)模塊的第五、第六管腳分別與所述終端的USB數(shù)據(jù)通信模塊的相應(yīng)管腳相連； 所述將所述終端的USB接口的D-、D+管腳連接至所述終端的USB數(shù)據(jù)通信模塊的相應(yīng)管腳具體為 所述電子開關(guān)模塊在第一控制信號的作用下，將所述電子開關(guān)模塊的第一、第二管腳分別連接至所述電子開關(guān)模塊的第五、第六管腳，以使所述終端的USB接口的D-、D+管腳電氣連接至所述終端的USB數(shù)據(jù)通信模塊的相應(yīng)管腳。
5.如權(quán)利要求4所述的方法，其特征在于，所述第一控制信號由所述終端處理器通過第三接口向所述電子開關(guān)模塊的控制管腳發(fā)送。
6.如權(quán)利要求4所述的方法，其特征在于，所述第一控制信號由所述終端處理器通過第三接口向一控制信號模塊發(fā)送，并由所述控制信號模塊傳送至所述電子開關(guān)模塊的控制管腳； 所述電子開關(guān)模塊的所述第一、第二管腳初始狀態(tài)下分別與所述電子開關(guān)模塊的第三、第四管腳相連具體為 所述電子開關(guān)模塊在所述控制信號模塊輸出的初始控制信號的控制下，將所述電子開關(guān)模塊的第一、第二管腳分別與所述電子開關(guān)模塊的第三、第四管腳相連；所述初始控制信號由所述控制信號模塊輸出并發(fā)送到所述電子開關(guān)模塊的所述控制管腳。
7.一種根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的終端，其特征在于，所述終端包括 USB接口，具有第一、第二管腳，所述第一管腳為所述USB接口的D-或D+管腳，所述第二管腳為所述USB接口的D-、D+管腳中除所述第一管腳外的另一管腳； USB數(shù)據(jù)通信模塊，用于與外部USB設(shè)備進(jìn)行數(shù)據(jù)通信； 上拉電阻，一端與所述USB接口的所述第一管腳相連，另一端連接至電源，其阻抗值能保證在和阻抗大約為15ΚΩ ±5%的對地下拉電阻對所述電源進(jìn)行串聯(lián)分壓時，使所述對地下拉電阻分得的電壓值為邏輯低電平； 第一檢測單元，用于檢測所述USB接口是否插入了外部USB設(shè)備； 處理器，用于在所述第一檢測單元檢測到所述USB接口插入了外部USB設(shè)備時，檢測所述USB接口的所述第一管腳的電平狀態(tài)的高低，并在所述USB接口的第一管腳的電平狀態(tài)為低時，輸出第一控制信號，按照第一策略控制對所述終端的充電；在所述USB接口的第一管腳電平狀態(tài)為高時，進(jìn)一步判斷所述終端USB接口的D-和D+管腳的電平狀態(tài)是否一致，若一致，則按照第二策略控制對所述終端的充電；否則，按照第三策略控制對所述終端的充電；所述第一策略為外接設(shè)備為數(shù)據(jù)傳輸設(shè)備時對應(yīng)的策略，所述第二策略為外接設(shè)備為標(biāo)準(zhǔn)電源適配器時對應(yīng)的策略，所述第三策略為外接設(shè)備為非標(biāo)準(zhǔn)電源適配器時對應(yīng)的策略； 切換單元，用于根據(jù)所述第一控制信號，將所述USB接口的D-、D+管腳連接至所述USB數(shù)據(jù)通信模塊的相應(yīng)管腳。
8.如權(quán)利要求7所述的終端，其特征在于，所述處理器包括 第一檢測控制單元，用于在所述第一檢測單元檢測到所述USB接口插入了外部USB設(shè)備時，檢測所述USB接口的所述第一管腳的電平狀態(tài)的高低，并在所述USB接口的第一管腳的電平狀態(tài)為低時，輸出所述第一控制信號，按照所述第一策略控制對所述終端的充電；第二檢測控制單元，用于在所述第一檢測控制單元檢測到所述USB接口的所述第一管腳的電平為高電平時，判斷所述USB接口的D-和D+管腳的電平狀態(tài)是否一致，若一致，則按照第二策略控制對所述終端的充電；若不一致，按照第三策略控制對所述終端的充電。
9.如權(quán)利要求8所述的終端，其特征在于，所述第二檢測控制單元具體用于在所述第一檢測控制單元檢測到所述USB接口的所述第一管腳的電平為高電平時，將所述終端USB接口的所述第二管腳的電平置為低電平，判斷所述USB接口的所述第一管腳是否為低電平，若為低電平，則所述USB接口的D-和D+管腳的電平狀態(tài)一致，按照所述第二策略控制對所述終端的充電；否則，所述USB接口的D-和D+管腳的電平狀態(tài)不一致，按照所述第三策略控制對所述終端的充電；或者， 用于在所述第一檢測控制單元檢測到所述USB接口的第一管腳的電平為高電平時，向所述USB接口的D-和D+管腳其中之一發(fā)送檢測數(shù)據(jù)，判斷從所述USB接口的D-和D+管腳中的另一管腳獲取的信息是否為所述檢測數(shù)據(jù)，若是，則所述USB接口的D-和D+管腳的電平狀態(tài)一致，按照所述第二策略控制對所述終端的充電；否則，所述USB接口的D-和D+管腳的電平狀態(tài)不一致，按照所述第三策略控制對所述終端的充電。
10.如權(quán)利要求9所述的終端，其特征在于，所述處理器具有第一、第二接口，所述USB接口的所述第一管腳，及所述USB接口的所述第二管腳初始狀態(tài)下分別連接至所述處理器的所述第一、第二接口 ； 所述第一檢測控制單元具體用于在所述第一檢測單元檢測到所述USB接口插入了外部USB設(shè)備時，檢測所述處理器的第一接口的電平狀態(tài)的高低，并在所述處理器的第一接口的電平狀態(tài)為低時，輸出所述第一控制信號，按照第一策略控制對所述終端的充電； 所述第二檢測控制單元具體用于在所述第一檢測控制單元檢測到所述處理器的第一接口的電平為高電平時，將所述處理器的第二接口的電平置為低電平，判斷所述處理器的第一接口是否為低電平，若為低電平，則所述USB接口的D-和D+管腳的電平狀態(tài)一致，按照第二策略控制對所述終端的充電；否則，所述USB接口的D-和D+管腳的電平狀態(tài)不一致，按照所述第三策略控制對所述終端的充電；或者， 用于在所述第一檢測控制單元檢測到所述處理器的第一接口的電平為高電平時，向所述處理器的第一、第二接口的其中之一發(fā)送檢測數(shù)據(jù)，判斷從所述處理器的第一、第二接口中的另一接口獲取的信息是否為所述檢測數(shù)據(jù)，若是，則所述USB接口的D-和D+管腳的電平狀態(tài)一致，按照所述第二策略控制對所述終端的充電；否則，所述USB接口的D-和D+管腳的電平狀態(tài)不一致，按照所述第三策略控制對所述終端的充電。
11.如權(quán)利要求10所述的終端，其特征在于，所述切換單元為電子開關(guān)，具有第一、第二、第三、第四、第五及第六管腳；所述電子開關(guān)的第一、第二管腳分別與所述USB接口的所述第一管腳、第二管腳電氣連接；所述電子開關(guān)的第三、第四管腳分別與所述處理器的所述第一、第二接口電氣連接；所述電子開關(guān)的第五、第六管腳分別與所述USB數(shù)據(jù)通訊模塊的相應(yīng)管腳相連；初始狀態(tài)下所述電子開關(guān)的第一、第二管腳分別與所述電子開關(guān)的第三、第四管腳電氣相連；所述上拉電阻與所述電子開關(guān)的第三管腳及所述處理器的所述第一接口電氣相連， 所述電子開關(guān)具體用于根據(jù)所述第一控制信號，將所述電子開關(guān)的第一、第二管腳分別連接至所述電子開關(guān)的第五、第六管腳，以使所述終端的USB接口的D-、D+管腳電氣連接至所述終端的USB數(shù)據(jù)通信模塊的相應(yīng)管腳。
12.如權(quán)利要求11所述的終端，其特征在于，所述處理器還具有第三接口；所述電子開關(guān)還具有控制管腳；所述第一檢測控制單元具體用于在所述第一檢測單元檢測到所述USB接口插入了外部USB設(shè)備時，檢測所述處理器的第一接口的電平狀態(tài)的高低，并在所述處理器的第一接口的電平狀態(tài)為低時，通過所述處理器的所述第三接口輸出所述第一控制信號發(fā)送給所述電子開關(guān)的所述控制管腳，按照所述第一策略控制對所述終端的充電。
13.如權(quán)利要求11所述的終端，其特征在于，所述處理器還具有第三接口；所述電子開關(guān)還具有控制管腳；所述終端還包括控制信號模塊，用于在初始狀態(tài)下，產(chǎn)生初始控制信號并將所述初始控制信號發(fā)送給所述電子開關(guān)的所述控制管腳，在所述第一檢測控制單元輸出所述第一控制信號的情況下，從所述處理器的第三接口接收所述第一控制信號，并將所述第一控制信號發(fā)送到所述電子開關(guān)的控制管腳； 所述電子開關(guān)具體用于通過所述控制管腳接收所述控制信號模塊發(fā)送的所述初始控制信號，根據(jù)所述初始控制信號將所述電子開關(guān)模塊的第一、第二管腳分別與所述電子開關(guān)模塊的第三、第四管腳相連；通過所述控制管腳接收所述第一控制信號，根據(jù)所述第一控制信號，將所述電子開關(guān)的第一、第二管腳分別連接至所述電子開關(guān)的第五、第六管腳，以使所述終端的USB接口的D-、D+管腳電氣連接至所述終端的USB數(shù)據(jù)通信模塊的相應(yīng)管腳。
全文摘要
本發(fā)明公開了一種根據(jù)USB接口狀態(tài)進(jìn)行內(nèi)部電路選擇的方法及終端，其中方法包括終端USB接口的第一管腳通過一個上拉電阻連接至電源，所述第一管腳為USB接口的D-或D+管腳；檢測到終端USB接口插入了一個外部USB設(shè)備時，檢測終端USB接口的所述第一管腳的電平狀態(tài)的高低；若為低，則將所述終端的USB接口的D-、D+管腳連接至所述終端的USB數(shù)據(jù)通信模塊的相應(yīng)管腳，并按照第一策略控制對所述終端的充電；若為高，則判斷終端USB接口的D-和D+管腳的電平狀態(tài)是否一致，若一致，則按照第二策略控制對所述終端的充電；否則，按照第三策略控制對所述終端的充電。
文檔編號G06F1/26GK103064489SQ201110323858
公開日2013年4月24日 申請日期2011年10月21日 優(yōu)先權(quán)日2011年10月21日
發(fā)明者劉圣才 申請人:華為終端有限公司