專利名稱：集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實(shí)施例涉及ー種集成電路。
背景技術(shù)：
雖然對高速集成電路的需求正在増加，但在增加集成電路的速度上已接近了物理極限。例如，在存儲器件的情況下，就進(jìn)ー步降低核心區(qū)(存儲單元陣列區(qū))的存取時(shí)間而言存在著物理極限。為了克服這樣的物理極限，存儲器件可以通過在內(nèi)部并行地處理數(shù)據(jù) 井串行地輸出數(shù)據(jù)來增加輸入/輸出操作的速度。這里，存儲器件使用并行至串行轉(zhuǎn)換器將并行處理過的內(nèi)部數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，并將串行數(shù)據(jù)輸出到芯片外部。在此，除存儲器件外的多種集成電路可以在芯片(系統(tǒng))內(nèi)執(zhí)行并行至串行數(shù)據(jù)轉(zhuǎn)換。圖I是示出將四個(gè)并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)的操作的時(shí)序圖。并行至串行轉(zhuǎn)換是通過將加載到多個(gè)傳輸線PO至P3上的數(shù)據(jù)順序地傳送至單線S來實(shí)現(xiàn)的。如圖I中所示，在數(shù)據(jù)DO至D3加載到四個(gè)傳輸線PO至P3的情況下，四個(gè)線PO至P3的數(shù)據(jù)可以一個(gè)接ー個(gè)地傳送至輸出線S。因此，在并行至串行轉(zhuǎn)換中產(chǎn)生并使用信號CKO至CK3，所述信號CKO至CK3是確定將傳輸線PO至P3上對準(zhǔn)的數(shù)據(jù)DO至D3傳送至輸出線S的時(shí)間點(diǎn)的信號。在操作中，線PO的數(shù)據(jù)DO在信號CKO被激活的時(shí)間點(diǎn)傳送至線S，線Pl的數(shù)據(jù)Dl在信號CKl被激活的時(shí)間點(diǎn)傳送至線S。另外，線P2的數(shù)據(jù)D2在信號CK2被激活的時(shí)間點(diǎn)傳送至線S，線P3的數(shù)據(jù)D3在信號CK3被激活的時(shí)間點(diǎn)傳送至線S。如上所述，并行至串行轉(zhuǎn)換是通過將加載到多個(gè)傳送線上的數(shù)據(jù)順序地傳送至輸出線來實(shí)現(xiàn)的。因此，使用確定將數(shù)據(jù)從多個(gè)傳輸線傳送至輸出線的時(shí)間點(diǎn)的信號(下文稱之為傳輸信號)。在2N: I并行至串行轉(zhuǎn)換(尤其是4:1或8:1并行至串行轉(zhuǎn)換)的情況下，可以簡單地借助時(shí)鐘產(chǎn)生四個(gè)傳輸信號來產(chǎn)生確定傳送數(shù)據(jù)的時(shí)間點(diǎn)的信號。舉例而言，如圖I中所示，可以利用時(shí)鐘CLK來產(chǎn)生傳輸信號CK0、CK1、CK2及CK3。在使用借助時(shí)鐘CLK產(chǎn)生四個(gè)傳輸信號而產(chǎn)生傳輸信號CKO、CKU CK2及CK3的4:1或8:1并行至串行轉(zhuǎn)換的情況下，傳輸信號CKO、CKU CK2及CK3的順序與輸出數(shù)據(jù)的順序相符。舉例而言，響應(yīng)于命令而輸出的第一(或第五)數(shù)據(jù)(下文稱之為起始數(shù)據(jù))總在傳輸信號CKO被激活的時(shí)間點(diǎn)輸出。因此，起始數(shù)據(jù)在傳輸信號CKO被激活的時(shí)間點(diǎn)輸出。DDR4半導(dǎo)體存儲器件使用10比特的突發(fā)長度(BL)，其中數(shù)據(jù)的十個(gè)比特一次性串行地輸出，因此要在并行至串行轉(zhuǎn)換器中執(zhí)行10:1并行至串行轉(zhuǎn)換。這里，時(shí)鐘被劃分成2N個(gè)傳輸信號。因此，利用時(shí)鐘CLK產(chǎn)生的傳輸信號CK0、CK1、CK2及CK3可以用在10:1并行至串行轉(zhuǎn)換中。圖2是示出通過使用借助時(shí)鐘CLK產(chǎn)生的傳輸信號CK0、CK1、CK2及CK3而將并行數(shù)據(jù)的十個(gè)比特轉(zhuǎn)換成串行數(shù)據(jù)的操作的時(shí)序圖。在響應(yīng)于第一命令而輸出數(shù)據(jù)的過程中，起始數(shù)據(jù)DO與傳輸信號CKO對準(zhǔn)且被傳送至輸出線S。在響應(yīng)于第二命令而輸出數(shù)據(jù)的過程中，起始數(shù)據(jù)D0’與傳輸信號CK2對準(zhǔn)且被傳送至輸出線S。也就是說，將起始數(shù)據(jù)傳送至線S的傳輸信號是周期性變化的。因此，在數(shù)據(jù)的十個(gè)比特響應(yīng)于連續(xù)輸入的命令而連續(xù)地輸出的情況下，傳送起始數(shù)據(jù)的傳輸信號也連續(xù)地變化。如果在集成電路內(nèi)實(shí)施用于此方案的并行至串行轉(zhuǎn)換電路，則可能増加其復(fù)雜性。另夕卜，如果集成電路利用并行至串行轉(zhuǎn)換電路輸出數(shù)據(jù)的八個(gè)比特，且在并行至串行轉(zhuǎn)換電路中執(zhí)行額外功能，則并行至串行轉(zhuǎn)換電路的復(fù)雜性將指數(shù)式地増加。結(jié)果是，集成電路所占據(jù)的面積以及復(fù)雜性也將指數(shù)式地增加
發(fā)明內(nèi)容
本發(fā)明的示例性實(shí)施例涉及ー種并行至串行轉(zhuǎn)換電路，其利用簡單的配置對多個(gè)數(shù)據(jù)執(zhí)行并行至串行轉(zhuǎn)換，以適應(yīng)響應(yīng)于單個(gè)命令而輸出的多個(gè)數(shù)據(jù)的數(shù)量為2N的情況，以及響應(yīng)于單個(gè)命令而輸出的多個(gè)數(shù)據(jù)的數(shù)量不為2N的情況。根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，ー種集成電路包括多個(gè)數(shù)據(jù)線，通過多個(gè)脈沖信號對準(zhǔn)的數(shù)據(jù)加載到所述多個(gè)數(shù)據(jù)線上；多個(gè)傳輸線；數(shù)據(jù)傳送単元，所述數(shù)據(jù)傳送單元被配置為響應(yīng)于相關(guān)信號而將所述多個(gè)數(shù)據(jù)線的數(shù)據(jù)傳送至所述多個(gè)傳輸線；數(shù)據(jù)輸出単元，所述數(shù)據(jù)輸出單元被配置為輸出與所述多個(gè)傳輸信號之中被激活的傳輸信號相對應(yīng)的傳輸線的數(shù)據(jù)；相關(guān)信號發(fā)生單元，所述相關(guān)信號發(fā)生單元被配置為當(dāng)命令輸入至相關(guān)信號發(fā)生單元時(shí)利用潛伏時(shí)間值以及所述多個(gè)傳輸信號之一的邏輯值來產(chǎn)生相關(guān)信號；以及脈沖信號發(fā)生單元，所述脈沖信號發(fā)生單元被配置為當(dāng)命令輸入時(shí)順序地激活所述多個(gè)脈沖信號。根據(jù)本發(fā)明的另ー個(gè)示例性實(shí)施例，ー種集成電路包括多個(gè)數(shù)據(jù)線；多個(gè)傳輸線；數(shù)據(jù)傳送単元，所述數(shù)據(jù)傳送單元被配置為響應(yīng)于相關(guān)信號而將所述多個(gè)數(shù)據(jù)線的數(shù)據(jù)傳送至所述多個(gè)傳輸線；數(shù)據(jù)輸出単元，所述數(shù)據(jù)輸出單元被配置為輸出與所述多個(gè)傳輸信號之中被激活的傳輸信號相對應(yīng)的傳輸線的數(shù)據(jù)；以及相關(guān)信號發(fā)生單元，所述相關(guān)信號發(fā)生單元被配置為當(dāng)命令輸入至相關(guān)信號發(fā)生單元時(shí)利用潛伏時(shí)間值以及所述多個(gè)傳輸信號之一的邏輯值來產(chǎn)生相關(guān)信號。


圖I是示出將四個(gè)并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)的操作的時(shí)序圖。圖2是示出通過使用借助時(shí)鐘CLK產(chǎn)生的傳輸信號CK0、CK1、CK2及CK3而將并行數(shù)據(jù)的十個(gè)比特轉(zhuǎn)換成串行數(shù)據(jù)的操作的時(shí)序圖。圖3是根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的集成電路的配置圖。圖4是脈沖信號發(fā)生單元340及數(shù)據(jù)保留単元350的配置圖。圖5A及圖5B是示出當(dāng)突發(fā)長度為10 (第二操作模式)時(shí)集成電路的操作的波形圖。圖6是示出當(dāng)突發(fā)長度為8(第一操作模式)時(shí)集成電路的操作的波形圖。圖7是包括本發(fā)明的集成電路的一個(gè)示例性電子系統(tǒng)的簡化框圖。
具體實(shí)施例方式下面將參照附圖更加詳細(xì)地描述本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以用不同的方式來實(shí)施，并且不應(yīng)當(dāng)被理解為限于本文所提出的實(shí)施例。確切地說，提供這些實(shí)施例是為了使本說明書清楚且完整，并且將會向本領(lǐng)域技術(shù)人員完全傳達(dá)本發(fā)明的范圍。在本說明書中，相同的附圖標(biāo)記在本發(fā)明的各個(gè)附圖和實(shí)施例中表示相同的部件。圖3是根據(jù)本發(fā)明ー個(gè)示例性實(shí)施例的集成電路的配置圖。
參見圖3，所述集成電路包括多個(gè)數(shù)據(jù)線AO至A3、B0及BI，多個(gè)傳輸線CO至C3，數(shù)據(jù)傳送単元320，數(shù)據(jù)輸出単元330，相關(guān)信號發(fā)生單元310以及脈沖信號發(fā)生單元340。數(shù)據(jù)響應(yīng)于多個(gè)脈沖信號PO至P4而加載到多個(gè)數(shù)據(jù)線AO至A3、B0及BI上。數(shù)據(jù)傳送單元320根據(jù)相關(guān)信號MT而將數(shù)據(jù)線AO至A3、B0及BI的數(shù)據(jù)傳送至多個(gè)傳輸線CO至C3。數(shù)據(jù)輸出単元330輸出與多個(gè)傳輸信號CKO至CK3中被激活的傳輸信號相對應(yīng)的傳輸線的數(shù)據(jù)。相關(guān)信號發(fā)生單元310在命令CMD輸入至相關(guān)信號發(fā)生單元310時(shí)利用多個(gè)傳輸信號CKO至CK3中的傳輸信號CKO的邏輯值以及潛伏時(shí)間值來產(chǎn)生相關(guān)信號MAT。脈沖信號發(fā)生單元340在命令CMD輸入至脈沖信號發(fā)生單元340時(shí)順序地激活多個(gè)脈沖信號PO至P4。另外，所述集成電路包括數(shù)據(jù)保留単元350，數(shù)據(jù)保留単元350在數(shù)據(jù)DO至D9響應(yīng)于多個(gè)脈沖信號PO至P4而被對準(zhǔn)且加載到多個(gè)數(shù)據(jù)線AO至A3、BO及BI上時(shí)保留數(shù)據(jù)。所述多個(gè)數(shù)據(jù)線AO至A3、BO及BI包括多個(gè)第一類型數(shù)據(jù)線AO至A3，以及ー個(gè)或更多個(gè)第二類型數(shù)據(jù)線BO及BI。所述多個(gè)脈沖信號PO至P4包括與所述多個(gè)第一類型數(shù)據(jù)線AO至A3相對應(yīng)的多個(gè)第一脈沖信號PO至P3，以及與所述ー個(gè)或更多個(gè)第二類型數(shù)據(jù)線BO及BI相對應(yīng)的ー個(gè)或更多個(gè)第二脈沖信號P4。圖3示出第一類型數(shù)據(jù)線AO至A3的數(shù)量為四，傳輸線CO至C3的數(shù)量為四，且第ニ類型數(shù)據(jù)線BO及BI的數(shù)量為ニ的情況。這些數(shù)量可根據(jù)實(shí)施圖3的電路的不同環(huán)境而改變。以下將參照圖3描述集成電路的操作。本發(fā)明的一個(gè)示例性實(shí)施例可以應(yīng)用于響應(yīng)于單個(gè)命令輸出的信號數(shù)量不是2n的集成電路。出于說明的目的，將示例性地描述集成電路為存儲器件且執(zhí)行數(shù)據(jù)輸出操作的情況，其中數(shù)據(jù)突發(fā)長度為10比特(其為不等于2N的數(shù)，其中N為自然數(shù))。此處，數(shù)據(jù)的十個(gè)比特之中由第一類型數(shù)據(jù)線AO至A3傳送的數(shù)據(jù)DO至D7 (下文中稱之為第一類型數(shù)據(jù))對應(yīng)于從存儲單元輸出的數(shù)據(jù)，而由第二類型數(shù)據(jù)線BO及BI傳送的數(shù)據(jù)D8及D9 (下文中稱之為第二類型數(shù)據(jù))對應(yīng)于循環(huán)冗余校驗(yàn)(CRC)數(shù)據(jù)，所述循環(huán)冗余校驗(yàn)(CRC)數(shù)據(jù)表示對第一類型數(shù)據(jù)DO至D7的錯誤校驗(yàn)結(jié)果。然而，本發(fā)明并不局限于上述的示例性實(shí)施例。當(dāng)命令CMD輸入至集成電路(下文中為存儲器件)時(shí)，在潛伏時(shí)間過去以后開始輸出數(shù)據(jù)。命令CMD是用于數(shù)據(jù)輸出的命令。潛伏時(shí)間是從輸入命令CMD的時(shí)間點(diǎn)起至數(shù)據(jù)DO至D9經(jīng)由數(shù)據(jù)輸出単元330輸出的時(shí)間點(diǎn)的時(shí)間。上述集成電路可以是存儲器件。在此情況下，命令CMD是與讀取命令相對應(yīng)的信號，且潛伏時(shí)間是CAS潛伏時(shí)間(CL)。每當(dāng)要響應(yīng)于命令CMD而輸出數(shù)據(jù)時(shí)，輸入命令CMD。連續(xù)地輸入命令CMD以便連續(xù)地輸出多個(gè)數(shù)據(jù)，此操作可以構(gòu)成存儲器件的一般操作。當(dāng)突發(fā)長度為10時(shí)，每五個(gè)時(shí)鐘輸入一次命令CMD，而當(dāng)突發(fā)長度為8吋，每四個(gè)時(shí)鐘輸入一次命令CMD。這是因?yàn)镃AS至CAS延遲(t(XD)是根據(jù)突發(fā)長度而改變的。tC⑶是用于某一存儲體的列存取后的下一列存取的最小時(shí)間。響應(yīng)于命令CMD而輸出的數(shù)據(jù)數(shù)量為2n的操作模式被稱作第一操作模式，響應(yīng)于命令CMD而輸出的數(shù)據(jù)數(shù)量不為2N的操作模式被稱作第二操作模式。因此，當(dāng)突發(fā)長度為8時(shí)存儲器件以第一操作模式操作，當(dāng)突發(fā)長度為10時(shí)存儲器件以第二操作模式操作。(I)存儲器件以第二操作模式(例如，突發(fā)長度=10)操作的情況在存儲器件以第二操作模式操作的情況下，如果與第K命令CMD (其中K為自然數(shù))相對應(yīng)的第一輸出數(shù)據(jù)DO(下文中為“起始數(shù)據(jù)”)在CKO被激活的時(shí)間點(diǎn)輸出，則與第(K+1)命令CMD相對應(yīng)的起始數(shù)據(jù)DO在CK2被激活的時(shí)間點(diǎn)輸出。在第二操作模式中，起始數(shù)據(jù)DO的輸出時(shí)間點(diǎn)不斷改變。舉例而言，如果第一起始數(shù)據(jù)DO在CKO激活的時(shí)間點(diǎn)輸出，則下一起始數(shù)據(jù)DO在CK2激活的時(shí)間點(diǎn)輸出。接著，再下一起始數(shù)據(jù)DO在CKO激活的時(shí)間點(diǎn)輸出。當(dāng)突發(fā)長度為10時(shí)，每五個(gè)時(shí)鐘輸入一次命令CMD。當(dāng)輸入命令CMD時(shí)，從存儲單元輸出的數(shù)據(jù)DO至D7 (下文中為輸出數(shù)據(jù))經(jīng)對準(zhǔn)并加載到第一類型數(shù)據(jù)線AO至A3上。CRC數(shù)據(jù)D8及D9經(jīng)對準(zhǔn)并加載到第二類型數(shù)據(jù)線BO及BI上。這里，第一類型數(shù)據(jù)DO至D7成為輸出數(shù)據(jù)，第二類型數(shù)據(jù)D8及D9成為CRC數(shù)據(jù)。第二類型數(shù)據(jù)D8及D9也可以是非CRC數(shù)據(jù)，且可以表示除加載到第一類型數(shù)據(jù)線AO至A3上的2n個(gè)數(shù)據(jù)以外所添加的數(shù)據(jù)。第二類型數(shù)據(jù)D8及D9可以加載到第二類型數(shù)據(jù)線BO及BI上。數(shù)據(jù)加載操作的執(zhí)行如下。數(shù)據(jù)保留単元350保留命令CMD輸入時(shí)所輸入的數(shù)據(jù)，其中數(shù)據(jù)保留時(shí)間為五個(gè)時(shí)鐘，而這又等于命令輸入間隔。脈沖信號發(fā)生單元340在命令CMD輸入時(shí)產(chǎn)生多個(gè)脈沖信號PO至P4。具體地，當(dāng)突發(fā)長度為10吋，多個(gè)第一脈沖信號PO至P3被激活，然后ー個(gè)或更多個(gè)第二脈沖信號P4被激活。脈沖信號PO在命令CMD輸入時(shí)被激活，且具有為2個(gè)時(shí)鐘的脈沖寬度。脈沖信號Pl至P4是分別通過將PO延遲I至4個(gè)時(shí)鐘(CLK)而產(chǎn)生的。脈沖信號發(fā)生單元340順序地激活多個(gè)脈沖信號PO至P4。此時(shí)，當(dāng)再次輸入命令CMD時(shí)，脈沖信號發(fā)生單元340復(fù)位，且重復(fù)所述多個(gè)脈沖信號的順序產(chǎn)生。由數(shù)據(jù)保留単元350保留的數(shù)據(jù)DO至D9經(jīng)由與門Xl至XlO連同多個(gè)脈沖信號 PO至P4之中與數(shù)據(jù)DO至D9相對應(yīng)的脈沖信號而加載到數(shù)據(jù)線AO至A3、B0及BI上。脈沖信號PO至P4在恒定間隔順序地激活。舉例而言，DO在Xl處與PO組合，且經(jīng)由或門Yl傳送至數(shù)據(jù)線A0。因此，DO在PO的激活周期期間加載到數(shù)據(jù)線Al上。此時(shí)，脈沖信號PO至P4的激活時(shí)間點(diǎn)不同。由于此差異，數(shù)據(jù)DO至D9經(jīng)對準(zhǔn)且加載到多個(gè)數(shù)據(jù)線AO至A3、BO及BI上。在第一類型數(shù)據(jù)DO至D7(輸出數(shù)據(jù))通過多個(gè)第一脈沖信號PO至P3而加載到多個(gè)第一類型數(shù)據(jù)線AO至A3上之后，第二類型數(shù)據(jù)D8及D9 (CRC數(shù)據(jù))響應(yīng)于一個(gè)或更多個(gè)脈沖信號P4而加載到ー個(gè)或更多個(gè)第二類型數(shù)據(jù)線BO及BI上。數(shù)據(jù)傳送單元320響應(yīng)于相關(guān)信號MAT而將加載到多個(gè)數(shù)據(jù)線AO至A3、B0及BI上的數(shù)據(jù)傳送至多個(gè)傳輸線CO至C3。數(shù)據(jù)輸出單元330將與傳輸信號CKO至CK3之中被激活的傳輸信號相對應(yīng)的傳輸線的數(shù)據(jù)輸出至輸出線S。在圖3中，傳輸線C0、C1、C2及C3分別與傳輸信號CK0、CK1、CK2及CK3相對應(yīng)。出于說明的目的，所述多個(gè)傳輸信號CKO至CK3是利用時(shí)鐘CLK產(chǎn)生的，并以CKO、CKU CK2及CK3的順序反復(fù)被激活。傳輸信號的數(shù)量可以根據(jù)傳輸線的數(shù)量而改變。下文中，時(shí)鐘CLK稱作數(shù)據(jù)輸出時(shí)鐘，其也被稱作DQS。通過改變多個(gè)數(shù)據(jù)線AO至A3、BO及BI與多個(gè)傳輸線CO至C3之間的相關(guān)關(guān)系，即使在突發(fā)長度為10時(shí)也執(zhí)行數(shù)據(jù)輸出操作。即使在起始數(shù)據(jù)DO總加載到AO上時(shí)，也可以替代性地通過將用于AO的數(shù)據(jù)的傳輸線改變?yōu)镃O或C2來執(zhí)行預(yù)期的操作。這是因?yàn)閭鬏斁€CO的數(shù)據(jù)在傳輸信號CKO被激活的時(shí)間點(diǎn)輸出，而C2的數(shù)據(jù)在CK2被激活的時(shí)間點(diǎn)輸出。為此，當(dāng)相關(guān)信號MT被激活時(shí)，數(shù)據(jù)傳送単元320將加載到多個(gè)第一類型數(shù)據(jù)線AO至A3中的第一個(gè)數(shù)據(jù)線AO上的數(shù)據(jù)傳送至多個(gè)傳輸線CO至C3之中與第一激活傳輸信號CKO相對應(yīng)的傳輸線CO。當(dāng)相關(guān)信號MT被去激活時(shí)，數(shù)據(jù)傳送単元320將加載到第一類型數(shù)據(jù)線A2(其并非多個(gè)第一類型數(shù)據(jù)線AO至A3中的第一個(gè)數(shù)據(jù)線A0)上的數(shù)據(jù)傳送至多個(gè)傳輸線CO至C3之中與CKO相對應(yīng)的傳輸線CO。為了以正確的順序輸出其它數(shù)據(jù)線的數(shù)據(jù)，這些數(shù)據(jù)要響應(yīng)于相關(guān)信號MT被傳送至傳輸線。具體地，在第一類型數(shù)據(jù)線AO至A3的數(shù)據(jù)傳送至多個(gè)傳輸線CO至C3之后，第二類型數(shù)據(jù)線BO及BI的數(shù)據(jù)傳送至由相關(guān)信號MT選中的一個(gè)或更多個(gè)傳輸線。在圖3中，當(dāng)相關(guān)信號MT被激活吋，BO及BI的數(shù)據(jù)分別被傳送至CO及Cl。當(dāng)相關(guān)信號MT被去激活吋，BO及BI的數(shù)據(jù)分別被傳送至C2及C3。S卩，在圖3中，當(dāng)相關(guān)信號MAT被激活吋，A0、A1、A2及A3的數(shù)據(jù)分別被傳送至CO、C1、C2及C3，然后BO及BI的數(shù)據(jù)分別被傳送至CO及Cl。當(dāng)相關(guān)信號MAT被去激活吋，A0、A1、A2及A3的數(shù)據(jù)分別被傳送至C2、C3、C0及Cl，然后BO及BI的數(shù)據(jù)分別被傳送至C2及C3。作為參考，以下將描述數(shù)據(jù)傳送単元320的配置及操作。當(dāng)多個(gè)脈沖PO至P4被激活吋，多個(gè)第一與門Xl至XlO以及多個(gè)第一或門Yl至Y4將多個(gè)數(shù)據(jù)DO至D9加載到多個(gè)第一數(shù)據(jù)線AO至A3和第二數(shù)據(jù)線BO及BI上。多個(gè)多路復(fù)用器LI至L4響應(yīng)于相關(guān)信號MT而選擇輸入至其的第一數(shù)據(jù)線中的ー個(gè)。多個(gè)第二與門Kl至K4響應(yīng)于相關(guān)信號MT而選擇傳輸線CO至C3中的兩個(gè)用于接收多個(gè)第二數(shù)據(jù)線BO及BI上的信號。多個(gè)或門Ml至M4將第一數(shù)據(jù)線AO至A3和第二數(shù)據(jù)線BO及BI的數(shù)據(jù)傳送至多個(gè)傳輸線CO至C3。數(shù)據(jù)傳送単元320的上述配置僅是示例性的，任何其它合理適用的配置也可用于執(zhí)行上述操作。當(dāng)輸入命令CMD時(shí)，相關(guān)信號發(fā)生單元310利用潛伏時(shí)間值CL以及多個(gè)傳輸信號CKO至CK3之一的邏輯值來產(chǎn)生相關(guān)信號MAT，盡管圖3中示出的是第一激活傳輸信號CKO作為輸入。更具體而言，當(dāng)以ニ進(jìn)制記數(shù)法表示傳輸信號CKO的值以及與命令CMD的輸入相關(guān)的潛伏時(shí)間值CL時(shí)，相關(guān)信號MT變?yōu)橥ㄟ^將潛伏時(shí)間的最低位CL與傳輸信號CKO 的值進(jìn)行邏輯組合所獲得的結(jié)果(當(dāng)潛伏時(shí)間值CL為時(shí)鐘的奇數(shù)倍時(shí)，潛伏時(shí)間值CL的最后一位為“I” ；當(dāng)潛伏時(shí)間值CL為時(shí)鐘的偶數(shù)倍時(shí)，潛伏時(shí)間值的最后一位為“0”)。
傳輸信號CKO的激活間隔為2個(gè)時(shí)鐘(為時(shí)鐘的偶數(shù)倍)，并且在傳輸信號CKO被激活之后，其花費(fèi)I個(gè)時(shí)鐘(為時(shí)鐘CLK的奇數(shù)倍)，直至傳輸信號CK2被激活。因此，當(dāng)輸入命令CMD時(shí)傳輸信號CKO被激活(也即，邏輯值為I)，且當(dāng)潛伏時(shí)間值CL為時(shí)鐘的奇數(shù)倍(即，潛伏時(shí)間值CL的最后一位的值為0)時(shí)相關(guān)信號MT被激活。命令CMD每五個(gè)時(shí)鐘被激活一次。因此，當(dāng)下一命令CMD被激活時(shí)，傳輸信號CKO處于去激活狀態(tài)(即，傳輸信號CKO的最后一位的邏輯值為0)，且相關(guān)信號MAT因?yàn)闈摲鼤r(shí)間值CL的最后一位的值為0而被去激活。如果如上文所描述使用CKO值以及與輸入命令CMD有關(guān)的潛伏時(shí)間值CL來產(chǎn)生相關(guān)信號MT,則在突發(fā)長度為10的情況下，每當(dāng)輸入命令CMD時(shí)均可改變相關(guān)信號MT的 狀態(tài)。因此，起始數(shù)據(jù)DO的輸出時(shí)間點(diǎn)可以改變?yōu)榕cCKO或CK2的激活時(shí)間點(diǎn)相對應(yīng)。上述操作同樣適用于潛伏時(shí)間值為時(shí)鐘的奇數(shù)倍(CL值為I)的情況。根據(jù)另ー實(shí)例，傳輸信號CK2可以用作產(chǎn)生相關(guān)信號MT的傳輸信號，盡管示出的是D觸發(fā)器311接收CKO的邏輯值且被配置為當(dāng)輸入命令CMD時(shí)儲存所述值。異或門312對D觸發(fā)器311的輸出以及潛伏時(shí)間(CL)的最后位值CL執(zhí)行異或運(yùn)算，以產(chǎn)生相關(guān)信號MAT。多個(gè)傳輸線CO至C3中的ー些傳輸線(例如，圖3中的Cl及C3)具有特定的延遲值(例如，0. 5個(gè)時(shí)鐘)。當(dāng)數(shù)據(jù)輸出單元330將接收的數(shù)據(jù)與對應(yīng)于其的傳輸信號(CK0至CK3中的ー個(gè))對準(zhǔn)時(shí)，由此而輸出的所有數(shù)據(jù)都具有I個(gè)時(shí)鐘的前余量以及0.5個(gè)時(shí)鐘(CLK)的后余量。然而，這樣的延遲是可選的。(2)存儲器件以第一操作模式(即，突發(fā)長度=8)操作的情況在存儲器件以第一操作模式操作的情況下，起始數(shù)據(jù)DO可以總在CKO (或CK2)的激活時(shí)間點(diǎn)輸出。當(dāng)突發(fā)長度為8吋，每四個(gè)時(shí)鐘輸入一次命令CMD。因此，即使連續(xù)地輸入命令CMD，輸入命令CMD時(shí)的CKO值仍恒定為”1”或恒定為”0”，這是因?yàn)閭鬏斝盘朇KO的激活間隔為2個(gè)時(shí)鐘(CLK)。因此，相關(guān)信號MT的狀態(tài)恒定地輸出為激活狀態(tài)，或恒定地輸出為去激活狀態(tài)。在第一操作模式中，當(dāng)在CKO的激活時(shí)間點(diǎn)輸出起始數(shù)據(jù)DO時(shí)，起始數(shù)據(jù)DO總在CKO的激活時(shí)間點(diǎn)輸出。當(dāng)在CK2的激活時(shí)間點(diǎn)輸出起始數(shù)據(jù)DO時(shí)，起始數(shù)據(jù)DO總在CK2的激活時(shí)間點(diǎn)輸出。響應(yīng)于相關(guān)信號MAT的激活的多個(gè)第一類型數(shù)據(jù)線AO至A3與多個(gè)傳輸線CO至C3之間的相關(guān)關(guān)系與第二操作模式的情況相同。然而，在第一操作模式中，沒有數(shù)據(jù)被傳送至傳輸線CO至C3，因?yàn)闆]有數(shù)據(jù)加載到BO及BI上。當(dāng)輸入命令CMD時(shí)，僅從存儲器件的存儲單元輸出的數(shù)據(jù)DO至D7 (下文中稱之為輸出數(shù)據(jù))經(jīng)對準(zhǔn)且加載到第一類型數(shù)據(jù)線AO至A3上。在上述實(shí)例中，第一操作模式可對應(yīng)于不產(chǎn)生CRC數(shù)據(jù)D8及D9的操作模式。由于不產(chǎn)生CRC數(shù)據(jù)D8及D9 ( S卩，第二類型數(shù)據(jù))，因此不需要用于將CRC數(shù)據(jù)加載到ー個(gè)或更多個(gè)第二類型數(shù)據(jù)線BO及BI上的ー個(gè)或更多個(gè)第二脈沖信號P4。因此，脈沖信號發(fā)生單元340順序地激活多個(gè)第一脈沖信號PO至P3，而不激活ー個(gè)或更多個(gè)第二脈沖信號P4。當(dāng)輸入命令CMD吋，PO至P3被順序地激活。與第二操作模式相反的是，由于命令CMD每四個(gè)時(shí)鐘(CLK)激活一次，因此在輸入命令CMD之后PO至P3被順序地激活，且命令CMD是在P4的激活之前以及無需P4的任何激活的情況下再次輸入的。接著，脈沖信號發(fā)生單元340再次順序地激活PO至P3。數(shù)據(jù)輸出單元330的操作與第二操作模式實(shí)質(zhì)上相同。即使當(dāng)響應(yīng)于單個(gè)命令CMD而輸出的信號數(shù)量不為2N吋，也可以以通過正確使用時(shí)鐘CLK所產(chǎn)生的2n個(gè)傳輸信號CKO至CK4來輸出所述信號。根據(jù)ー個(gè)示例性實(shí)施例，可使用簡單的配置來適應(yīng)響應(yīng)于單個(gè)命令CMD而輸出的信號數(shù)量為2N的情況，以及響應(yīng)于單個(gè)命令CMD而輸出的信號數(shù)量不為2N的情況。在任ー情況下，當(dāng)執(zhí)行連續(xù)輸出信號或數(shù)據(jù)的操作時(shí)，伴隨信號或數(shù)據(jù)輸出的命令CMD被輸入的間隔與響應(yīng)于單個(gè)命令CMD而輸出的信號數(shù)量有夫。此處，圖3的實(shí)例中的命令輸入間隔是通過突發(fā)長度來確定的。
本發(fā)明的示例性實(shí)施例提供ー種集成電路，其調(diào)整起始數(shù)據(jù)DO輸出時(shí)傳輸信號CKO或CK2的激活時(shí)間點(diǎn)。這樣的調(diào)整是通過在輸入命令CMD時(shí)使用潛伏時(shí)間值CL以及傳輸信號CKO的邏輯值而產(chǎn)生的控制信號(對應(yīng)于相關(guān)信號MAT)來執(zhí)行的。在圖3中，脈沖信號發(fā)生單元340被配置為產(chǎn)生用于使數(shù)據(jù)保留単元350的數(shù)據(jù)DO至D9對準(zhǔn)的脈沖。因此，當(dāng)僅考慮經(jīng)對準(zhǔn)的數(shù)據(jù)的輸出時(shí)，根據(jù)本發(fā)明的ー個(gè)示例性實(shí)施例的集成電路可以包括多個(gè)傳輸線CO至C3、數(shù)據(jù)傳送単元320、數(shù)據(jù)輸出単元330、相關(guān)信號發(fā)生單元310以及脈沖信號發(fā)生單元340。數(shù)據(jù)傳送単元320根據(jù)相關(guān)信號MT所定義的對應(yīng)關(guān)系而將加載到多個(gè)數(shù)據(jù)線AO至A4、BO及BI上的數(shù)據(jù)傳送至多個(gè)傳輸線CO至C3。數(shù)據(jù)輸出單元330輸出與傳輸信號CKO至CK3之中的被激活的傳輸信號相對應(yīng)的傳輸線的數(shù)據(jù)。相關(guān)信號發(fā)生單元310在命令CMD輸入至相關(guān)信號發(fā)生單元310時(shí)利用多個(gè)傳輸信號CKO至CK3中的傳輸信號CKO的邏輯值以及潛伏時(shí)間值來產(chǎn)生相關(guān)信號MAT。脈沖信號發(fā)生單元340在命令CMD輸入至脈沖信號發(fā)生單元340時(shí)順序地激活多個(gè)脈沖信號PO至P4。另外，根據(jù)本發(fā)明示例性實(shí)施例的集成電路可以包括多個(gè)傳輸線CO至C3、數(shù)據(jù)傳送単元320、數(shù)據(jù)輸出単元330、相關(guān)信號發(fā)生單元310以及脈沖信號發(fā)生單元340。數(shù)據(jù)傳送単元320根據(jù)相關(guān)信號MT所定義的對應(yīng)關(guān)系而將加載到多個(gè)數(shù)據(jù)線AO至A4上的數(shù)據(jù)傳送至多個(gè)傳輸線CO至C3。數(shù)據(jù)輸出單元330輸出與傳輸信號CKO至CK3之中被激活的傳輸信號相對應(yīng)的傳輸線的數(shù)據(jù)。相關(guān)信號發(fā)生單元310在命令CMD輸入至相關(guān)信號發(fā)生單元310時(shí)利用多個(gè)傳輸信號CKO至CK3中的傳輸信號CKO的邏輯值及潛伏時(shí)間值來產(chǎn)生相關(guān)信號MAT。脈沖信號發(fā)生單元340在將命令CMD輸入至脈沖信號發(fā)生單元340時(shí)順序地激活多個(gè)脈沖信號PO至P3。圖4是脈沖信號發(fā)生單元340及數(shù)據(jù)保留単元350的配置圖。在集成電路為存儲器件的情況下，將參照圖4來描述脈沖信號發(fā)生單元340及數(shù)據(jù)保留単元350的配置及操作。脈沖信號發(fā)生單元340包括多個(gè)D觸發(fā)器341至347以及多個(gè)或門Al至A5。輸入的命令CMD借助于D觸發(fā)器341而與時(shí)鐘CLK同步，且借助于D觸發(fā)器342至345 (D觸發(fā)器346的輸出具有與D觸發(fā)器345相同的輸出及相位)及D觸發(fā)器347延遲I個(gè)時(shí)鐘(CLK)。由于命令CMD是激活周期為I個(gè)時(shí)鐘的脈沖信號，故D觸發(fā)器342至345的輸出(D觸發(fā)器346的輸出具有與D觸發(fā)器345相同的輸出及相位)與D觸發(fā)器347的輸出分別是相位差為I個(gè)時(shí)鐘且激活周期為I個(gè)時(shí)鐘的脈沖信號。可以通過利用或門Al至A5來組合D觸發(fā)器342至345 (D觸發(fā)器346的輸出具有與D觸發(fā)器345相同的輸出及相位)的輸出與D觸發(fā)器347的輸出之中相鄰的D觸發(fā)器的輸出來產(chǎn)生多個(gè)脈沖信號PO至P4。作為參考，將命令CMD與時(shí)鐘CLK同步的原因在于命令CMD是與系統(tǒng)時(shí)鐘(未示出)同步的，而不是與時(shí)鐘CLK同步的。在命令CMD與時(shí)鐘CLK同步的情況下，脈沖信號發(fā)生單元340可以不包括D觸發(fā)器341。D觸發(fā)器341至345被配置為產(chǎn)生多個(gè)第一脈沖信號PO至P3，D觸發(fā)器346及347被配置為產(chǎn)生ー個(gè)或更多個(gè)第二脈沖信號P4。無論集成電路的操作模式如何，D觸發(fā)器341至345都順序地激活所述多個(gè)第一脈沖信號PO至P3。
當(dāng)輸入命令CMD吋，D觸發(fā)器346復(fù)位。此時(shí)，D觸發(fā)器346及347通過接收來自D觸發(fā)器344的經(jīng)延遲的輸出信號而延遲輸出其相應(yīng)的輸出信號。由于D觸發(fā)器347延遲D觸發(fā)器346的輸出，因此當(dāng)D觸發(fā)器346復(fù)位時(shí)D觸發(fā)器347不產(chǎn)生延遲的脈沖信號。在集成電路以第二操作模式操作的情況下，由于每五個(gè)時(shí)鐘輸入一次命令CMD，因此D觸發(fā)器346及347在第一脈沖信號PO至P3被激活之后激活第二脈沖信號P4。在集成電路以第一操作模式操作的情況下，由于姆四個(gè)時(shí)鐘輸入一次命令CMD,因此命令CMD在第一脈沖信號PO至P3被激活之后再次輸入。因此，在D觸發(fā)器346輸出通過延遲D觸發(fā)器344的輸出所產(chǎn)生的信號之前，與時(shí)鐘CLK同步的命令CMD輸入至D觸發(fā)器346的復(fù)位端子，由此將D觸發(fā)器346復(fù)位。因此，由于D觸發(fā)器346及347進(jìn)ー步延遲I個(gè)時(shí)鐘及2個(gè)時(shí)鐘輸出D觸發(fā)器344的輸出信號，因此第二脈沖信號P4不被激活。出于說明目的，未示出D觸發(fā)器341至345及347的復(fù)位端子，這是因?yàn)樵诩呻娐返牟僮髌陂gD觸發(fā)器341至345及347不被復(fù)位，因此其復(fù)位端子RST被禁止使能(即，在集成電路的操作期間，D觸發(fā)器341至345及347不被復(fù)位)。數(shù)據(jù)保留単元350包括儲存單元351及CRC處理單元352。當(dāng)輸入命令CMD吋，儲存單元351儲存從存儲單元輸出的數(shù)據(jù)DATA〈0:7>。儲存單元351保留儲存的數(shù)據(jù)直至下一命令CMD輸入，并在所述下一命令CMD輸入時(shí)更新儲存的數(shù)據(jù)。CRC處理單元352通過檢查數(shù)據(jù)DATA〈0:7>的錯誤而產(chǎn)生CRC數(shù)據(jù)D8及D9。根據(jù)ー個(gè)實(shí)例，CRC數(shù)據(jù)D8及D9由錯誤校驗(yàn)操作延遲，且CRC數(shù)據(jù)D8及D9的相位落后于數(shù)據(jù)DATA<0:7>的相位2至3個(gè)時(shí)鐘(CLK)。如上文參照圖3所描述的，數(shù)據(jù)保留単元350保留數(shù)據(jù)DO至D9直至數(shù)據(jù)DO至D9通過多個(gè)脈沖信號PO至P4而被對準(zhǔn)且加載到數(shù)據(jù)線AO至A3、BO及BI上。圖5A及圖5B是示出當(dāng)突發(fā)長度為10時(shí)(即，第二操作模式)集成電路的操作的波形圖。圖5A示出在傳輸信號CKO的激活時(shí)間點(diǎn)輸出與第一輸入命令CMD相對應(yīng)的起始數(shù)據(jù)DO的操作。在第二操作模式中，每五個(gè)時(shí)鐘輸入一次命令CMD。第一類型數(shù)據(jù)DO至D7( S卩，輸出數(shù)據(jù))自命令CMD輸入的時(shí)間點(diǎn)起至下一命令CMD輸入的時(shí)間點(diǎn)被保留。第二類型數(shù)據(jù)D8及D9 ( S卩，CRC數(shù)據(jù))具有與第一類型數(shù)據(jù)DO至D7相同的保留周期，但由于CRC操作所導(dǎo)致的延遲，第二類型數(shù)據(jù)D8及D9的保留周期落后于第一類型數(shù)據(jù)DO至D7的保留周期2個(gè)時(shí)鐘。在第二操作模式中，當(dāng)輸入命令CMD時(shí)，脈沖信號PO至P4被順序地激活。如上文參照圖4所描述的，多個(gè)脈沖信號PO至P4是通過對將命令CMD延遲恒定間隔所產(chǎn)生的信號進(jìn)行組合而產(chǎn)生的。此時(shí)，DO至D7在多個(gè)第一脈沖信號PO至P3的激活周期期間被加載到多個(gè)第一類型數(shù)據(jù)線AO至A3上，且D8及D9在ー個(gè)或更多個(gè)第二脈沖信號P4的激活周期期間被加載到或ー個(gè)或更多個(gè)第二類型數(shù)據(jù)線BO及BI上。雖然時(shí)序圖上將數(shù)據(jù)DO至D7、D8及D9示出為D0-D7的組以及D8、D9的組，但是數(shù)據(jù)DO至D7、D8及D9會被加載到不同的數(shù)據(jù)線AO至A3以及BO及BI上，即使它們針對每個(gè)組具有相同的激活周期。此處，由于相關(guān)信號MT處于激活狀態(tài)，因此數(shù)據(jù)線A0、Al、A2及A3的數(shù)據(jù)分別被傳送至CO、Cl、C2及C3。另外，在多個(gè)第一類型數(shù)據(jù)線AO至A3的數(shù)據(jù)被加載到多個(gè)傳輸線CO至C3上之后，多個(gè)第二類型數(shù)據(jù)線BO及BI的數(shù)據(jù)D8及D9被加載到由相關(guān)信號MAT選中的傳輸線CO及Cl上。同時(shí)，加載到第二傳輸線Cl及第四傳輸線C3上的數(shù)據(jù)被延遲0. 5個(gè)時(shí)鐘(CLK)。圖5A示出反映出傳輸線Cl及C3的延遲值的波形。多個(gè)傳輸線CO至C3的數(shù)據(jù)在數(shù)據(jù)輸出單元330中順次地對準(zhǔn)，且輸出至輸出線S。 由虛線指示的部分示出了以下將描述的與圖5B有關(guān)的操作。圖5B示出在CK2的激活時(shí)間點(diǎn)輸出與圖5A的前一命令CMD的輸入之后所輸入的命令CMD相對應(yīng)的起始數(shù)據(jù)DO ( S卩，D0’)的操作。D0’至D7’加載到多個(gè)第一類型數(shù)據(jù)線AO至A3上的操作，D8’及D9’加載到ー個(gè)或更多個(gè)第二類型數(shù)據(jù)線BO及BI上的操作，以及產(chǎn)生多個(gè)脈沖信號PO至P4的操作與圖5A的操作實(shí)質(zhì)上相同。由于相關(guān)信號MAT處于去激活狀態(tài)，因此A0、Al、A2及A3的數(shù)據(jù)分別傳送至C2、C3、CO及Cl。另外，在多個(gè)第一類型數(shù)據(jù)線AO至A3的數(shù)據(jù)加載到多個(gè)傳輸線CO至C3上以后，多個(gè)第二類型的數(shù)據(jù)線BO及BI的數(shù)據(jù)D8’及D9’加載到由相關(guān)信號MAT選中的傳輸線C2及C3上。加載到第二傳輸線Cl及第四傳輸線C3上的數(shù)據(jù)延遲0. 5個(gè)時(shí)鐘(CLK)。圖5B示出反映出傳輸線CO至C3的延遲值時(shí)的波形。多個(gè)傳輸線CO至C3的數(shù)據(jù)在數(shù)據(jù)輸出單元330中順次地對準(zhǔn)且輸出至輸出線S。由虛線指示的部分示出了與圖5A有關(guān)的操作。之后依次重復(fù)圖5A及圖5B的上述操作。經(jīng)過這些操作，每當(dāng)輸入命令時(shí)，數(shù)據(jù)的十個(gè)比特被輸出作為一組。圖6是示出突發(fā)長度為8( S卩，第一操作模式)時(shí)集成電路的操作的波形圖。在第一操作模式中，每四個(gè)時(shí)鐘輸入一次命令CMD。第一類型數(shù)據(jù)(輸出數(shù)據(jù))DO至D7從命令CMD輸入的時(shí)間點(diǎn)起至下一命令CMD輸入的時(shí)間點(diǎn)被保留。在第一操作模式中，不產(chǎn)生第二類型數(shù)據(jù)(CRC數(shù)據(jù))D8及D9。在第一操作模式中，當(dāng)輸入命令CMD時(shí)，PO至P3被順序地激活。如上文參照圖5所描述的，多個(gè)第一脈沖信號PO至P3是通過對將命令CMD延遲恒定間隔所產(chǎn)生的信號進(jìn)行組合而獲得的。此時(shí)，取代了在ー個(gè)或更多個(gè)第二脈沖信號P4被激活之前輸入命令CMD，所述ー個(gè)或更多個(gè)第二脈沖信號P4并不被激活，并且多個(gè)第一脈沖信號PO至P3被順序地激活。此時(shí)，DO至D7在多個(gè)第一脈沖信號PO至P3的激活周期加載到多個(gè)第一類型數(shù)據(jù)線AO至A3上。雖然將DO至D7示出為形成ー個(gè)組，但即使它們具有相同激活周期也會被加載到不同的線上。
在圖6中，當(dāng)相關(guān)信號MAT處于激活狀態(tài)時(shí)，A0、Al、A2及A3的數(shù)據(jù)分別傳送至C0、C1、C2及C3。這樣的相關(guān)關(guān)系可以不斷維持。如果相關(guān)信號MAT處于去激活狀態(tài)，A0、A1、A2及A3的數(shù)據(jù)分別傳送至C2、C3、C0及Cl。這樣的相關(guān)關(guān)系可以不斷維持。與加載到傳輸線CO及Cl上的數(shù)據(jù)部分相比，加載到未由相關(guān)信號MT初始選中的傳輸線C2及C3上的數(shù)據(jù)延遲了 0. 5個(gè)時(shí)鐘(CLK)被選中。圖6示出反映出傳輸線CO至C3的延遲值時(shí)的波形。多個(gè)傳輸線CO至C3的數(shù)據(jù)在數(shù)據(jù)輸出單元330中串行地對準(zhǔn)且輸出至輸出線S之后重復(fù)圖5A及圖5B的上述操作。通過這些操作，每當(dāng)輸入命令時(shí)，數(shù)據(jù)的八個(gè)比特被輸出為一組。當(dāng)突發(fā)長度為8時(shí)，在傳送信號CKO (或CK2)被激活時(shí)輸出起始數(shù)據(jù)DO0圖7是包括本發(fā)明的集成電路的一個(gè)示例性電子系統(tǒng)的簡化框圖。參見圖7，電子系統(tǒng)700可以對應(yīng)于計(jì)算機(jī)系統(tǒng)、過程控制系統(tǒng)或任何其它的使用了包括本發(fā)明集成電路的處理器及相關(guān)存儲器的系統(tǒng)。電子系統(tǒng)700可以包括處理器或算木/邏輯單元(ALU) 702、控制單元704、存儲器件單元706及輸入/輸出(I/O)器件708。電子系統(tǒng)700將具有具體指出要由處理器702對數(shù)據(jù)執(zhí)行的操作的原生指令集，以及處理器702、存儲器件単元706與I/O器件708之間的其它交互?？刂茊卧?04通過經(jīng)由操作的集合連續(xù)地循環(huán)來控制處理器702、存儲器件単元706及I/O器件708的所有操作，所述操作的集合引起從存儲器件706獲取指令且執(zhí)行指令。在各種實(shí)施例中，存儲器件単元706包括隨機(jī)存取存儲(RAM)器件、只讀存儲(ROM)器件以及外圍器件，諸如軟盤和光盤CD-ROM驅(qū)動器。根據(jù)本發(fā)明的示例性實(shí)施例，使用指定的潛伏時(shí)間值以及傳輸信號的邏輯值，確定出傳輸信號，第一數(shù)據(jù)是響應(yīng)于所述傳輸信號而輸出的。根據(jù)ー個(gè)示例性實(shí)施例，在響應(yīng)于單個(gè)命令而輸出的多個(gè)數(shù)據(jù)的數(shù)量為2N的情況以及響應(yīng)于單個(gè)命令而輸出的多個(gè)數(shù)據(jù)的數(shù)量不為2N的情況下，在使用相對簡單的配置及控制的同時(shí)可正確地執(zhí)行對多個(gè)數(shù)據(jù)的并行至串行轉(zhuǎn)換的控制。雖然已經(jīng)結(jié)合了具體的實(shí)施例來描述本發(fā)明，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)清楚的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的主g和范圍的情況下，可以進(jìn)行各種修改和變型。
權(quán)利要求
1.一種集成電路，包括 多個(gè)數(shù)據(jù)線，通過多個(gè)脈沖信號對準(zhǔn)的數(shù)據(jù)加載到所述多個(gè)數(shù)據(jù)線上； 多個(gè)傳輸線； 數(shù)據(jù)傳送單元，所述數(shù)據(jù)傳送單元被配置為響應(yīng)于相關(guān)信號而將所述多個(gè)數(shù)據(jù)線的數(shù)據(jù)傳送至所述多個(gè)傳輸線； 數(shù)據(jù)輸出單元，所述數(shù)據(jù)輸出單元被配置為輸出與多個(gè)傳輸信號之中被激活的傳輸信號相對應(yīng)的傳輸線的數(shù)據(jù)； 相關(guān)信號發(fā)生單元，所述相關(guān)信號發(fā)生單元被配置為當(dāng)命令輸入至所述相關(guān)信號發(fā)生單元時(shí)利用潛伏時(shí)間值以及所述多個(gè)傳輸信號之一的邏輯值來產(chǎn)生相關(guān)信號；以及 脈沖信號發(fā)生單元，所述脈沖信號發(fā)生單元被配置為當(dāng)輸入命令時(shí)順序地激活所述多個(gè)脈沖信號。
2.如權(quán)利要求I所述的集成電路，其中所述多個(gè)數(shù)據(jù)線包括多個(gè)第一類型數(shù)據(jù)線以及一個(gè)或更多個(gè)第二類型數(shù)據(jù)線，并且所述多個(gè)脈沖信號包括與所述多個(gè)第一類型數(shù)據(jù)線相對應(yīng)的多個(gè)第一脈沖信號，以及與所述一個(gè)或更多個(gè)第二類型數(shù)據(jù)線相對應(yīng)的一個(gè)或更多個(gè)第二脈沖信號。
3.如權(quán)利要求2所述的集成電路，其中所述集成電路具有兩個(gè)操作模式，N為自然數(shù)，響應(yīng)于所述命令由所述集成電路輸出的數(shù)據(jù)的數(shù)量等于2N的操作模式為所述兩個(gè)操作模式中的第一操作模式，響應(yīng)于所述命令由所述集成電路輸出的數(shù)據(jù)的數(shù)量不等于2N的操作模式為所述兩個(gè)操作模式中的第二操作模式。
4.如權(quán)利要求3所述的集成電路，其中，在所述第一操作模式中，所述脈沖信號發(fā)生單元被配置為順序地激活所述一個(gè)或更多個(gè)第一脈沖信號且去激活所述一個(gè)或更多個(gè)第二脈沖信號，在所述第二操作模式中，所述脈沖信號發(fā)生單元被配置為順序地激活所述一個(gè)或更多個(gè)第一脈沖信號且順序地激活所述一個(gè)或更多個(gè)第二脈沖信號。
5.如權(quán)利要求I所述的集成電路，其中，響應(yīng)于所述多個(gè)脈沖信號中的相應(yīng)的脈沖信號，所述多個(gè)數(shù)據(jù)線的數(shù)據(jù)經(jīng)過與門并加載到所述多個(gè)數(shù)據(jù)線上。
6.如權(quán)利要求3所述的集成電路，其中，在所述第一操作模式中，經(jīng)對準(zhǔn)的數(shù)據(jù)加載到所述多個(gè)第一類型數(shù)據(jù)線上而不加載到所述一個(gè)或更多個(gè)第二類型數(shù)據(jù)線上，在所述第二操作模式中，經(jīng)對準(zhǔn)的數(shù)據(jù)加載到所述多個(gè)第一類型數(shù)據(jù)線以及所述一個(gè)或更多個(gè)第二類型數(shù)據(jù)線上。
7.如權(quán)利要求I所述的集成電路，其中所述命令是用于數(shù)據(jù)輸出的命令，并且每當(dāng)要響應(yīng)于所述命令輸出相應(yīng)數(shù)量的數(shù)據(jù)時(shí)，輸入所述命令。
8.如權(quán)利要求I所述的集成電路，其中所述多個(gè)傳輸線的一部分被配置為延遲傳送至其的數(shù)據(jù)。
9.如權(quán)利要求I所述的集成電路，其中所述潛伏時(shí)間值表示從所述命令輸入至所述相關(guān)信號發(fā)生單元的時(shí)間點(diǎn)至所述數(shù)據(jù)輸出單元開始輸出數(shù)據(jù)的時(shí)間點(diǎn)的時(shí)間。
10.如權(quán)利要求3所述的集成電路，其中所述相關(guān)信號發(fā)生單元被配置為當(dāng)所述多個(gè)傳輸信號被順序地激活時(shí)利用所述潛伏時(shí)間值以及所述多個(gè)傳輸信號中的第一激活傳輸信號的邏輯值來產(chǎn)生所述相關(guān)信號。
11.如權(quán)利要求10所述的集成電路，其中，當(dāng)所述相關(guān)信號被激活時(shí)，所述數(shù)據(jù)傳送單元被配置為將加載到所述多個(gè)第一類型數(shù)據(jù)線中的第一個(gè)數(shù)據(jù)線上的數(shù)據(jù)傳送至所述多個(gè)傳輸線中與所述第一激活傳輸信號相對應(yīng)的傳輸線，當(dāng)所述相關(guān)信號被去激活時(shí)，所述數(shù)據(jù)傳送單元被配置為將加載到所述第一類型數(shù)據(jù)線中的另一個(gè)數(shù)據(jù)線上的數(shù)據(jù)傳送至所述多個(gè)傳輸線中與所述第一激活傳輸信號相對應(yīng)的傳輸線。
12.如權(quán)利要求3所述的集成電路，其中，在所述第一操作模式中，所述第二類型數(shù)據(jù)線的數(shù)據(jù)不被傳送至所述多個(gè)傳輸線，在所述第二操作模式中，在所述第一類型數(shù)據(jù)線的數(shù)據(jù)傳送至所述多個(gè)傳輸線之中由所述相關(guān)信號選中的一個(gè)或更多個(gè)傳輸線之后，所述第二類型數(shù)據(jù)線的數(shù)據(jù)被傳送。
13.如權(quán)利要求2所述的集成電路，其中加載到所述一個(gè)或更多個(gè)第二類型數(shù)據(jù)線上的數(shù)據(jù)是循環(huán)冗余校驗(yàn)數(shù)據(jù)，所述循環(huán)冗余校驗(yàn)數(shù)據(jù)是對加載到所述一個(gè)或更多個(gè)第一類型數(shù)據(jù)線上的數(shù)據(jù)的錯誤校驗(yàn)結(jié)果。
14.如權(quán)利要求I所述的集成電路，其中所述數(shù)據(jù)傳送單元包括與所述多個(gè)數(shù)據(jù)線中 的兩個(gè)數(shù)據(jù)線耦接的至少一個(gè)多路復(fù)用器，用于選擇兩個(gè)數(shù)據(jù)線之一以輸出加載到選定的數(shù)據(jù)線上的數(shù)據(jù)；以及邏輯門，所述邏輯門被耦接為接收所述至少一個(gè)多路復(fù)用器的輸出以及加載到所述多個(gè)數(shù)據(jù)線中不同于所述兩個(gè)數(shù)據(jù)線的第三個(gè)數(shù)據(jù)線上的數(shù)據(jù)。
15.如權(quán)利要求14所述的集成電路，還包括第二邏輯門，所述第二邏輯門被配置為接收所述相關(guān)信號以及所述第三數(shù)據(jù)線的數(shù)據(jù)，其中所述至少一個(gè)多路復(fù)用器被配置為接收所述相關(guān)信號，所述第一邏輯門被配置為接收所述第二邏輯門的輸出。
16.如權(quán)利要求I所述的集成電路，其中所述數(shù)據(jù)輸出單元被配置為接收所述多個(gè)傳輸信號，并響應(yīng)于激活的傳輸信號而輸出與激活的傳輸信號相對應(yīng)的傳輸線的數(shù)據(jù)。
17.一種集成電路，包括 多個(gè)數(shù)據(jù)線； 多個(gè)傳輸線； 數(shù)據(jù)傳送單元，所述數(shù)據(jù)傳送單元被配置為響應(yīng)于相關(guān)信號而將所述多個(gè)數(shù)據(jù)線的數(shù)據(jù)傳送至所述多個(gè)傳輸線； 數(shù)據(jù)輸出單元，所述數(shù)據(jù)輸出單元被配置為輸出與多個(gè)傳輸信號中被激活的傳輸信號相對應(yīng)的傳輸線的數(shù)據(jù)；及 相關(guān)信號發(fā)生單元，所述相關(guān)信號發(fā)生單元被配置為在命令輸入至所述相關(guān)信號發(fā)生單元時(shí)使用潛伏時(shí)間值以及所述多個(gè)傳輸信號之一的邏輯值來產(chǎn)生所述相關(guān)信號。
18.如權(quán)利要求17所述的集成電路，其中，響應(yīng)于所述多個(gè)脈沖信號中的相應(yīng)的脈沖信號，所述多個(gè)數(shù)據(jù)線的數(shù)據(jù)經(jīng)過與門并加載到所述多個(gè)數(shù)據(jù)線上。
19.如權(quán)利要求17所述的集成電路，其中所述命令是用于數(shù)據(jù)輸出的命令，并且每當(dāng)要響應(yīng)于所述命令輸出相應(yīng)數(shù)量的數(shù)據(jù)時(shí)，輸入所述命令。
20.如權(quán)利要求17所述的集成電路，其中所述多個(gè)傳輸線的一部分被配置為延遲傳送至其的數(shù)據(jù)。
21.如權(quán)利要求17所述的集成電路，其中所述潛伏時(shí)間值表示從所述命令輸入至所述相關(guān)信號發(fā)生單元的時(shí)間點(diǎn)至所述數(shù)據(jù)輸出單元開始輸出數(shù)據(jù)的時(shí)間點(diǎn)的時(shí)間。
22.如權(quán)利要求17所述的集成電路，其中所述相關(guān)信號發(fā)生單元被配置為當(dāng)所述多個(gè)傳輸信號被順序地激活時(shí)利用所述潛伏時(shí)間值以及所述多個(gè)傳輸信號中的第一激活傳輸信號的邏輯值來產(chǎn)生所述相關(guān)信號。
23.如權(quán)利要求17所述的集成電路，其中，當(dāng)所述相關(guān)信號被激活時(shí)，所述數(shù)據(jù)傳送單元被配置為將加載到所述多個(gè)第一類型數(shù)據(jù)線中的第一個(gè)數(shù)據(jù)線上的數(shù)據(jù)傳送至所述多個(gè)傳輸線中與所述第一激活傳輸信號相對應(yīng)的傳輸線，當(dāng)所述相關(guān)信號被去激活時(shí)，所述數(shù)據(jù)傳送單元被配置為將加載到所述第一類型數(shù)據(jù)線中的另一個(gè)數(shù)據(jù)線上的數(shù)據(jù)傳送至所述多個(gè)傳輸線中與所述第一激活傳輸信號相對應(yīng)的傳輸線。
全文摘要
本發(fā)明公開一種集成電路，包括多個(gè)數(shù)據(jù)線，通過多個(gè)脈沖信號對準(zhǔn)的數(shù)據(jù)加載在所述多個(gè)數(shù)據(jù)線上；多個(gè)傳輸線；數(shù)據(jù)傳送單元，所述數(shù)據(jù)傳送單元被配置為響應(yīng)于相關(guān)信號而將所述多個(gè)數(shù)據(jù)線的數(shù)據(jù)傳送至所述多個(gè)傳輸線；數(shù)據(jù)輸出單元，所述數(shù)據(jù)輸出單元被配置為輸出與所述多個(gè)傳輸信號中被激活的傳輸信號相對應(yīng)的傳輸線的數(shù)據(jù)；相關(guān)信號發(fā)生單元，所述相關(guān)信號發(fā)生單元被配置為當(dāng)命令輸入至相關(guān)信號發(fā)生單元時(shí)使用潛伏時(shí)間值以及所述多個(gè)傳輸信號之一的邏輯值來產(chǎn)生相關(guān)信號；以及脈沖信號發(fā)生單元，所述脈沖信號發(fā)生單元被配置為當(dāng)命令輸入時(shí)順序地激活多個(gè)脈沖信號。
文檔編號G06F13/40GK102650977SQ201110248048
公開日2012年8月29日 申請日期2011年8月26日 優(yōu)先權(quán)日2011年2月28日
發(fā)明者文眞永 申請人:海力士半導(dǎo)體有限公司