專利名稱：先入先出裝置及其實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種先入先出(First In First Out, FIFO)裝置,尤指一種用于橫跨不同電源域的先入先出裝置。
背景技術(shù)：
在數(shù)字電路中，通常使用時鐘信號(Clock Signal，或簡稱時鐘)來定義用于電路中數(shù)據(jù)移動的時間參考，而為使電路中受時鐘信號驅(qū)動的各組件能夠接收到時鐘信號，通常會自該時鐘信號的其中一點(diǎn)或其來源產(chǎn)生時鐘樹(Clock Tree)以供集成電路(Integrated Circuit,以下簡稱IC)內(nèi)部組件使用，但時鐘樹產(chǎn)生前與產(chǎn)生后的時鐘信號間會具有一延遲(delay)，因而造成數(shù)據(jù)的維持時間(Hold Time)必須作對應(yīng)的調(diào)整。隨著環(huán)保意識的提升，若IC處于電源關(guān)機(jī)(Power Down)或電源節(jié)省(PowerSaving)狀態(tài)下時，其對IC的低耗功需求也越來越嚴(yán)苛，目前的技術(shù)是將IC切割分成不同的電源域(Power Domain)。如圖IA所示,將IC分成三個不同的電源域PDl Η)3,電源域PDl PD3各自具有其對應(yīng)的供應(yīng)電源Pl Ρ3。在電源關(guān)機(jī)(Power Down)或電源節(jié)省(PowerSaving)狀態(tài)下，只保留之后執(zhí)行使能動作所需的電源域與相對應(yīng)的電源，即可達(dá)成最小耗功的需求。請參考圖1B,圖IB顯示不同電源域的部分電路。如圖IB所示，圖中10與11表示一虛擬的緩沖器(buffer)或延遲單元，用來表示由來源時鐘產(chǎn)生的時鐘樹與來源時鐘間產(chǎn)生的延遲，須注意的是，圖中的緩沖器或延遲單元10與11僅是時鐘樹的延遲示意,非真的緩沖器或延遲單元，而實(shí)際時鐘樹的緩沖器未標(biāo)出。在圖IB中的來源端(電源域roi)設(shè)有輸入緩存器13，其接收輸入信號In并由來源時鐘SC經(jīng)延遲單元10所產(chǎn)生的第一時鐘信號TCl驅(qū)動，輸入信號In的數(shù)據(jù)由輸入緩存器13傳送至后端的輸出緩存器15,并輸出一輸出信號Out。其中，延遲單兀10與11輸出的第一時鐘信號TCl與第二時鐘信號TC2的線路，可利用時鐘樹合成(clock treesynthesis)來產(chǎn)生。理想的第一時鐘信號TCl與第二時鐘信號TC2會實(shí)質(zhì)上相等(接近對齊)，如圖IB下方時序所示。然而，即使不同獨(dú)立電源域原先規(guī)劃的電壓相同，實(shí)際上因?yàn)椴煌碾娫从虻暮墓Φ牟煌?，電源域的電壓也會產(chǎn)生不同壓降，而讓時鐘樹產(chǎn)生不同的延遲時間變化。如圖IC所示，為遭遇上述問題的一示意圖，由于在不同的電源域中，仍然存在著數(shù)據(jù)的傳輸，若是同步數(shù)據(jù)傳輸?shù)脑?，由于不同的電源域的耗功的不同，會讓時鐘樹的延遲時間產(chǎn)生改變。由圖ic下方的時序可以了解，由于電源域roi的供應(yīng)電壓高于電源域ro2，使第一時鐘信號TCl較第二時鐘信號TC2快(如虛線處所示)，則會產(chǎn)生維持時間違例(Hold TimeViolation)的狀況。相反地，請參考圖1D，由圖ID下方的時序可以了解，電源域PD2的供應(yīng)電壓高于電源域roi時，第二時鐘信號TC2會較第一時鐘信號Tci快(如虛線處所示)，也會產(chǎn)生設(shè)定時間違例(Set Up Time Violation)的狀況發(fā)生。

發(fā)明內(nèi)容
本發(fā)明的目的之一在于提供一種先入先出(First In First Out，F(xiàn)IFO)裝置與方法，解決橫跨不同電源域時，因電壓不同所產(chǎn)生的設(shè)定時間違例(Set Up Time Violation)或維持時間違例(Hold Time Violation)的狀況。本發(fā)明的一實(shí)施例提供了一種橫跨一第一電源域(Power Domain)與一第二電源域的先入先出裝置，其中，先入先出裝置接收一輸入信號，先入先出裝置包含多個輸入緩存器、一第一控制器、一多任務(wù)器、一第二控制器、以及一輸出緩存器。多個輸入緩存器，屬于第一電源域，用以接收該輸入信號，且每一輸入緩存器各自具有一第一輸出數(shù)據(jù)；第一控制器屬于該第一電源域，用以依據(jù)一順序以使能輸入緩存器，并產(chǎn)生一起始信號；多任務(wù)器耦接輸入緩存器，接收第一輸出數(shù)據(jù)并依據(jù)該順序輸出第一輸出數(shù)據(jù)，以產(chǎn)生一第二輸出數(shù)據(jù)；第二控制器屬于第二電源域，其通過一異步接口接收起始信號，且依據(jù)起始信號產(chǎn)生一控制信號以控制多任務(wù)器輸出第二輸出數(shù)據(jù)；輸出緩存器屬于第二電源域，用以接收第二輸出數(shù)據(jù)。其中，第一電源域依據(jù)一第一時鐘信號進(jìn)行運(yùn)作，第二電源域依據(jù)一第二時鐘信 號進(jìn)行運(yùn)作，且第二時鐘信號與第一時鐘信號不同步。本發(fā)明的一實(shí)施例提供了一種橫跨一第一電源域與一第二電源域的先入先出裝置的實(shí)現(xiàn)方法，包含以下步驟通過多個輸入緩存器接收一輸入信號，其中輸入緩存器各自具有一第一輸出數(shù)據(jù)；通過一第一控制器，依據(jù)一順序以使能輸入緩存器，并產(chǎn)生一起始信號；通過一多任務(wù)器，接收第一輸出數(shù)據(jù)，并依據(jù)順序輸出第一輸出數(shù)據(jù)，以產(chǎn)生一第二輸出數(shù)據(jù)；通過一第二控制器，通過一異步接口接收起始信號，且依據(jù)起始信號產(chǎn)生一控制信號以控制多任務(wù)器輸出第二輸出數(shù)據(jù)；以及通過一輸出緩存器，接收第二輸出數(shù)據(jù)。其中，多個輸入緩存器與該第一控制器屬于第一電源域；多任務(wù)器、第二控制器、異步接口與輸出緩存器屬于第二電源域；以及第一電源域依據(jù)一第一時鐘信號進(jìn)行運(yùn)作，第二電源域依據(jù)一第二時鐘信號進(jìn)行運(yùn)作，且第二時鐘信號與第一時鐘信號不同步。


圖IA顯示IC分成不同的電源域的示意圖。圖IB是先前技術(shù)在理想狀態(tài)的示意圖。圖ic是先前技術(shù)的電源域roi的供應(yīng)電壓高于電源域ro2時的示意圖。圖ID是先前技術(shù)的電源域TO2的供應(yīng)電壓高于電源域PDl時的示意圖。圖2A是本發(fā)明先入先出裝置一實(shí)施例的示意圖。圖2B是本發(fā)明的一實(shí)施例的異步接口的示意圖。圖2C顯示本發(fā)明FIFO裝置一實(shí)施的時序圖(電源域PDl的供應(yīng)電壓高于電源域PD2的供應(yīng)電壓)。圖2D顯示本發(fā)明FIFO裝置一實(shí)施的時序圖(電源域PD2的供應(yīng)電壓高于電源域PDl的供應(yīng)電壓)。圖3是本發(fā)明先入先出裝置一實(shí)施例的示意圖。圖4顯示本發(fā)明FIFO裝置一實(shí)施例的流程圖。主要組件符號說明
200,300先入先出裝置13、201 203輸入緩存器204、206控制器205多任務(wù)器15、207輸出緩存器208a、208b、10、11延遲單元209異步接口PDl PD3電源域Pl P3供應(yīng)電壓S301 S305步驟
具體實(shí)施例方式請參閱圖2A，圖2A是本發(fā)明先入先出(First In First Out，以下簡稱FIFO)裝置200 —實(shí)施例的示意圖。其中，F(xiàn)IFO裝置200包含有電源域PDl與TO2，且電源域PDl與TO2，因原本規(guī)劃的供應(yīng)電壓就不相同或原本規(guī)劃的供應(yīng)電壓相同但因不同的壓降而使其 不同，而使其供應(yīng)電壓不相同。本實(shí)施例中，F(xiàn)IFO裝置200包含輸入緩存器201 203、第一控制器204、多任務(wù)器205、第二控制器206、輸出緩存器207、延遲單元208a 208b及異步接口 209。一實(shí)施例中，第一控制器204與輸入緩存器201 203設(shè)于電源域F1Dl ;而多任務(wù)器205、第二控制器206、輸出緩存器207、延遲單元208b、以及異步接口 209設(shè)于電源域PD2。在此請注意，延遲單元208a、208b表示來源時鐘信號SC因二電源域的電壓不同或負(fù)載(線長等)不同所產(chǎn)生的延遲。因此，來源時鐘信號SC與時鐘樹的時鐘信號之間及其不同電源域間的時鐘信號不同步且具有一相位差(例如來源時鐘信號SC與時鐘樹的時鐘信號可為相同時鐘但具有一相位差，故可視為不同步)。而由于電源域PDl與PD2的功耗差異或原本規(guī)劃的供應(yīng)電壓就不相同，使得時鐘樹的延遲隨著電源域PDl與PD2的供應(yīng)電壓差異而產(chǎn)生改變。因此，電源域PDl依據(jù)第一時鐘信號PSl運(yùn)作，電源域PD2依據(jù)第二時鐘PS2運(yùn)作。其中，第一時鐘信號PSl與第二時鐘信號PS2為來源時鐘信號SC所產(chǎn)生的時鐘樹。請注意，輸入緩存器201 203與第一控制器204由第一時鐘信號PSl驅(qū)動，第二控制器206與輸出緩存器207由第二時鐘信號PS2驅(qū)動。輸入緩存器201 203用以接收一輸入信號IS,其中，輸入信號IS可為一單一位(Bit)或包含多位數(shù)據(jù)，本發(fā)明不以此為限，且輸入緩存器201 203分別產(chǎn)生第一輸出數(shù)據(jù)OSl 0S3。輸入緩存器201 203分別耦接至多任務(wù)器205的輸入端。第一控制器204分別耦接至輸入緩存器201 203，并依一預(yù)設(shè)順序驅(qū)動輸入緩存器201 203，使輸入信號的數(shù)據(jù)依順序?qū)懭胼斎刖彺嫫?01 203中。當(dāng)?shù)谝豢刂破?04產(chǎn)生一起始信號ES,并傳送至第二控制器206時,表不第一控制器204已開始動作。由于第一控制器204屬于電源域F1Dl,而第二控制器206屬電源域TO2，故由第二控制器206通過異步接口 209接收起始信號ES。第二控制器206依據(jù)起始信號ES產(chǎn)生一控制信號CS，以控制多任務(wù)器205產(chǎn)生第一輸出數(shù)據(jù)OSl 0S3。當(dāng)?shù)诙刂破?06收到起始信號ES后，由控制信號驅(qū)動多任務(wù)器205以依順序輸出這些第一輸出數(shù)據(jù)OSl 0S3。輸出緩存器207接收第一輸出數(shù)據(jù)OSl 0S3以產(chǎn)生一第二輸出數(shù)據(jù)0S4。本發(fā)明一實(shí)施例中，輸入緩存器201 203與輸出緩存器207為D型觸發(fā)器(DFlip-Flop)。此外,第一控制器204中包含一第一計數(shù)器204a,第二控制器206中包含一第二計數(shù)器206a。第一計數(shù)器204a與第二計數(shù)器206a依據(jù)來源時鐘信號SC進(jìn)行計數(shù)，而第二計數(shù)器206a在第二控制器206收到起始信號ES后，從一起始值(例如零)開始進(jìn)行計數(shù)。第一控制器204與第二控制器206分別依據(jù)第一計數(shù)器204a與第二計數(shù)器206a所計數(shù)的值，控制輸入緩存器201 203讀取輸入信號IS的順序。圖2B是顯示本發(fā)明的一實(shí)施例的異步接口的示意圖。異步接口 209在一實(shí)例中可由一二級觸發(fā)器所實(shí)現(xiàn)。請同時參考圖2C、圖2D，圖2C顯示本發(fā)明FIFO裝置一實(shí)施的時序圖(假設(shè)電源域PDl的供應(yīng)電壓高于電源域PD2的供應(yīng)電壓)，圖2D顯示本發(fā)明FIFO裝置一實(shí)施的時序圖(假設(shè)電源域Η)2的供應(yīng)電壓高于電源域HH的供應(yīng)電壓)。如圖2C所示，在本實(shí)施例中，F(xiàn)IFO裝置200中的三組輸入緩存器201 203，通過 第一控制器204的控制，依序?qū)⑤斎胄盘朓S儲存于緩存器201 203。例如當(dāng)T = O時，第一計數(shù)器的計數(shù)值為0，此時，第一控制器控制緩存器201讀取輸入信號IS(DOO)。當(dāng)T=I時，第一計數(shù)器的計數(shù)值為I，第一控制器控制緩存器202讀取輸入信號IS(DOl)，而緩存器201輸出數(shù)據(jù)OSl (DOO)。當(dāng)T = 2時，第一計數(shù)器的計數(shù)值為2，第一控制器控制緩存器203讀取輸入信號IS (D02)，而緩存器201輸出數(shù)據(jù)OSl (DOO)、以及緩存器202輸出數(shù)據(jù)0S2 (DOl)。接著，當(dāng)T = 3時，第一計數(shù)器的計數(shù)值回到0，此時，第一控制器控制緩存器201讀取輸入信號IS (DlO)，而緩存器201輸出數(shù)據(jù)OSl (DOO)、緩存器202輸出數(shù)據(jù)0S2 (DOl)、以及緩存器203輸出數(shù)據(jù)0S3 (D02)，以此類推。因此，三組輸入緩存器201 203分別依序讀取輸入信號IS，且依序輸出輸出信號。由于FIFO裝置200具有三組輸入緩存器201 203，故每組輸入緩存器的輸出可維持三個周期。為使輸入信號IS能夠順利地由電源域PDl傳送至電源域TO2，本發(fā)明的一實(shí)施例通過異步接口 209與第一控制器206來控制多任務(wù)器205的輸出。詳細(xì)操作原理如下所述。圖2C中，電源域PDl的供應(yīng)電壓高于電源域PD2的供應(yīng)電壓，因此，第一時鐘信號PSl會超前第二時鐘信號PS2。另外，據(jù)一實(shí)施例，異步接口 209由兩級D型觸發(fā)器構(gòu)成。異步接口 209可依據(jù)第二時鐘信號PS2對第一控制器204輸出的起始信號ES進(jìn)行取樣并輸出至第二控制器206。例如圖2C中T = O時，異步接口 209通過第二時鐘信號PS2取樣到第一控制器204輸出的起始信號ES之后，于T = I時傳給第二控制器206，使得第二控制器206中的第二計數(shù)器206a開始由O計數(shù)，同時間，第二控制器206還控制多任務(wù)器205輸出其輸出數(shù)據(jù)OSl (D00)。接著，于T = 2時，輸出緩存器207再輸出其輸出數(shù)據(jù)0S4 (D00)。如此一來，在電源域HH的供應(yīng)電壓高于電源域PD2的供應(yīng)電壓時，在T = O時進(jìn)入FIFO裝置200的輸入信號IS(DOO)可在T = 2時由電源域PD2輸出。換言之，F(xiàn)IFO裝置200中的第二計數(shù)器206被起始信號ES所觸發(fā)后，開始依據(jù)第二時鐘信號PS2進(jìn)行計數(shù)(O 2)，使第二控制器206控制多任務(wù)器205依序(O 2)輸出緩存器201 203的輸出數(shù)據(jù)D00 Dnm。最后，再由輸出緩存器207進(jìn)行輸出。因此，本發(fā)明的架構(gòu)，可解決因電源域PDl的第一時鐘信號PSl與電源域PD2的第二時鐘信號PS2之間維持時間(hold time)的問題。需注意的是，此實(shí)施例中當(dāng)先入先出裝置200具有三個輸入緩存器201 203時，輸出緩存器207所產(chǎn)生的第二輸出數(shù)據(jù)0S4落后輸入信號IS至少二個第一時鐘信號PSl的時鐘周期。而在另一實(shí)施例中，先入先出裝置200還可具有三個以上的輸入緩存器,但輸入緩存器越多，第二輸出數(shù)據(jù)0S4落后輸入信號IS的時間也會越長。
圖2D與圖2C的差異在于電源域PDl的供應(yīng)電壓低于電源域PD2的供應(yīng)電壓，故第二時鐘信號PS2超前第一時鐘信號PS1。由于異步接口 209取樣起始信號ES的時間關(guān)系，第二計數(shù)器206a實(shí)際上會落后第一計數(shù)器204a兩個周期。故于T = O時進(jìn)入FIFO裝置200的輸入信號IS(DOO)可于T = 3時由電源域PD2輸出。而在此設(shè)計下，由時序圖可看出輸出緩存器207仍可以正確存取存在三級輸入緩存器201 203的數(shù)據(jù)。因此，可解決因電源域roi的第一時鐘信號PSl與電源域TO2的第二時鐘信號PS2之間設(shè)定時間(setuptime)的問題。需注意的是，此實(shí)施例中當(dāng)先入先出裝置200具有三個輸入緩存器201 203時，輸出緩存器207所產(chǎn)生的第二輸出數(shù)據(jù)0S4落后輸入信號IS至少三個第一時鐘信號PSl的時鐘周期。而在另一實(shí)施例中，先入先出裝置200還可具有三個以上的輸入緩存器，但輸入緩存器越多，第二輸出數(shù)據(jù)0S4落后輸入信號IS的時間也會越長。請參考圖3，圖3顯示本發(fā)明一實(shí)施例一種橫跨一第一電源域與一第二電源域的先入先出裝置的示意圖。先入先出裝置300與先入先出裝置200的差異在于，其來源時鐘信號SC還可屬于另一電源域TO3，此時第一時鐘信號PSl與第二時鐘信號PS2根據(jù)來源時鐘信號SC所產(chǎn)生的時鐘，但三者各由不同的電源驅(qū)動，其余操作原理與前述相同，在此不 另行贅述。請參考圖4,圖4顯示本發(fā)明一實(shí)施例的一種橫跨一第一電源域(PowerDomain)與一第二電源域的先入先出裝置的實(shí)現(xiàn)方法，包含以下步驟步驟S401 :通過多個輸入緩存器接收一輸入信號，其中，這些輸入緩存器各自具
有一第一輸出數(shù)據(jù)；步驟S402 :通過一第一控制器，依據(jù)一順序以使能這些輸入緩存器，并產(chǎn)生一起始信號；步驟S403 :通過一第二控制器，通過一異步接口接收起始信號，且依據(jù)該起始信號產(chǎn)生一控制信號以控制多任務(wù)器輸出第二輸出數(shù)據(jù)；步驟S404:通過一多任務(wù)器，接收這些第一輸出數(shù)據(jù)，并依據(jù)該順序輸出第一輸出數(shù)據(jù)，以產(chǎn)生第二輸出數(shù)據(jù)；以及步驟S405 :通過一輸出緩存器，接收該第二輸出數(shù)據(jù)；其中，多個輸入緩存器與第一控制器屬于第一電源域；多任務(wù)器、第二控制器、異步接口與輸出緩存器屬于第二電源域；以及，第一電源域依據(jù)一第一時鐘信號進(jìn)行運(yùn)作，第二電源域依據(jù)一第二時鐘信號進(jìn)行運(yùn)作，且第二時鐘信號與該第一時鐘信號可為不同步或不同相位。在一實(shí)施例中，第二時鐘信號PS2與第一時鐘PSl信號分別為根據(jù)來源時鐘信號SC所產(chǎn)生的時鐘信號。綜上所述，本發(fā)明橫跨兩電源域的先入先出(FIFO)裝置通過多個緩存器，在第一電源域中，先將輸入信號依序的進(jìn)行暫存，使得每筆輸入信號的儲存周期增加，因此，在第二電域的電路可有較寬裕的時間將數(shù)據(jù)由緩存器讀出。故解決橫跨不同電源域，因電壓不同所產(chǎn)生的設(shè)定時間違例(Set Up Time Violation)與維持時間違例(Hold TimeViolation)的狀況。
權(quán)利要求
1.一種橫跨一第一電源域(Power Domain)與一第二電源域的先入先出(First InFirst Out, FIFO)裝置，其包含 多個輸入緩存器，屬于所述第一電源域，用以接收一輸入信號，且每一輸入緩存器各自輸出一第一輸出數(shù)據(jù)； 一第一控制器，其屬于所述第一電源域，用以依據(jù)一順序以使能所述多個輸入緩存器，并產(chǎn)生一起始信號； 一多任務(wù)器，屬于所述第二電源域，用以接收所述多個第一輸出數(shù)據(jù)并依據(jù)所述順序輸出所述第一輸出數(shù)據(jù)，以產(chǎn)生一第二輸出數(shù)據(jù)； 一第二控制器，屬于所述第二電源域，其通過一異步接口接收所述起始信號，且依據(jù)所述起始信號產(chǎn)生一控制信號以控制所述多任務(wù)器輸出所述第二輸出數(shù)據(jù)；以及 一輸出緩存器，屬于所述第二電源域，用以接收所述第二輸出數(shù)據(jù)； 其中，所述第一電源域依據(jù)一第一時鐘信號進(jìn)行運(yùn)作，所述第二電源域依據(jù)一第二時鐘信號進(jìn)行運(yùn)作，且所述第二時鐘信號與所述第一時鐘信號不同步。
2.根據(jù)權(quán)利要求I所述的先入先出裝置，其中，所述多個輸入緩存器包含至少三個輸入緩存器。
3.根據(jù)權(quán)利要求I所述的先入先出裝置，其中，當(dāng)所述多個輸入緩存器包含三個輸入緩存器，且所述第一電源域的供應(yīng)電壓高于所述第二電源域的供應(yīng)電壓時，所述第二輸出數(shù)據(jù)落后所述輸入信號至少二個所述第一時鐘信號的時鐘周期。
4.根據(jù)權(quán)利要求I所述的先入先出裝置，其中，當(dāng)所述多個輸入緩存器包含三個輸入緩存器，且所述第一電源域的供應(yīng)電壓低于所述第二電源域的供應(yīng)電壓時，所述第二輸出數(shù)據(jù)落后所述輸入信號至少三個所述第一時鐘信號的時鐘周期。
5.根據(jù)權(quán)利要求I所述的先入先出裝置，其中，所述輸出緩存器與所述多個輸入緩存器中的每一輸入緩存器為一 D型觸發(fā)器(DFlip-Flop)。
6.根據(jù)權(quán)利要求I所述的先入先出裝置，其中，所述第一控制器包括一第一計數(shù)器，所述第一計數(shù)器被所述第一時鐘信號觸發(fā)并依照所述順序進(jìn)行計數(shù)，使所述第一控制器依所述順序使能所述多個輸入緩存器。
7.根據(jù)權(quán)利要求I所述的先入先出裝置，其中，所述第二控制器包括一第二計數(shù)器，所述第二計數(shù)器被所述第二時鐘信號觸發(fā)，且依據(jù)所述起始信號開始按照所述順序進(jìn)行計數(shù)，使所述第二控制器控制所述多任務(wù)器，使所述多任務(wù)器依據(jù)所述順序輸出所述多個第一輸出數(shù)據(jù)。
8.根據(jù)權(quán)利要求I所述的先入先出裝置，其中，所述異步接口包含一二級D型觸發(fā)器，且所述異步接口為所述第二電源域并接收所述起始信號，且具有一輸出端將所述起始信號傳送至所述第二控制器。
9.一種橫跨一第一電源域(Power Domain)與一第二電源域的先入先出裝置的實(shí)現(xiàn)方法，包含以下步驟 通過多個輸入緩存器接收一輸入信號，其中，所述多個輸入緩存器各自具有一第一輸出數(shù)據(jù)； 通過一第一控制器，依據(jù)一順序以使能所述多個輸入緩存器，并產(chǎn)生一起始信號； 通過一多任務(wù)器，接收所述多個第一輸出數(shù)據(jù)，并依據(jù)所述順序輸出所述第一輸出數(shù)據(jù)，以產(chǎn)生一第二輸出數(shù)據(jù)； 通過一第二控制器，通過一異步接口接收所述起始信號，且依據(jù)所述起始信號產(chǎn)生一控制信號以控制所述多任務(wù)器輸出所述第二輸出數(shù)據(jù)；以及 通過一輸出緩存器，接收所述第二輸出數(shù)據(jù)； 其中，所述多個輸入緩存器與所述第一控制器屬于所述第一電源域；所述多任務(wù)器、所述第二控制器、所述異步接口與所述輸出緩存器屬于所述第二電源域；以及所述第一電源域依據(jù)一第一時鐘信號進(jìn)行運(yùn)作，所述第二電源域依據(jù)一第二時鐘信號進(jìn)行運(yùn)作，且所述第一電源域的供應(yīng)電壓與所述一第二電源域的供應(yīng)電壓不同。
10.根據(jù)權(quán)利要求9所述的方法，其中，通過至少三個輸入緩存器接收所述輸入信號。
11.根據(jù)權(quán)利要求9所述的方法，還包含以下步驟 通過一第一計數(shù)器進(jìn)行計數(shù)，且所述第一計數(shù)器依據(jù)所述第一時鐘信號觸發(fā)并依照所述順序進(jìn)行計數(shù)，使所述第一控制器依所述順序使能所述多個寫入緩存器。
12.根據(jù)權(quán)利要求9所述的方法，還包含以下步驟 通過一第二計數(shù)器進(jìn)行計數(shù)，且所述第二計數(shù)器依據(jù)所述第二時鐘信號觸發(fā)并依照所述起始信號開始按照所述順序進(jìn)行計數(shù)，使所述第二控制器控制所述多任務(wù)器，使所述多任務(wù)器依據(jù)所述順序輸出所述多個第一輸出數(shù)據(jù)。
全文摘要
一種先入先出裝置及其實(shí)現(xiàn)方法。該先入先出裝置包含多個輸入緩存器，屬于第一電源域，用以接收輸入信號，且每一輸入緩存器各自具有一第一輸出數(shù)據(jù)；第一控制器，屬于第一電源域，用以依據(jù)一順序以使能輸入緩存器，并產(chǎn)生一起始信號；多任務(wù)器，耦接輸入緩存器，接收第一輸出數(shù)據(jù)并依據(jù)該順序輸出第一輸出數(shù)據(jù)，以產(chǎn)生一第二輸出數(shù)據(jù)；第二控制器，屬于第二電源域，其通過一異步接口接收起始信號，且依據(jù)起始信號產(chǎn)生一控制信號以控制多任務(wù)器輸出第二輸出數(shù)據(jù)；輸出緩存器，屬于第二電源域，用以接收第二輸出數(shù)據(jù)。其中，第一電源域依據(jù)一第一時鐘信號進(jìn)行運(yùn)作，第二電源域依據(jù)一第二時鐘信號進(jìn)行運(yùn)作，且第二時鐘信號和第一時鐘信號不同步。
文檔編號G06F5/06GK102880441SQ201110195140
公開日2013年1月16日 申請日期2011年7月12日 優(yōu)先權(quán)日2011年7月12日
發(fā)明者童旭榮, 湯森煌 申請人:瑞昱半導(dǎo)體股份有限公司