專利名稱：一種用于糾纏光子探測(cè)實(shí)驗(yàn)的符合計(jì)數(shù)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種量子物理及量子信息實(shí)驗(yàn)裝置，尤其是一種用于糾纏光子探測(cè)實(shí)驗(yàn)的符合計(jì)數(shù)系統(tǒng)。
背景技術(shù)：
量子態(tài)疊加原理是量子力學(xué)不同于經(jīng)典物理學(xué)的基本特征之一，同時(shí)也被認(rèn)為是量子物理的核心部分，它描述的是一個(gè)量子力學(xué)系統(tǒng)可以同時(shí)相干的處于幾個(gè)完全不同的狀態(tài)中。關(guān)于單粒子系統(tǒng)的量子態(tài)疊加原理的實(shí)驗(yàn)研究，也就是所謂的楊氏雙縫實(shí)驗(yàn)，已經(jīng)在包括光子、電子、中子、原子等系統(tǒng)中廣泛開展。然而，人們發(fā)現(xiàn)，多粒子體系的量子態(tài)疊加——量子糾纏有著更多更有趣的性質(zhì)和更加廣泛的應(yīng)用。量子糾纏，就是多粒子體系量子態(tài)的相干疊加。量子糾纏是薛定諤于1935年發(fā)現(xiàn)的，一經(jīng)發(fā)現(xiàn)，量子糾纏就被愛因斯坦等人用來論證量子力學(xué)基礎(chǔ)的不完備，從此開始了其對(duì)量子物理學(xué)家們的長(zhǎng)期困擾。近年來，量子糾纏作為新興領(lǐng)域——量子信息學(xué)的核心資源，在量子密碼、量子通信、量子計(jì)算等實(shí)用領(lǐng)域中也發(fā)揮了巨大的作用。為了方便的利用量子糾纏光子源進(jìn)行相關(guān)物理實(shí)驗(yàn)，有必要研發(fā)一種用于糾纏光子探測(cè)實(shí)驗(yàn)的符合計(jì)數(shù)系統(tǒng)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可以設(shè)置測(cè)試參數(shù)、顯示測(cè)試結(jié)果，靈活性和實(shí)用性強(qiáng)的用于糾纏光子探測(cè)實(shí)驗(yàn)的符合計(jì)數(shù)系統(tǒng)。為實(shí)現(xiàn)上述目的，本發(fā)明采用了以下技術(shù)方案一種用于糾纏光子探測(cè)實(shí)驗(yàn)的符合計(jì)數(shù)系統(tǒng)，包括用于接收單光子信號(hào)的光信號(hào)探測(cè)單元，光信號(hào)探測(cè)單元與電信號(hào)調(diào)整單元的信號(hào)輸入端相連，電信號(hào)調(diào)整單元的信號(hào)輸出端與用于對(duì)光子進(jìn)行計(jì)數(shù)和處理的控制器的信號(hào)輸入端相連，所述的控制器與PC機(jī)通訊。由上述技術(shù)方案可知，本發(fā)明可以讓測(cè)試人員根據(jù)不同的系統(tǒng)、測(cè)試要求對(duì)系統(tǒng)測(cè)試參數(shù)進(jìn)行設(shè)置，完成對(duì)糾纏光源系統(tǒng)的測(cè)試，并將測(cè)試結(jié)果上傳到PC機(jī)進(jìn)行觀察、存儲(chǔ)及后期數(shù)據(jù)處理。本發(fā)明的整個(gè)系統(tǒng)具有較高的靈活性和實(shí)用性，并且實(shí)現(xiàn)系統(tǒng)全數(shù)字化控制。


圖1是本發(fā)明的電路框圖2是本發(fā)明中光信號(hào)探測(cè)單元、電信號(hào)調(diào)整單元以及控制器的電路框圖。
具體實(shí)施例方式一種用于糾纏光子探測(cè)實(shí)驗(yàn)的符合計(jì)數(shù)系統(tǒng)，包括用于接收單光子信號(hào)的光信號(hào)探測(cè)單元，光信號(hào)探測(cè)單元與電信號(hào)調(diào)整單元3的信號(hào)輸入端相連，電信號(hào)調(diào)整單元3的信號(hào)輸出端與用于對(duì)光子進(jìn)行計(jì)數(shù)和處理的控制器的信號(hào)輸入端相連，所述的控制器與PC 機(jī)6通訊，如圖1所示。如圖1、2所示，所述的光信號(hào)探測(cè)單元由第一、二單光子探測(cè)器1、2組成，所述的控制器采用FPGA控制器4，所述的電信號(hào)調(diào)整單元3由第一、二信號(hào)甄別電路、第一、二脈寬調(diào)整電路以及第一、二延時(shí)調(diào)整電路組成，所述的第一信號(hào)甄別電路的輸出端與第一脈寬調(diào)整電路的輸入端相連，第一脈寬調(diào)整電路的輸出端與第一延時(shí)調(diào)整電路的輸入端相連， 第二信號(hào)甄別電路的輸出端與第二脈寬調(diào)整電路的輸入端相連，第二脈寬調(diào)整電路的輸出端與第二延時(shí)調(diào)整電路的輸入端相連。如圖1、2所示，所述的第一、二單光子探測(cè)器1、2的信號(hào)輸出端分別與第一、二信號(hào)甄別電路的輸入端相連，第一、二延時(shí)調(diào)整電路的信號(hào)輸出端分別與FPGA控制器4的信號(hào)輸入端相連，F(xiàn)PGA控制器4的信號(hào)輸出端分別與第一、二信號(hào)甄別電路、第一、二脈寬調(diào)整電路以及第一、二延時(shí)調(diào)整電路相連。所述的第一、二單光子探測(cè)器1、2安裝在固定平臺(tái)上，所述的第一、二信號(hào)甄別電路、第一、二脈寬調(diào)整電路以及第一、二延時(shí)調(diào)整電路焊接封裝在電路板上，所述的FPGA控制器4焊接封裝在電路板上。所述的控制器通過接口配置芯片5與PC機(jī)6通訊，所述的光信號(hào)探測(cè)單元與電信號(hào)調(diào)整單元3之間通過同軸電纜相連。以下結(jié)合圖1、2對(duì)本發(fā)明作進(jìn)一步的說明。在測(cè)試時(shí)，兩路由糾纏光源產(chǎn)生的光子通過光纖耦合器進(jìn)入到本系統(tǒng)進(jìn)行符合計(jì)數(shù)測(cè)量；
兩路光子首先通過光纖分別輸入到第一、二單光子探測(cè)器1、2中進(jìn)行探測(cè)，并根據(jù)探測(cè)結(jié)果給出電信號(hào)，第一、二單光子探測(cè)器1、2輸出的電信號(hào)分別通過同軸電纜輸入到第一、二信號(hào)甄別電路，第一、二信號(hào)甄別電路根據(jù)設(shè)置的甄別電壓對(duì)第一、二單光子探測(cè)器 1、2給出的信號(hào)進(jìn)行甄別，通過甄別電壓的設(shè)置可減少單光子探測(cè)器暗記數(shù)的通過，第一、 二信號(hào)甄別電路將符合甄別要求的信號(hào)通過板上走線分別輸出到第一、二脈寬調(diào)整電路；
第一、二脈寬調(diào)整電路根據(jù)設(shè)置的脈沖寬度將第一、二信號(hào)甄別電路輸入的信號(hào)調(diào)整到固定寬度輸出，通過脈沖寬度的設(shè)置可以改變系統(tǒng)的分辨率，可以降低誤記數(shù)的概率，通過脈沖寬度調(diào)整后的信號(hào)輸出到第一、二延時(shí)調(diào)整電路；
第一、二延時(shí)調(diào)整電路根據(jù)設(shè)置的延時(shí)量來改變兩路信號(hào)間的相對(duì)時(shí)延，通過延時(shí)量的設(shè)置可減少噪聲的影響，并且可使系統(tǒng)應(yīng)用于不同的糾纏光子源系統(tǒng)，通過延時(shí)調(diào)整后的信號(hào)輸出到FPGA控制器4;
FPGA控制器4將延時(shí)調(diào)整后的兩路信號(hào)進(jìn)行“與”操作，當(dāng)結(jié)果為高時(shí)計(jì)數(shù)器加一，當(dāng)結(jié)果為低時(shí)計(jì)數(shù)器不進(jìn)行任何操作，計(jì)數(shù)時(shí)間可由PC機(jī)6進(jìn)行設(shè)置，F(xiàn)PGA控制器4根據(jù)設(shè)置的計(jì)數(shù)時(shí)間通過接口配置芯片5將計(jì)數(shù)信息上傳到PC機(jī)6?？傊景l(fā)明可以讓測(cè)試人員根據(jù)不同的系統(tǒng)和測(cè)試要求對(duì)系統(tǒng)測(cè)試參數(shù)進(jìn)行設(shè)置，完成對(duì)糾纏光源系統(tǒng)的測(cè)試，并將測(cè)試結(jié)果上傳到PC機(jī)6進(jìn)行觀察、存儲(chǔ)及后期數(shù)據(jù)處理。
權(quán)利要求
1.一種用于糾纏光子探測(cè)實(shí)驗(yàn)的符合計(jì)數(shù)系統(tǒng)，其特征在于包括用于接收單光子信號(hào)的光信號(hào)探測(cè)單元，光信號(hào)探測(cè)單元與電信號(hào)調(diào)整單元(3)的信號(hào)輸入端相連，電信號(hào)調(diào)整單元(3)的信號(hào)輸出端與用于對(duì)光子進(jìn)行計(jì)數(shù)和處理的控制器的信號(hào)輸入端相連，所述的控制器與PC機(jī)(6)通訊。
2.根據(jù)權(quán)利要求1所述的用于糾纏光子探測(cè)實(shí)驗(yàn)的符合計(jì)數(shù)系統(tǒng)，其特征在于所述的控制器通過接口配置芯片(5 )與PC機(jī)(6 )通訊。
3.根據(jù)權(quán)利要求1所述的用于糾纏光子探測(cè)實(shí)驗(yàn)的符合計(jì)數(shù)系統(tǒng)，其特征在于所述的光信號(hào)探測(cè)單元與電信號(hào)調(diào)整單元(3)之間通過同軸電纜相連。
4.根據(jù)權(quán)利要求1所述的用于糾纏光子探測(cè)實(shí)驗(yàn)的符合計(jì)數(shù)系統(tǒng)，其特征在于所述的光信號(hào)探測(cè)單元由第一、二單光子探測(cè)器(1、2)組成，所述的控制器采用FPGA控制器 (4)，所述的電信號(hào)調(diào)整單元(3)由第一、二信號(hào)甄別電路、第一、二脈寬調(diào)整電路以及第一、 二延時(shí)調(diào)整電路組成，所述的第一信號(hào)甄別電路的輸出端與第一脈寬調(diào)整電路的輸入端相連，第一脈寬調(diào)整電路的輸出端與第一延時(shí)調(diào)整電路的輸入端相連，第二信號(hào)甄別電路的輸出端與第二脈寬調(diào)整電路的輸入端相連，第二脈寬調(diào)整電路的輸出端與第二延時(shí)調(diào)整電路的輸入端相連。
5.根據(jù)權(quán)利要求4所述的用于糾纏光子探測(cè)實(shí)驗(yàn)的符合計(jì)數(shù)系統(tǒng)，其特征在于所述的第一、二單光子探測(cè)器(1、2)的信號(hào)輸出端分別與第一、二信號(hào)甄別電路的輸入端相連， 第一、二延時(shí)調(diào)整電路的信號(hào)輸出端分別與FPGA控制器(4)的信號(hào)輸入端相連，F(xiàn)PGA控制器(4)的信號(hào)輸出端分別與第一、二信號(hào)甄別電路、第一、二脈寬調(diào)整電路以及第一、二延時(shí)調(diào)整電路相連。
6.根據(jù)權(quán)利要求4所述的用于糾纏光子探測(cè)實(shí)驗(yàn)的符合計(jì)數(shù)系統(tǒng)，其特征在于所述的第一、二單光子探測(cè)器(1、2)安裝在固定平臺(tái)上，所述的第一、二信號(hào)甄別電路、第一、二脈寬調(diào)整電路以及第一、二延時(shí)調(diào)整電路焊接封裝在電路板上，所述的FPGA控制器(4)焊接封裝在電路板上。
全文摘要
本發(fā)明涉及一種用于糾纏光子探測(cè)實(shí)驗(yàn)的符合計(jì)數(shù)系統(tǒng)，包括用于接收單光子信號(hào)的光信號(hào)探測(cè)單元，光信號(hào)探測(cè)單元與電信號(hào)調(diào)整單元的信號(hào)輸入端相連，電信號(hào)調(diào)整單元的信號(hào)輸出端與用于對(duì)光子進(jìn)行計(jì)數(shù)和處理的控制器的信號(hào)輸入端相連，所述的控制器與PC機(jī)通訊。本發(fā)明可以讓測(cè)試人員根據(jù)不同的系統(tǒng)、測(cè)試要求對(duì)系統(tǒng)測(cè)試參數(shù)進(jìn)行設(shè)置，完成對(duì)糾纏光源系統(tǒng)的測(cè)試，并將測(cè)試結(jié)果上傳到PC機(jī)進(jìn)行觀察、存儲(chǔ)及后期數(shù)據(jù)處理。本發(fā)明的整個(gè)系統(tǒng)具有較高的靈活性和實(shí)用性，并且實(shí)現(xiàn)系統(tǒng)全數(shù)字化控制。
文檔編號(hào)G06M1/272GK102339412SQ20111017024
公開日2012年2月1日 申請(qǐng)日期2011年6月23日 優(yōu)先權(quán)日2011年6月23日
發(fā)明者周雷, 張英華, 李培元, 李曉剛 申請(qǐng)人:安徽量子通信技術(shù)有限公司